JPH06268452A - レベル変換回路 - Google Patents
レベル変換回路Info
- Publication number
- JPH06268452A JPH06268452A JP5055824A JP5582493A JPH06268452A JP H06268452 A JPH06268452 A JP H06268452A JP 5055824 A JP5055824 A JP 5055824A JP 5582493 A JP5582493 A JP 5582493A JP H06268452 A JPH06268452 A JP H06268452A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- channel mos
- field effect
- mos transistor
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 入出力信号のレベル反転時に流れる貫通電流
が極めて小さなレベル変換回路を提供する。 【構成】 端子１，２間にＰチャネルＭＯＳトランジス
タ３，４およびＮチャネルＭＯＳトランジスタ５の直列
体と、ＰチャネルＭＯＳトランジスタ６，７およびＮチ
ャネルＭＯＳトランジスタ８の直列体とを並列に接続す
る。トランジスタ４，５のゲートに入力信号ＶIN1 を入
力し、トランジスタ７，８のゲートに入力信号ＶIN2 を
入力する。トランジスタ４，５間のノードＮ１から出力
信号ＶOUT1を取出してトランジスタ６のゲートに入力
し、トランジスタ７，８間のノードＮ２から出力信号Ｖ
OUT2を取出してトランジスタ３のゲートに入力する。
が極めて小さなレベル変換回路を提供する。 【構成】 端子１，２間にＰチャネルＭＯＳトランジス
タ３，４およびＮチャネルＭＯＳトランジスタ５の直列
体と、ＰチャネルＭＯＳトランジスタ６，７およびＮチ
ャネルＭＯＳトランジスタ８の直列体とを並列に接続す
る。トランジスタ４，５のゲートに入力信号ＶIN1 を入
力し、トランジスタ７，８のゲートに入力信号ＶIN2 を
入力する。トランジスタ４，５間のノードＮ１から出力
信号ＶOUT1を取出してトランジスタ６のゲートに入力
し、トランジスタ７，８間のノードＮ２から出力信号Ｖ
OUT2を取出してトランジスタ３のゲートに入力する。
Description
【０００１】
【産業上の利用分野】この発明は、レベル変換回路に関
し、特に、第１の電位と、第１の電位よりも高い第２の
電位と、第２の電位よりも高い第３の電位とを用いる半
導体装置において、第１の電位と第２の電位との間でレ
ベルが変化する入力信号を第１の電位と第３の電位との
間でレベルが変化するようにレベル変換するレベル変換
回路に関する。
し、特に、第１の電位と、第１の電位よりも高い第２の
電位と、第２の電位よりも高い第３の電位とを用いる半
導体装置において、第１の電位と第２の電位との間でレ
ベルが変化する入力信号を第１の電位と第３の電位との
間でレベルが変化するようにレベル変換するレベル変換
回路に関する。
【０００２】
【従来の技術】図５は従来のレベル変換回路Ｃの電気回
路図である。このレベル変換回路Ｃは、接地電位ＧＮＤ
（第１の電位）と電源電位ＶCC（第２の電位；ＶCC＞Ｇ
ＮＤ）との間に接続され、内部で高電源電位ＶPP（第３
の電位；ＶPP＞ＶCC）を発生する半導体装置内に設けら
れており、ＰチャネルＭＯＳトランジスタ３３のソース
は高電位電源端子３１に接続され、そのドレインはノー
ドＮ３１を介してＮチャネルＭＯＳトランジスタ３４の
ドレインに接続され、ＮチャネルＭＯＳトランジスタ３
４のソースは接地端子３２に接続されている。また、Ｐ
チャネルＭＯＳトランジスタ３５のソースは高電位電源
端子３１に接続され、ＰチャネルＭＯＳトランジスタ３
５のドレインはノードＮ３２を介してＮチャネルＭＯＳ
トランジスタ３６のドレインに接続され、ＮチャネルＭ
ＯＳトランジスタ３６のソースは接地端子３２に接続さ
れている。ＰチャネルＭＯＳトランジスタ３３のゲート
はノードＮ３２に接続され、ＰチャネルＭＯＳトランジ
スタ３５のゲートはノードＮ３１に接続されている。
路図である。このレベル変換回路Ｃは、接地電位ＧＮＤ
（第１の電位）と電源電位ＶCC（第２の電位；ＶCC＞Ｇ
ＮＤ）との間に接続され、内部で高電源電位ＶPP（第３
の電位；ＶPP＞ＶCC）を発生する半導体装置内に設けら
れており、ＰチャネルＭＯＳトランジスタ３３のソース
は高電位電源端子３１に接続され、そのドレインはノー
ドＮ３１を介してＮチャネルＭＯＳトランジスタ３４の
ドレインに接続され、ＮチャネルＭＯＳトランジスタ３
４のソースは接地端子３２に接続されている。また、Ｐ
チャネルＭＯＳトランジスタ３５のソースは高電位電源
端子３１に接続され、ＰチャネルＭＯＳトランジスタ３
５のドレインはノードＮ３２を介してＮチャネルＭＯＳ
トランジスタ３６のドレインに接続され、ＮチャネルＭ
ＯＳトランジスタ３６のソースは接地端子３２に接続さ
れている。ＰチャネルＭＯＳトランジスタ３３のゲート
はノードＮ３２に接続され、ＰチャネルＭＯＳトランジ
スタ３５のゲートはノードＮ３１に接続されている。
【０００３】接地電位ＧＮＤと電源電位ＶCCとの間でレ
ベルが変化する第１の入力信号ＶIN 1 がＮチャネルＭＯ
Ｓトランジスタ３４のゲートに入力され、第１の入力信
号Ｖ IN1 と相補な第２の入力信号ＶIN2 がＮチャネルＭ
ＯＳトランジスタ３６のゲートに入力され、接地電位Ｇ
ＮＤと高電源電位ＶPPとの間でレベルが変化する第１の
出力信号ＶOUT1がノードＮ３１から出力され、第１の出
力信号ＶOUT1と相補な第２の出力信号ＶOUT2がノードＮ
３２から出力される。
ベルが変化する第１の入力信号ＶIN 1 がＮチャネルＭＯ
Ｓトランジスタ３４のゲートに入力され、第１の入力信
号Ｖ IN1 と相補な第２の入力信号ＶIN2 がＮチャネルＭ
ＯＳトランジスタ３６のゲートに入力され、接地電位Ｇ
ＮＤと高電源電位ＶPPとの間でレベルが変化する第１の
出力信号ＶOUT1がノードＮ３１から出力され、第１の出
力信号ＶOUT1と相補な第２の出力信号ＶOUT2がノードＮ
３２から出力される。
【０００４】図６は図５に示したレベル変換回路Ｃの動
作を示すタイムチャートであり、図６（ａ）は第１の入
力信号ＶIN1 を示し、図６（ｂ）は第２の入力信号Ｖ
IN2 を示し、図６（ｃ）は第１の出力信号ＶOUT1を示
し、図６（ｄ）は第２の出力信号ＶOUT2を示し、図６
（ｅ）はトランジスタ３３，３４を流れる電流Ｉ31を示
し、図６（ｆ）はトランジスタ３５，３６を流れる電流
Ｉ32を示している。
作を示すタイムチャートであり、図６（ａ）は第１の入
力信号ＶIN1 を示し、図６（ｂ）は第２の入力信号Ｖ
IN2 を示し、図６（ｃ）は第１の出力信号ＶOUT1を示
し、図６（ｄ）は第２の出力信号ＶOUT2を示し、図６
（ｅ）はトランジスタ３３，３４を流れる電流Ｉ31を示
し、図６（ｆ）はトランジスタ３５，３６を流れる電流
Ｉ32を示している。
【０００５】図６を参照して、時刻ｔ0 において第１の
入力信号ＶIN1 は接地電位ＧＮＤ、第２の入力信号Ｖ
IN2 は電源電位ＶCCであるとする。第２の入力信号Ｖ
IN2 が電源電位ＶCCであるからＮチャネルＭＯＳトラン
ジスタ３６はオンしており、ノードＮ３２は接地電位Ｇ
ＮＤになっている。したがって、第２の出力信号ＶOUT2
およびＰチャネルＭＯＳトランジスタ３３のゲートは接
地電位ＧＮＤであり、ＰチャネルＭＯＳトランジスタ３
３はオンしている。一方、第１の入力信号ＶIN1 が接地
電位ＧＮＤであるからＮチャネルＭＯＳトランジスタ３
４はオフしており、ノードＮ３１は高電源電位ＶPPにな
っている。したがって、第１の出力信号ＶOU T1およびＰ
チャネルＭＯＳトランジスタ３５のゲートは高電源電位
ＶPPであり、ＰチャネルＭＯＳトランジスタ３５はオフ
している。
入力信号ＶIN1 は接地電位ＧＮＤ、第２の入力信号Ｖ
IN2 は電源電位ＶCCであるとする。第２の入力信号Ｖ
IN2 が電源電位ＶCCであるからＮチャネルＭＯＳトラン
ジスタ３６はオンしており、ノードＮ３２は接地電位Ｇ
ＮＤになっている。したがって、第２の出力信号ＶOUT2
およびＰチャネルＭＯＳトランジスタ３３のゲートは接
地電位ＧＮＤであり、ＰチャネルＭＯＳトランジスタ３
３はオンしている。一方、第１の入力信号ＶIN1 が接地
電位ＧＮＤであるからＮチャネルＭＯＳトランジスタ３
４はオフしており、ノードＮ３１は高電源電位ＶPPにな
っている。したがって、第１の出力信号ＶOU T1およびＰ
チャネルＭＯＳトランジスタ３５のゲートは高電源電位
ＶPPであり、ＰチャネルＭＯＳトランジスタ３５はオフ
している。
【０００６】次いで、時刻ｔ1 において第１の入力信号
ＶIN1 が電源電位ＶCC、第１の入力信号ＶIN2 が接地電
位ＧＮＤに変化したとする。これにより、ＮチャネルＭ
ＯＳトランジスタ３４がオン、ＮチャネルＭＯＳトラン
ジスタ３６がオフし、ノードＮ３１の電位すなわち第１
の出力信号ＶOUT1が高電源電位ＶPPから接地電位ＧＮＤ
へ徐々に降下していき、ＰチャネルＭＯＳトランジスタ
３５は時刻ｔ2 においてオンする。ＰチャネルＭＯＳト
ランジスタ３５がオンすると、ノードＮ３２は高電源電
位ＶPPとなる。したがって、第２の出力信号ＶOUT2およ
びＰチャネルＭＯＳトランジスタ３３のゲートは高電源
電位ＶPPとなり、ＰチャネルＭＯＳトランジスタ３３は
オフする。ＰチャネルＭＯＳトランジスタ３３がオフす
ると、ノードＮ３１は接地電位ＧＮＤとなり、第１の出
力信号ＶOUT1は接地電位ＧＮＤとなる。
ＶIN1 が電源電位ＶCC、第１の入力信号ＶIN2 が接地電
位ＧＮＤに変化したとする。これにより、ＮチャネルＭ
ＯＳトランジスタ３４がオン、ＮチャネルＭＯＳトラン
ジスタ３６がオフし、ノードＮ３１の電位すなわち第１
の出力信号ＶOUT1が高電源電位ＶPPから接地電位ＧＮＤ
へ徐々に降下していき、ＰチャネルＭＯＳトランジスタ
３５は時刻ｔ2 においてオンする。ＰチャネルＭＯＳト
ランジスタ３５がオンすると、ノードＮ３２は高電源電
位ＶPPとなる。したがって、第２の出力信号ＶOUT2およ
びＰチャネルＭＯＳトランジスタ３３のゲートは高電源
電位ＶPPとなり、ＰチャネルＭＯＳトランジスタ３３は
オフする。ＰチャネルＭＯＳトランジスタ３３がオフす
ると、ノードＮ３１は接地電位ＧＮＤとなり、第１の出
力信号ＶOUT1は接地電位ＧＮＤとなる。
【０００７】したがって、このレベル変換回路Ｃによれ
ば、接地電位ＧＮＤと電源電位ＶCCとの間でレベルが変
化する入力信号ＶIN1 ，ＶIN2 を接地電位ＧＮＤと高電
源電位ＶPPとの間でレベルが変化する出力信号ＶOUT1，
ＶOUT2に変換することができる。
ば、接地電位ＧＮＤと電源電位ＶCCとの間でレベルが変
化する入力信号ＶIN1 ，ＶIN2 を接地電位ＧＮＤと高電
源電位ＶPPとの間でレベルが変化する出力信号ＶOUT1，
ＶOUT2に変換することができる。
【０００８】
【発明が解決しようとする課題】しかしながら、このレ
ベル変換回路Ｃにあっては、出力信号ＶOUT1，ＶOUT2の
レベルが変化する時刻ｔ1 から時刻ｔ2 までの間でＰチ
ャネルＭＯＳトランジスタ３３とＮチャネルＭＯＳトラ
ンジスタ３４の両方がオンするため、図６（ｅ）に示す
ように、その間ＰチャネルＭＯＳトランジスタ３３およ
びＮチャネルＭＯＳトランジスタ３４を介して高電位電
源端子３１から接地端子３２に大きな貫通電流が流れる
という問題があった。その結果、高電位電源の電流供給
能力以上の電流が流れ、高電源電位ＶPPの電位降下が生
じていた。
ベル変換回路Ｃにあっては、出力信号ＶOUT1，ＶOUT2の
レベルが変化する時刻ｔ1 から時刻ｔ2 までの間でＰチ
ャネルＭＯＳトランジスタ３３とＮチャネルＭＯＳトラ
ンジスタ３４の両方がオンするため、図６（ｅ）に示す
ように、その間ＰチャネルＭＯＳトランジスタ３３およ
びＮチャネルＭＯＳトランジスタ３４を介して高電位電
源端子３１から接地端子３２に大きな貫通電流が流れる
という問題があった。その結果、高電位電源の電流供給
能力以上の電流が流れ、高電源電位ＶPPの電位降下が生
じていた。
【０００９】それゆえに、この発明の主たる目的は、入
出力信号のレベル反転時に流れる貫通電流が極めて小さ
なレベル変換回路を提供することである。
出力信号のレベル反転時に流れる貫通電流が極めて小さ
なレベル変換回路を提供することである。
【００１０】
【課題を解決するための手段】この発明は第１の電位
と、該第１の電位よりも高い第２の電位と、該第２の電
位よりも高い第３の電位とを用いる半導体装置におい
て、前記第１の電位と第２の電位との間でレベルが変化
する入力信号を前記第１の電位と第３の電位との間でレ
ベルが変化するようにレベル変換するレベル変換回路で
あって、それぞれが前記第３および第１の電位の間に直
列接続される第１の導電形式の第１の電界効果トランジ
スタと、第１の導電形式の第２の電界効果トランジスタ
と、第２の導電形式の第３の電界効果トランジスタ、お
よび前記第２の電界効果トランジスタと前記第３の電界
効果トランジスタの接続点と、前記第１の電界効果トラ
ンジスタの制御電極との間に接続されるラッチ回路を備
え、前記入力信号を前記第２および第３の電界効果トラ
ンジスタのそれぞれの制御電極に与え、前記ラッチ回路
からレベル変換された信号を出力するように構成され
る。
と、該第１の電位よりも高い第２の電位と、該第２の電
位よりも高い第３の電位とを用いる半導体装置におい
て、前記第１の電位と第２の電位との間でレベルが変化
する入力信号を前記第１の電位と第３の電位との間でレ
ベルが変化するようにレベル変換するレベル変換回路で
あって、それぞれが前記第３および第１の電位の間に直
列接続される第１の導電形式の第１の電界効果トランジ
スタと、第１の導電形式の第２の電界効果トランジスタ
と、第２の導電形式の第３の電界効果トランジスタ、お
よび前記第２の電界効果トランジスタと前記第３の電界
効果トランジスタの接続点と、前記第１の電界効果トラ
ンジスタの制御電極との間に接続されるラッチ回路を備
え、前記入力信号を前記第２および第３の電界効果トラ
ンジスタのそれぞれの制御電極に与え、前記ラッチ回路
からレベル変換された信号を出力するように構成され
る。
【００１１】また、前記第１の電位は接地電位であり、
前記第３の電位が前記半導体装置の内部で発生される電
位であり、前記第１の電界効果トランジスタの第１の電
極を前記第３の電位に接続し、第１の電界効果トランジ
スタの第２の電極を前記第２の電界効果トランジスタの
第１の電極に接続し、第２の電界効果トランジスタの第
２の電極と前記第３の電界効果トランジスタの第２の電
極を接続し、第３の電界効果トランジスタの第１の電極
を前記第１の電位に接続してもよい。
前記第３の電位が前記半導体装置の内部で発生される電
位であり、前記第１の電界効果トランジスタの第１の電
極を前記第３の電位に接続し、第１の電界効果トランジ
スタの第２の電極を前記第２の電界効果トランジスタの
第１の電極に接続し、第２の電界効果トランジスタの第
２の電極と前記第３の電界効果トランジスタの第２の電
極を接続し、第３の電界効果トランジスタの第１の電極
を前記第１の電位に接続してもよい。
【００１２】また、前記第１の電位が接地電位であり、
前記第３の電位が前記半導体装置の内部で発生される電
位であり、前記第１の電界効果トランジスタの第１の電
極を前記第３の電位に接続し、第１の電界効果トランジ
スタの第２の電極を前記第２の電界効果トランジスタの
第１の電極に接続し、第２の電界効果トランジスタの第
２の電極と前記第３の電界効果トランジスタの第２の電
極を接続し、制御信号に応じて第３の電界効果トランジ
スタの第１の電極に与える第１の電位を第２の電位に切
換えるための論理回路を含めてもよい。
前記第３の電位が前記半導体装置の内部で発生される電
位であり、前記第１の電界効果トランジスタの第１の電
極を前記第３の電位に接続し、第１の電界効果トランジ
スタの第２の電極を前記第２の電界効果トランジスタの
第１の電極に接続し、第２の電界効果トランジスタの第
２の電極と前記第３の電界効果トランジスタの第２の電
極を接続し、制御信号に応じて第３の電界効果トランジ
スタの第１の電極に与える第１の電位を第２の電位に切
換えるための論理回路を含めてもよい。
【００１３】
【作用】この発明にかかるレベル変換回路にあっては、
第３の電位と第１の電位との間に第１の導電形式の第１
および第２の電界効果トランジスタと第２の導電形式の
第３の電界効果トランジスタとを接続し、第２および第
３の電界効果トランジスタの制御電極に入力信号を入力
する。したがって、入力信号のレベルが反転したときに
導電形式の異なる第２および第３の電界効果トランジス
タが同時にオンまたはオフする。よって、レベルの反転
時に第３の電位と第１の電位の間に流れる貫通電流を極
めて小さくすることができる。
第３の電位と第１の電位との間に第１の導電形式の第１
および第２の電界効果トランジスタと第２の導電形式の
第３の電界効果トランジスタとを接続し、第２および第
３の電界効果トランジスタの制御電極に入力信号を入力
する。したがって、入力信号のレベルが反転したときに
導電形式の異なる第２および第３の電界効果トランジス
タが同時にオンまたはオフする。よって、レベルの反転
時に第３の電位と第１の電位の間に流れる貫通電流を極
めて小さくすることができる。
【００１４】また、第３の電位と第１の電位との間に第
１、第２および第３の電界効果トランジスタのみを接続
し、第１の電位を接地電位とし、第３の電位を半導体装
置内において第２の電位から昇圧された電位とすれば、
回路構成を簡単化することができる。また、この場合も
レベルが反転するときに流れる貫通電流を極めて小さく
することができるので、第３の電位の電位降下が生ずる
ことがない。
１、第２および第３の電界効果トランジスタのみを接続
し、第１の電位を接地電位とし、第３の電位を半導体装
置内において第２の電位から昇圧された電位とすれば、
回路構成を簡単化することができる。また、この場合も
レベルが反転するときに流れる貫通電流を極めて小さく
することができるので、第３の電位の電位降下が生ずる
ことがない。
【００１５】また、制御信号に応じて第３の電界効果ト
ランジスタの第１の電極に与える第１の電位を第２の電
位に切換えるための論理回路を含めれば、制御信号に応
じて第３の電界効果トランジスタを常時オフにすること
ができ、制御信号によってレベル変換回路を非能動化さ
せたり、能動化させたりすることができる。
ランジスタの第１の電極に与える第１の電位を第２の電
位に切換えるための論理回路を含めれば、制御信号に応
じて第３の電界効果トランジスタを常時オフにすること
ができ、制御信号によってレベル変換回路を非能動化さ
せたり、能動化させたりすることができる。
【００１６】
【実施例】図１はこの発明の一実施例によるレベル変換
回路Ａの電気回路図である。このレベル変換回路Ａは、
従来例と同様に接地電位ＧＮＤと電源電位ＶCC（ＶCC＞
ＧＮＤ）の間に接続され、内部で高電源電位ＶPP（ＶPP
＞ＶCC）を発生する半導体装置内に設けられており、Ｐ
チャネルＭＯＳトランジスタ３のソースは高電位電源端
子１に接続され、ＰチャネルＭＯＳトランジスタ３のド
レインはＰチャネルＭＯＳトランジスタ４のソースに接
続され、ＰチャネルＭＯＳトランジスタ４のドレインは
ノードＮ１を介してＮチャネルＭＯＳトランジスタ５の
ドレインに接続され、ＮチャネルＭＯＳトランジスタ５
のソースは接地端子２に接続されている。
回路Ａの電気回路図である。このレベル変換回路Ａは、
従来例と同様に接地電位ＧＮＤと電源電位ＶCC（ＶCC＞
ＧＮＤ）の間に接続され、内部で高電源電位ＶPP（ＶPP
＞ＶCC）を発生する半導体装置内に設けられており、Ｐ
チャネルＭＯＳトランジスタ３のソースは高電位電源端
子１に接続され、ＰチャネルＭＯＳトランジスタ３のド
レインはＰチャネルＭＯＳトランジスタ４のソースに接
続され、ＰチャネルＭＯＳトランジスタ４のドレインは
ノードＮ１を介してＮチャネルＭＯＳトランジスタ５の
ドレインに接続され、ＮチャネルＭＯＳトランジスタ５
のソースは接地端子２に接続されている。
【００１７】また、ＰチャネルＭＯＳトランジスタ６の
ソースは高電位電源端子１に接続され、ＰチャネルＭＯ
Ｓトランジスタ６のドレインはＰチャネルＭＯＳトラン
ジスタ７のソースに接続され、ＰチャネルＭＯＳトラン
ジスタ７のドレインはノードＮ２を介してＮチャネルＭ
ＯＳトランジスタ８のドレインに接続され、Ｎチャネル
ＭＯＳトランジスタ８のソースは接地電位端子２に接続
されている。ＰチャネルＭＯＳトランジスタ３のゲート
はノードＮ２に接続され、ＰチャネルＭＯＳトランジス
タ６のゲートはノードＮ１に接続されている。
ソースは高電位電源端子１に接続され、ＰチャネルＭＯ
Ｓトランジスタ６のドレインはＰチャネルＭＯＳトラン
ジスタ７のソースに接続され、ＰチャネルＭＯＳトラン
ジスタ７のドレインはノードＮ２を介してＮチャネルＭ
ＯＳトランジスタ８のドレインに接続され、Ｎチャネル
ＭＯＳトランジスタ８のソースは接地電位端子２に接続
されている。ＰチャネルＭＯＳトランジスタ３のゲート
はノードＮ２に接続され、ＰチャネルＭＯＳトランジス
タ６のゲートはノードＮ１に接続されている。
【００１８】接地電位ＧＮＤと電源電位ＶCCの間でレベ
ルが変化する第１の入力信号ＶIN1がＰチャネルＭＯＳ
トランジスタ４およびＮチャネルＭＯＳトランジスタ５
のゲートに入力され、第１の入力信号ＶIN1 と相補な第
２の入力信号ＶIN2 がＰチャネルＭＯＳトランジスタ７
およびＮチャネルＭＯＳトランジスタ８のゲートに入力
され、接地電位ＧＮＤと高電源電位ＶPPの間でレベルが
変化する第１の出力信号ＶOUT1がノードＮ１から出力さ
れ、第１の出力信号ＶOUT1と相補な第２の出力信号Ｖ
OUT2がノードＮ２から出力される。
ルが変化する第１の入力信号ＶIN1がＰチャネルＭＯＳ
トランジスタ４およびＮチャネルＭＯＳトランジスタ５
のゲートに入力され、第１の入力信号ＶIN1 と相補な第
２の入力信号ＶIN2 がＰチャネルＭＯＳトランジスタ７
およびＮチャネルＭＯＳトランジスタ８のゲートに入力
され、接地電位ＧＮＤと高電源電位ＶPPの間でレベルが
変化する第１の出力信号ＶOUT1がノードＮ１から出力さ
れ、第１の出力信号ＶOUT1と相補な第２の出力信号Ｖ
OUT2がノードＮ２から出力される。
【００１９】つまり、ＰチャネルＭＯＳトランジスタ
６，７およびＮチャネルＭＯＳトランジスタ８はノード
Ｎ１とＰチャネルＭＯＳトランジスタ３のゲートの間に
接続されたラッチ回路となっており、ＰチャネルＭＯＳ
トランジスタ３，４およびＮチャネルＭＯＳトランジス
タ５はノードＮ２とＰチャネルＭＯＳトランジスタ６の
ゲートに接続されたラッチ回路となっている。図２は図
１に示したレベル変換回路Ａの動作を示すタイムチャー
トであり、図２（ａ）は第１の入力信号ＶIN1 を示し、
図２（ｂ）は第２の入力信号ＶIN2 を示し、図２（ｃ）
は第１の出力信号ＶOUT1を示し、図２（ｄ）は第２の出
力信号ＶOUT2を示し、図２（ｅ）はトランジスタ３，
４，５に流れる電流Ｉ1 を示し、図２（ｆ）はトランジ
スタ６，７，８に流れる電流Ｉ2 を示している。
６，７およびＮチャネルＭＯＳトランジスタ８はノード
Ｎ１とＰチャネルＭＯＳトランジスタ３のゲートの間に
接続されたラッチ回路となっており、ＰチャネルＭＯＳ
トランジスタ３，４およびＮチャネルＭＯＳトランジス
タ５はノードＮ２とＰチャネルＭＯＳトランジスタ６の
ゲートに接続されたラッチ回路となっている。図２は図
１に示したレベル変換回路Ａの動作を示すタイムチャー
トであり、図２（ａ）は第１の入力信号ＶIN1 を示し、
図２（ｂ）は第２の入力信号ＶIN2 を示し、図２（ｃ）
は第１の出力信号ＶOUT1を示し、図２（ｄ）は第２の出
力信号ＶOUT2を示し、図２（ｅ）はトランジスタ３，
４，５に流れる電流Ｉ1 を示し、図２（ｆ）はトランジ
スタ６，７，８に流れる電流Ｉ2 を示している。
【００２０】図２を参照して、時刻ｔ0 において第１の
入力信号ＶIN1 は接地電位ＧＮＤ、第２の入力信号Ｖ
IN2 は電源電位ＶCCであるとする。第２の入力信号Ｖ
IN2 が電源電位ＶCCであるからＰチャネルＭＯＳトラン
ジスタ７がオフ、ＮチャネルＭＯＳトランジスタ８がオ
ンしており、ノードＮ２は接地電位ＧＮＤになってい
る。したがって、第２の出力信号ＶOUT2およびＰチャネ
ルＭＯＳトランジスタ３のゲートは接地電位ＧＮＤであ
り、ＰチャネルＭＯＳトランジスタ３はオンしている。
入力信号ＶIN1 は接地電位ＧＮＤ、第２の入力信号Ｖ
IN2 は電源電位ＶCCであるとする。第２の入力信号Ｖ
IN2 が電源電位ＶCCであるからＰチャネルＭＯＳトラン
ジスタ７がオフ、ＮチャネルＭＯＳトランジスタ８がオ
ンしており、ノードＮ２は接地電位ＧＮＤになってい
る。したがって、第２の出力信号ＶOUT2およびＰチャネ
ルＭＯＳトランジスタ３のゲートは接地電位ＧＮＤであ
り、ＰチャネルＭＯＳトランジスタ３はオンしている。
【００２１】一方、第１の入力信号ＶIN1 が接地電位Ｇ
ＮＤであるからＰチャネルＭＯＳトランジスタ４がオ
ン、ＮチャネルＭＯＳトランジスタ５がオフしており、
ノードＮ１は高電源電位ＶPPになっている。したがっ
て、第１の出力信号ＶOUT1およびＰチャネルＭＯＳトラ
ンジスタ６のゲートは高電源電位ＶPPであり、Ｐチャネ
ルＭＯＳトランジスタ６はオフしている。
ＮＤであるからＰチャネルＭＯＳトランジスタ４がオ
ン、ＮチャネルＭＯＳトランジスタ５がオフしており、
ノードＮ１は高電源電位ＶPPになっている。したがっ
て、第１の出力信号ＶOUT1およびＰチャネルＭＯＳトラ
ンジスタ６のゲートは高電源電位ＶPPであり、Ｐチャネ
ルＭＯＳトランジスタ６はオフしている。
【００２２】次いで、時刻ｔ1 において第１の入力信号
ＶIN1 が電源電位ＶCCに、第２の入力信号ＶIN2 が接地
電位ＧＮＤに変化したとする。第１の入力信号ＶIN1 が
電源電位ＶCCになると、ＮチャネルＭＯＳトランジスタ
５がオンすると同時にＰチャネルＭＯＳトランジスタ４
がオフし、ノードＮ１の電位が急峻に降下して接地電位
ＧＮＤとなる。また、同時に第１の出力信号ＶOUT1およ
びＰチャネルＭＯＳトランジスタ６のゲートが接地電位
ＧＮＤとなり、ＰチャネルＭＯＳトランジスタ６はオン
する。また、第２の入力信号ＶIN2 が接地電位ＧＮＤに
なると、ＰチャネルＭＯＳトランジスタ７がオンすると
同時にＮチャネルＭＯＳトランジスタ８がオフし、ノー
ドＮ２の電位が急峻に上昇して高電源電位ＶPPとなる。
また、同時に第２の出力信号ＶOUT2およびＰチャネルＭ
ＯＳトランジスタ３のゲートが高電源電位ＶPPとなり、
ＰチャネルＭＯＳトランジスタ３がオフする。
ＶIN1 が電源電位ＶCCに、第２の入力信号ＶIN2 が接地
電位ＧＮＤに変化したとする。第１の入力信号ＶIN1 が
電源電位ＶCCになると、ＮチャネルＭＯＳトランジスタ
５がオンすると同時にＰチャネルＭＯＳトランジスタ４
がオフし、ノードＮ１の電位が急峻に降下して接地電位
ＧＮＤとなる。また、同時に第１の出力信号ＶOUT1およ
びＰチャネルＭＯＳトランジスタ６のゲートが接地電位
ＧＮＤとなり、ＰチャネルＭＯＳトランジスタ６はオン
する。また、第２の入力信号ＶIN2 が接地電位ＧＮＤに
なると、ＰチャネルＭＯＳトランジスタ７がオンすると
同時にＮチャネルＭＯＳトランジスタ８がオフし、ノー
ドＮ２の電位が急峻に上昇して高電源電位ＶPPとなる。
また、同時に第２の出力信号ＶOUT2およびＰチャネルＭ
ＯＳトランジスタ３のゲートが高電源電位ＶPPとなり、
ＰチャネルＭＯＳトランジスタ３がオフする。
【００２３】この実施例においては、第１の入力信号Ｖ
IN1 が反転した瞬間にＰチャネルＭＯＳトランジスタ４
およびＮチャネルＭＯＳトランジスタ５が同時にオンま
たはオフし、第２の入力信号ＶIN2 が反転した瞬間にＰ
チャネルＭＯＳトランジスタ７およびＮチャネルＭＯＳ
トランジスタ８が同時にオンまたはオフする。したがっ
て、入力信号ＶIN1 ，ＶIN2 が反転する際に高電位電源
端子１から接地端子２に大きな貫通電流が流れることは
ない。
IN1 が反転した瞬間にＰチャネルＭＯＳトランジスタ４
およびＮチャネルＭＯＳトランジスタ５が同時にオンま
たはオフし、第２の入力信号ＶIN2 が反転した瞬間にＰ
チャネルＭＯＳトランジスタ７およびＮチャネルＭＯＳ
トランジスタ８が同時にオンまたはオフする。したがっ
て、入力信号ＶIN1 ，ＶIN2 が反転する際に高電位電源
端子１から接地端子２に大きな貫通電流が流れることは
ない。
【００２４】なお、この実施例では、接地電位ＧＮＤ、
電源電位ＶCCおよび高電源電位ＶPPを用い、高電源電位
ＶPPと接地電位ＧＮＤの間にＰチャネルＭＯＳトランジ
スタ３，４およびＮチャネルＭＯＳトランジスタ５を順
に接続したが、これに限るものではなく、接地電位ＧＮ
Ｄ、電源電位−ＶCCおよび低電源電位−ＶPPを用い、低
電源電位−ＶPPと接地電位ＧＮＤの間に２つのＮチャネ
ルＭＯＳトランジスタおよびＰチャネルＭＯＳトランジ
スタを順に接続してもよい。
電源電位ＶCCおよび高電源電位ＶPPを用い、高電源電位
ＶPPと接地電位ＧＮＤの間にＰチャネルＭＯＳトランジ
スタ３，４およびＮチャネルＭＯＳトランジスタ５を順
に接続したが、これに限るものではなく、接地電位ＧＮ
Ｄ、電源電位−ＶCCおよび低電源電位−ＶPPを用い、低
電源電位−ＶPPと接地電位ＧＮＤの間に２つのＮチャネ
ルＭＯＳトランジスタおよびＰチャネルＭＯＳトランジ
スタを順に接続してもよい。
【００２５】図３はこの発明の他の実施例によるレベル
変換回路Ｂの電気回路図である。このレベル変換回路Ｂ
にあっては、ＰチャネルＭＯＳトランジスタ９のソース
は高電位電源端子１に接続されており、ＰチャネルＭＯ
Ｓトランジスタ９のドレインはＰチャネルＭＯＳトラン
ジスタ１０のソースに接続され、ＰチャネルＭＯＳトラ
ンジスタ１０のドレインはノードＮ４を介してＮチャネ
ルＭＯＳトランジスタ１１のドレインに接続され、Ｎチ
ャネルＭＯＳトランジスタ１１のソースはノードＮ３を
介してインバータ１２の出力ノードに接続されている。
またＰチャネルＭＯＳトランジスタ１３のソースは高電
位電源端子１に接続されており、ＰチャネルＭＯＳトラ
ンジスタ１３のドレインはノードＮ５を介してＮチャネ
ルＭＯＳトランジスタ１４のドレインに接続され、Ｎチ
ャネルＭＯＳトランジスタ１４のソースは接地端子２に
接続されている。ＰチャネルＭＯＳトランジスタ１３お
よびＮチャネルＭＯＳトランジスタ１４のゲートはノー
ドＮ４に接続され、ＰチャネルＭＯＳトランジスタ９の
ゲートはノードＮ５に接続される。
変換回路Ｂの電気回路図である。このレベル変換回路Ｂ
にあっては、ＰチャネルＭＯＳトランジスタ９のソース
は高電位電源端子１に接続されており、ＰチャネルＭＯ
Ｓトランジスタ９のドレインはＰチャネルＭＯＳトラン
ジスタ１０のソースに接続され、ＰチャネルＭＯＳトラ
ンジスタ１０のドレインはノードＮ４を介してＮチャネ
ルＭＯＳトランジスタ１１のドレインに接続され、Ｎチ
ャネルＭＯＳトランジスタ１１のソースはノードＮ３を
介してインバータ１２の出力ノードに接続されている。
またＰチャネルＭＯＳトランジスタ１３のソースは高電
位電源端子１に接続されており、ＰチャネルＭＯＳトラ
ンジスタ１３のドレインはノードＮ５を介してＮチャネ
ルＭＯＳトランジスタ１４のドレインに接続され、Ｎチ
ャネルＭＯＳトランジスタ１４のソースは接地端子２に
接続されている。ＰチャネルＭＯＳトランジスタ１３お
よびＮチャネルＭＯＳトランジスタ１４のゲートはノー
ドＮ４に接続され、ＰチャネルＭＯＳトランジスタ９の
ゲートはノードＮ５に接続される。
【００２６】接地電位ＧＮＤと電源電位ＶCCの間でレベ
ルが変化する制御信号ＶS がインバータ１２の入力ノー
ドに入力され、接地電位ＧＮＤと電源電位ＶCCの間でレ
ベルが変化する入力信号ＶINがＰチャネルＭＯＳトラン
ジスタ１０およびＮチャネルＭＯＳトランジスタ１１の
ゲートに入力され、接地電位ＧＮＤと高電源電位ＶPPの
間でレベルが変化する出力信号ＶOUT がノードＮ５から
出力される。
ルが変化する制御信号ＶS がインバータ１２の入力ノー
ドに入力され、接地電位ＧＮＤと電源電位ＶCCの間でレ
ベルが変化する入力信号ＶINがＰチャネルＭＯＳトラン
ジスタ１０およびＮチャネルＭＯＳトランジスタ１１の
ゲートに入力され、接地電位ＧＮＤと高電源電位ＶPPの
間でレベルが変化する出力信号ＶOUT がノードＮ５から
出力される。
【００２７】つまり、ＰチャネルＭＯＳトランジスタ１
３およびＮチャネルＭＯＳトランジスタ１４はノードＮ
４とＰチャネルＭＯＳトランジスタ９のゲートの間に接
続されるラッチ回路となっている。
３およびＮチャネルＭＯＳトランジスタ１４はノードＮ
４とＰチャネルＭＯＳトランジスタ９のゲートの間に接
続されるラッチ回路となっている。
【００２８】図４は図３のレベル変換回路Ｂの動作を示
すタイムチャートであり、図４（ａ）は制御信号ＶS を
示し、図４（ｂ）はノードＮ３の電位ＶN3を示し、図４
（ｃ）は入力信号ＶINを示し、図４（ｄ）はノードＮ４
の電位ＶN4を示し、図４（ｅ）は出力信号ＶOUT を示
し、図４（ｆ）はトランジスタ９，１０，１１に流れる
電流Ｉ3 を示している。
すタイムチャートであり、図４（ａ）は制御信号ＶS を
示し、図４（ｂ）はノードＮ３の電位ＶN3を示し、図４
（ｃ）は入力信号ＶINを示し、図４（ｄ）はノードＮ４
の電位ＶN4を示し、図４（ｅ）は出力信号ＶOUT を示
し、図４（ｆ）はトランジスタ９，１０，１１に流れる
電流Ｉ3 を示している。
【００２９】図４を参照して、初期状態において制御信
号ＶS および入力信号ＶINは接地電位ＧＮＤであり、ノ
ードＮ４の電位ＶN4は履歴により高電源電位ＶPPである
ものとする。このとき、制御信号ＶS が接地電位ＧＮＤ
であるからノードＮ３の電位ＶN3は電源電位ＶCCになっ
ており、入力信号ＶINが接地電位ＧＮＤであるからＰチ
ャネルＭＯＳトランジスタ１０がオンし、ＮチャネルＭ
ＯＳトランジスタ１１がオフしている。また、ノードＮ
４が高電源電位ＶPPであるからＰチャネルＭＯＳトラン
ジスタ１３がオフ、ＮチャネルＭＯＳトランジスタ１４
がオンし、ノードＮ５が接地電位ＧＮＤになっている。
したがって、出力信号ＶOUT が接地電位ＧＮＤであり、
ＰチャネルＭＯＳトランジスタ１０がオンしている。こ
の状態においては、入力信号ＶINを反転させてもＮチャ
ネルＭＯＳトランジスタ１１のゲートの電位がソースの
電位（すなわち電源電位ＶCC）より高くなることがな
く、また、ＰチャネルＭＯＳトランジスタ１１のゲート
の電位がソースの電位（すなわち高電源電位ＶPPより高
くなることがない。したがって、入力信号ＶINのレベル
に関係なくＰチャネルＭＯＳトランジスタ１０は常にオ
ン、ＮチャネルＭＯＳトランジスタ１１は常にオフし、
出力信号ＶOUT は常に接地電位ＧＮＤになっている。
号ＶS および入力信号ＶINは接地電位ＧＮＤであり、ノ
ードＮ４の電位ＶN4は履歴により高電源電位ＶPPである
ものとする。このとき、制御信号ＶS が接地電位ＧＮＤ
であるからノードＮ３の電位ＶN3は電源電位ＶCCになっ
ており、入力信号ＶINが接地電位ＧＮＤであるからＰチ
ャネルＭＯＳトランジスタ１０がオンし、ＮチャネルＭ
ＯＳトランジスタ１１がオフしている。また、ノードＮ
４が高電源電位ＶPPであるからＰチャネルＭＯＳトラン
ジスタ１３がオフ、ＮチャネルＭＯＳトランジスタ１４
がオンし、ノードＮ５が接地電位ＧＮＤになっている。
したがって、出力信号ＶOUT が接地電位ＧＮＤであり、
ＰチャネルＭＯＳトランジスタ１０がオンしている。こ
の状態においては、入力信号ＶINを反転させてもＮチャ
ネルＭＯＳトランジスタ１１のゲートの電位がソースの
電位（すなわち電源電位ＶCC）より高くなることがな
く、また、ＰチャネルＭＯＳトランジスタ１１のゲート
の電位がソースの電位（すなわち高電源電位ＶPPより高
くなることがない。したがって、入力信号ＶINのレベル
に関係なくＰチャネルＭＯＳトランジスタ１０は常にオ
ン、ＮチャネルＭＯＳトランジスタ１１は常にオフし、
出力信号ＶOUT は常に接地電位ＧＮＤになっている。
【００３０】次いで、時刻ｔ0 において制御信号ＶS を
接地電位ＧＮＤから電源電位ＶCCに切換えると、ノード
Ｎ３の電位ＶN3が電源電位ＶCCから接地電位ＧＮＤに切
換わり、回路Ｂが能動化する。すなわち、続く時刻ｔ1
において入力信号ＶINが接地電位ＧＮＤから電源電位Ｖ
CCに反転すると、ＮチャネルＭＯＳトランジスタ１１が
オンすると同時にＰチャネルＭＯＳトランジスタ１０が
オフし、ノードＮ４の電位ＶN4が急峻に降下して接地電
位ＧＮＤになる。また、同時にＰチャネルＭＯＳトラン
ジスタ１３がオン、ＮチャネルＭＯＳトランジスタ１４
がオフし、ノードＮ５の電位すなわち出力信号ＶOUT が
急峻に上昇して高電源電位ＶPPになるとともにＰチャネ
ルＭＯＳトランジスタ９がオフする。
接地電位ＧＮＤから電源電位ＶCCに切換えると、ノード
Ｎ３の電位ＶN3が電源電位ＶCCから接地電位ＧＮＤに切
換わり、回路Ｂが能動化する。すなわち、続く時刻ｔ1
において入力信号ＶINが接地電位ＧＮＤから電源電位Ｖ
CCに反転すると、ＮチャネルＭＯＳトランジスタ１１が
オンすると同時にＰチャネルＭＯＳトランジスタ１０が
オフし、ノードＮ４の電位ＶN4が急峻に降下して接地電
位ＧＮＤになる。また、同時にＰチャネルＭＯＳトラン
ジスタ１３がオン、ＮチャネルＭＯＳトランジスタ１４
がオフし、ノードＮ５の電位すなわち出力信号ＶOUT が
急峻に上昇して高電源電位ＶPPになるとともにＰチャネ
ルＭＯＳトランジスタ９がオフする。
【００３１】この実施例においては、入力信号ＶINをＰ
チャネルＭＯＳトランジスタ１０およびＮチャネルＭＯ
Ｓトランジスタ１１のゲートに入力しているので、入力
信号ＶINが反転した瞬間にＰチャネルＭＯＳトランジス
タ１０およびＮチャネルＭＯＳトランジスタ１１が同時
にオンまたはオフする。したがって、入力信号ＶINが反
転する際に高電源電位ＶPPから接地電位ＧＮＤに大きな
貫通電流が流れることはない。
チャネルＭＯＳトランジスタ１０およびＮチャネルＭＯ
Ｓトランジスタ１１のゲートに入力しているので、入力
信号ＶINが反転した瞬間にＰチャネルＭＯＳトランジス
タ１０およびＮチャネルＭＯＳトランジスタ１１が同時
にオンまたはオフする。したがって、入力信号ＶINが反
転する際に高電源電位ＶPPから接地電位ＧＮＤに大きな
貫通電流が流れることはない。
【００３２】なお、この実施例では、制御信号ＶS に応
じてノードＮ３の電位ＶN3を切換えるための論理回路と
してインバータ１２を用いたが、これに限るものではな
く、ＮＯＲ回路やＮＡＮＤ回路を用いてもよい。
じてノードＮ３の電位ＶN3を切換えるための論理回路と
してインバータ１２を用いたが、これに限るものではな
く、ＮＯＲ回路やＮＡＮＤ回路を用いてもよい。
【００３３】
【発明の効果】以上のように、この発明によれば、入力
信号のレベルが反転したときに第１の電位と第２の電位
の間に直列接続された導電形式の異なる第２および第３
の電界効果トランジスタが同時にオンまたはオフするの
で、レベルの反転時において第３の電位と第１の電位の
間に大きな貫通電流が流れることがない。
信号のレベルが反転したときに第１の電位と第２の電位
の間に直列接続された導電形式の異なる第２および第３
の電界効果トランジスタが同時にオンまたはオフするの
で、レベルの反転時において第３の電位と第１の電位の
間に大きな貫通電流が流れることがない。
【００３４】また、第３の電位と第１の電位との間に第
１、第２および第３の電界効果トランジスタのみを接続
し、第１の電位を接地電位、第３の電位を半導体装置内
において第２の電位から昇圧された電源電位とすれば、
回路構成を簡単化することができる。また、この場合も
レベルが反転するときに流れる貫通電流を極めて小さく
することができるので、第３の電位の電位降下が生ずる
ことがない。
１、第２および第３の電界効果トランジスタのみを接続
し、第１の電位を接地電位、第３の電位を半導体装置内
において第２の電位から昇圧された電源電位とすれば、
回路構成を簡単化することができる。また、この場合も
レベルが反転するときに流れる貫通電流を極めて小さく
することができるので、第３の電位の電位降下が生ずる
ことがない。
【００３５】また、制御信号に応じて第３の電界効果ト
ランジスタの第１の電極に与える第１の電位を第２の電
位に切換えるための論理回路を含めれば、制御信号に応
じて第３の電界効果トランジスタを常時オフすることが
でき、制御信号によって回路を非能動化させたり、能動
化させたりすることができる。
ランジスタの第１の電極に与える第１の電位を第２の電
位に切換えるための論理回路を含めれば、制御信号に応
じて第３の電界効果トランジスタを常時オフすることが
でき、制御信号によって回路を非能動化させたり、能動
化させたりすることができる。
【図面の簡単な説明】
【図１】この発明の一実施例によるレベル変換回路の電
気回路図である。
気回路図である。
【図２】図１に示したレベル変換回路の動作を示すタイ
ムチャートである。
ムチャートである。
【図３】この発明の他の実施例によるレベル変換回路の
電気回路図である。
電気回路図である。
【図４】図３に示したレベル変換回路の動作を示すタイ
ムチャートである。
ムチャートである。
【図５】従来のレベル変換回路の電気回路図である。
【図６】図５に示したレベル変換回路の動作を示すタイ
ムチャートである。
ムチャートである。
【符号の説明】 ３，６，９ ＰチャネルＭＯＳトランジスタ（第１の電
界効果トランジスタ） ４，７，１０ ＰチャネルＭＯＳトランジスタ（第２の
電界効果トランジスタ） ５，８，１１ ＮチャネルＭＯＳトランジスタ（第３の
電界効果トランジスタ） １２ インバータ（論理回路） ＶIN，ＶIN1 ，ＶIN2 入力信号 ＶOUT ，ＶOUT1, ＶOUT2 出力信号 ＧＮＤ 接地電位（第１の電位） ＶCC 電源電位（第２の電位） ＶPP 高電源電位（第３の電位）
界効果トランジスタ） ４，７，１０ ＰチャネルＭＯＳトランジスタ（第２の
電界効果トランジスタ） ５，８，１１ ＮチャネルＭＯＳトランジスタ（第３の
電界効果トランジスタ） １２ インバータ（論理回路） ＶIN，ＶIN1 ，ＶIN2 入力信号 ＶOUT ，ＶOUT1, ＶOUT2 出力信号 ＧＮＤ 接地電位（第１の電位） ＶCC 電源電位（第２の電位） ＶPP 高電源電位（第３の電位）
Claims (3)
- 【請求項１】 第１の電位と、該第１の電位よりも高い
第２の電位と、該第２の電位よりも高い第３の電位とを
用いる半導体装置において、前記第１の電位と第２の電
位との間でレベルが変化する入力信号を前記第１の電位
と第３の電位との間でレベルが変化するようにレベル変
換するレベル変換回路であって、 それぞれが前記第３および第１の電位の間に直列接続さ
れる第１の導電形式の第１の電界効果トランジスタと、
第１の導電形式の第２の電界効果トランジスタと、第２
の導電形式の第３の電界効果トランジスタ、および前記
第２の電界効果トランジスタと前記第３の電界効果トラ
ンジスタの接続点と、前記第１の電界効果トランジスタ
の制御電極との間に接続されるラッチ回路を備え、 前記入力信号を前記第２および第３の電界効果トランジ
スタのそれぞれの制御電極に与え、前記ラッチ回路から
レベル変換された信号を出力することを特徴とする、レ
ベル変換回路。 - 【請求項２】 前記第１の電位は接地電位であり、前記
第３の電位が前記半導体装置の内部で発生される電位で
あり、前記第１の電界効果トランジスタの第１の電極を
前記第３の電位に接続し、第１の電界効果トランジスタ
の第２の電極を前記第２の電界効果トランジスタの第１
の電極に接続し、第２の電界効果トランジスタの第２の
電極と前記第３の電界効果トランジスタの第２の電極を
接続し、第３の電界効果トランジスタの第１の電極を前
記第１の電位に接続したことを特徴とする請求項１に記
載のレベル変換回路。 - 【請求項３】 前記第１の電位が接地電位であり、前記
第３の電位が前記半導体装置の内部で発生される電位で
あり、前記第１の電界効果トランジスタの第１の電極を
前記第３の電位に接続し、第１の電界効果トランジスタ
の第２の電極を前記第２の電界効果トランジスタの第１
の電極に接続し、第１の電界効果トランジスタの第２の
電極と前記第３の電界効果トランジスタの第２の電極を
接続し、制御信号に応じて第３の電界効果トランジスタ
の第１の電極に与える第１の電位を第２の電位に切換え
るための論理回路を含むことを特徴とする請求項１に記
載のレベル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5055824A JPH06268452A (ja) | 1993-03-16 | 1993-03-16 | レベル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5055824A JPH06268452A (ja) | 1993-03-16 | 1993-03-16 | レベル変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06268452A true JPH06268452A (ja) | 1994-09-22 |
Family
ID=13009713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5055824A Withdrawn JPH06268452A (ja) | 1993-03-16 | 1993-03-16 | レベル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06268452A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004042923A1 (ja) * | 2002-11-06 | 2004-05-21 | Nec Corporation | レベル変換回路 |
-
1993
- 1993-03-16 JP JP5055824A patent/JPH06268452A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004042923A1 (ja) * | 2002-11-06 | 2004-05-21 | Nec Corporation | レベル変換回路 |
| US7282981B2 (en) | 2002-11-06 | 2007-10-16 | Nec Corporation | Level conversion circuit with improved margin of level shift operation and level shifting delays |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616142B2 (ja) | 出力回路 | |
| US6791391B2 (en) | Level shifting circuit | |
| JP3038094B2 (ja) | 半導体集積回路装置の出力回路 | |
| TW200425641A (en) | Level shift circuit | |
| JP3080793B2 (ja) | インターフェース回路 | |
| JP2769653B2 (ja) | 反転回路 | |
| JPH0677804A (ja) | 出力回路 | |
| JP2001127615A (ja) | 分割レベル論理回路 | |
| TWI231648B (en) | High output voltage transfer apparatus | |
| JPH06268452A (ja) | レベル変換回路 | |
| JP2003101405A (ja) | レベルシフト回路 | |
| JPH08293745A (ja) | Ｃｍｉｓ差動増幅回路 | |
| JPS594890B2 (ja) | デイジタル回路 | |
| JP3031090B2 (ja) | 出力ポート回路 | |
| JP2002100978A (ja) | 両極性レベルシフト回路 | |
| JPS62194736A (ja) | 半導体集積回路 | |
| JP2803633B2 (ja) | 半導体集積回路 | |
| JPS59200524A (ja) | Ｃｍｏｓマルチプレクサ | |
| JPH0774556A (ja) | 差動形ｃｍｏｓ論理回路 | |
| JPS63275223A (ja) | 出力バツフア−回路 | |
| JPS58196727A (ja) | 論理回路 | |
| JPH0377537B2 (ja) | ||
| JPH028486B2 (ja) | ||
| JP2004128703A (ja) | レベル変換回路 | |
| JPH05199099A (ja) | 出力バッファ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000530 |