JPH06268058A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH06268058A JPH06268058A JP8131993A JP8131993A JPH06268058A JP H06268058 A JPH06268058 A JP H06268058A JP 8131993 A JP8131993 A JP 8131993A JP 8131993 A JP8131993 A JP 8131993A JP H06268058 A JPH06268058 A JP H06268058A
- Authority
- JP
- Japan
- Prior art keywords
- film
- integrated circuit
- circuit device
- semiconductor integrated
- shield plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 薄膜化しても欠陥密度の低い誘電体膜を有
し、寄生ＭＯＳトランジスタが発生しにくい半導体集積
回路装置を提供する。 【構成】 半導体シリコン基板１上に形成された、二酸
化シリコン膜上に窒化シリコン膜を形成しその上に二酸
化シリコン膜を形成した積層構造の誘電体膜１３と、該
誘電体膜１３上に形成されたシールドプレート電極２４
と、該シールドプレート電極２４上に形成された絶縁膜
５と、前記誘電体膜１３上かつ前記シールドプレート電
極２４及び前記絶縁膜５のそれぞれの両側面に形成され
たサイドウオール絶縁膜６とを有し、前記シールドプレ
ート電極２４を任意のある電位に固定することにより素
子分離を行う。
し、寄生ＭＯＳトランジスタが発生しにくい半導体集積
回路装置を提供する。 【構成】 半導体シリコン基板１上に形成された、二酸
化シリコン膜上に窒化シリコン膜を形成しその上に二酸
化シリコン膜を形成した積層構造の誘電体膜１３と、該
誘電体膜１３上に形成されたシールドプレート電極２４
と、該シールドプレート電極２４上に形成された絶縁膜
５と、前記誘電体膜１３上かつ前記シールドプレート電
極２４及び前記絶縁膜５のそれぞれの両側面に形成され
たサイドウオール絶縁膜６とを有し、前記シールドプレ
ート電極２４を任意のある電位に固定することにより素
子分離を行う。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
おいて特に高集積化された微細寸法のデバイスの素子分
離の構造に関する。
おいて特に高集積化された微細寸法のデバイスの素子分
離の構造に関する。
【０００２】
【従来の技術】従来の半導体集積回路装置においては、
シールドプレート電極下の誘電体膜として「ＦＵＬＬＹ
ＰＬＡＮＡＲＩＺＥＤ ０．５μｍ ＴＥＣＨＮＯＬ
ＯＧＩＥＳ ＦＯＲ １６Ｍ ＤＲＡＭ」に記載のよう
に、熱酸化法により形成された二酸化シリコン膜が用い
られていた。
シールドプレート電極下の誘電体膜として「ＦＵＬＬＹ
ＰＬＡＮＡＲＩＺＥＤ ０．５μｍ ＴＥＣＨＮＯＬ
ＯＧＩＥＳ ＦＯＲ １６Ｍ ＤＲＡＭ」に記載のよう
に、熱酸化法により形成された二酸化シリコン膜が用い
られていた。
【０００３】
【発明が解決しようとする課題】従来は、シールドプレ
ート電極下の誘電体膜として熱酸化法により形成された
二酸化シリコン膜を用いていたため該誘電体膜の欠陥密
度が高く、このため該誘電体膜上に形成されたシールド
プレート電極に任意のある電圧を印加した際、該シール
ドプレート電極から半導体基板へのリーク電流が発生し
やすく、これによりシールドプレート電極電位が変動し
一定の電位に固定させにくく、寄生ＭＯＳトランジスタ
が発生するため、素子分離特性が低くなるという問題が
あった。
ート電極下の誘電体膜として熱酸化法により形成された
二酸化シリコン膜を用いていたため該誘電体膜の欠陥密
度が高く、このため該誘電体膜上に形成されたシールド
プレート電極に任意のある電圧を印加した際、該シール
ドプレート電極から半導体基板へのリーク電流が発生し
やすく、これによりシールドプレート電極電位が変動し
一定の電位に固定させにくく、寄生ＭＯＳトランジスタ
が発生するため、素子分離特性が低くなるという問題が
あった。
【０００４】更に、半導体基板表面を所定値に固定する
ために、該誘電体膜を薄くすると欠陥密度が一層高くな
るため薄膜化が難しく、よってシールドプレート電極か
ら下部の半導体基板の素子分離領域にかける電界を強め
ることが困難であり寄生ＭＯＳトランジスタが発生しや
すいという問題があった。
ために、該誘電体膜を薄くすると欠陥密度が一層高くな
るため薄膜化が難しく、よってシールドプレート電極か
ら下部の半導体基板の素子分離領域にかける電界を強め
ることが困難であり寄生ＭＯＳトランジスタが発生しや
すいという問題があった。
【０００５】そこで、本発明は、薄膜化しても欠陥密度
の低い誘電体膜を有し、寄生ＭＯＳトランジスタが発生
しにくい半導体集積回路装置を提供することを目的とす
る。
の低い誘電体膜を有し、寄生ＭＯＳトランジスタが発生
しにくい半導体集積回路装置を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】本発明に係る半導体集積
回路装置は、半導体基板上に形成された、二酸化シリコ
ン膜上に窒化シリコン膜を形成しその上に二酸化シリコ
ン膜を形成した積層構造の誘電体膜と、該誘電体膜上に
形成されたシールドプレート電極と、該シールドプレー
ト電極上に形成された絶縁膜と、前記誘電体膜上かつ前
記シールドプレート電極及び前記絶縁膜のそれぞれの両
側面に形成されたサイドウオール絶縁膜とを有し、前記
シールドプレート電極を任意のある電位に固定すること
により素子分離を行う。その場合、前記誘電体膜の膜厚
が３０ｎｍ以下であることが好ましい。また前記シール
ドプレート電極を前記誘電体膜の近傍のドレイン層より
も低い電位に固定するか、或は接地電位に固定すること
により素子分離を行ってもよい。
回路装置は、半導体基板上に形成された、二酸化シリコ
ン膜上に窒化シリコン膜を形成しその上に二酸化シリコ
ン膜を形成した積層構造の誘電体膜と、該誘電体膜上に
形成されたシールドプレート電極と、該シールドプレー
ト電極上に形成された絶縁膜と、前記誘電体膜上かつ前
記シールドプレート電極及び前記絶縁膜のそれぞれの両
側面に形成されたサイドウオール絶縁膜とを有し、前記
シールドプレート電極を任意のある電位に固定すること
により素子分離を行う。その場合、前記誘電体膜の膜厚
が３０ｎｍ以下であることが好ましい。また前記シール
ドプレート電極を前記誘電体膜の近傍のドレイン層より
も低い電位に固定するか、或は接地電位に固定すること
により素子分離を行ってもよい。
【０００７】或は、本発明に係る半導体集積回路装置
は、半導体基板上に形成された、窒化シリコン膜上に二
酸化シリコン膜を形成した積層構造の誘電体膜と、該誘
電体膜上に形成されたシールドプレート電極と、該シー
ルドプレート電極上に形成された絶縁膜と、前記誘電体
膜上かつ前記シールドプレート電極及び前記絶縁膜のそ
れぞれの両側面に形成されたサイドウオール絶縁膜とを
有し、前記シールドプレート電極を任意のある電位に固
定することにより素子分離を行うものでもよい。
は、半導体基板上に形成された、窒化シリコン膜上に二
酸化シリコン膜を形成した積層構造の誘電体膜と、該誘
電体膜上に形成されたシールドプレート電極と、該シー
ルドプレート電極上に形成された絶縁膜と、前記誘電体
膜上かつ前記シールドプレート電極及び前記絶縁膜のそ
れぞれの両側面に形成されたサイドウオール絶縁膜とを
有し、前記シールドプレート電極を任意のある電位に固
定することにより素子分離を行うものでもよい。
【０００８】或は、本発明に係る半導体集積回路装置
は、複数のＭＯＳ電界効果型トランジスタを備えている
半導体基板と、該半導体基板上に絶縁膜を介して設けら
れ、前記ＭＯＳ電界効果型トランジスタのうち隣あうも
のの間に設けられた、双方を電気的に分離するために前
記半導体基板を所定の電位に設定するための電極とを備
えており、前記絶縁膜は、窒化シリコン膜と、該窒化シ
リコン膜上に形成された二酸化シリコン膜とを有するも
のである。その場合、前記電極は接地電位に固定するこ
とが好ましい。更に、前記電極はポリシリコンを含むこ
とが好ましい。更に、前記電極上に形成された絶縁層を
有することが好ましく、更に該絶縁層は二酸化シリコン
を含むことが好ましい。更に、前記絶縁膜は、前記半導
体基板上に形成された二酸化シリコン膜と、該二酸化シ
リコン膜上に形成された窒化シリコン膜と、該窒化シリ
コン膜上に形成された二酸化シリコン膜とを備えた三層
構造膜であってもよい。更に、前記絶縁膜の膜厚は３０
ｎｍ以下であることが好ましい。
は、複数のＭＯＳ電界効果型トランジスタを備えている
半導体基板と、該半導体基板上に絶縁膜を介して設けら
れ、前記ＭＯＳ電界効果型トランジスタのうち隣あうも
のの間に設けられた、双方を電気的に分離するために前
記半導体基板を所定の電位に設定するための電極とを備
えており、前記絶縁膜は、窒化シリコン膜と、該窒化シ
リコン膜上に形成された二酸化シリコン膜とを有するも
のである。その場合、前記電極は接地電位に固定するこ
とが好ましい。更に、前記電極はポリシリコンを含むこ
とが好ましい。更に、前記電極上に形成された絶縁層を
有することが好ましく、更に該絶縁層は二酸化シリコン
を含むことが好ましい。更に、前記絶縁膜は、前記半導
体基板上に形成された二酸化シリコン膜と、該二酸化シ
リコン膜上に形成された窒化シリコン膜と、該窒化シリ
コン膜上に形成された二酸化シリコン膜とを備えた三層
構造膜であってもよい。更に、前記絶縁膜の膜厚は３０
ｎｍ以下であることが好ましい。
【０００９】
【作用】本発明にかかる半導体集積回路装置において
は、シールドプレート電極を任意のある電位に固定する
ことにより該シールドプレート電極下の半導体基板に誘
電体膜を介して一定の電界をかけ素子分離を行う。
は、シールドプレート電極を任意のある電位に固定する
ことにより該シールドプレート電極下の半導体基板に誘
電体膜を介して一定の電界をかけ素子分離を行う。
【００１０】ここで、半導体基板上に形成された前記誘
電体膜は、二酸化シリコン膜上に窒化シリコン膜を形成
しその上に二酸化シリコン膜を形成した積層構造である
ため欠陥密度が極めて低く、このため該誘電体膜上に形
成されたシールドプレート電極に任意のある電圧を印加
した際、該シールドプレート電極から半導体基板へのリ
ーク電流をほぼ完全に阻止し、これによりシールドプレ
ート電極電位の変動を防ぎ一定の電位に固定させること
ができる。
電体膜は、二酸化シリコン膜上に窒化シリコン膜を形成
しその上に二酸化シリコン膜を形成した積層構造である
ため欠陥密度が極めて低く、このため該誘電体膜上に形
成されたシールドプレート電極に任意のある電圧を印加
した際、該シールドプレート電極から半導体基板へのリ
ーク電流をほぼ完全に阻止し、これによりシールドプレ
ート電極電位の変動を防ぎ一定の電位に固定させること
ができる。
【００１１】更に、前記シールドプレート電極を前記誘
電体膜の近傍のドレイン層よりも低い電位に固定するこ
とにより、前記シールドプレート電極下の半導体基板に
寄生ＭＯＳトランジスタが発生することを防ぐことがで
きる。或は、前記シールドプレート電極を接地電位に固
定することによっても同様の効果を得ることができる
が、この場合は更に、余分なバイアス電極が不要なので
より操作が容易な装置を得ることができる。
電体膜の近傍のドレイン層よりも低い電位に固定するこ
とにより、前記シールドプレート電極下の半導体基板に
寄生ＭＯＳトランジスタが発生することを防ぐことがで
きる。或は、前記シールドプレート電極を接地電位に固
定することによっても同様の効果を得ることができる
が、この場合は更に、余分なバイアス電極が不要なので
より操作が容易な装置を得ることができる。
【００１２】更に、前記誘電体膜は、上述の積層構造故
に薄膜化しても欠陥密度が低いので薄膜化して用いるこ
とによりシールドプレート電極下の電界を強く安定させ
ることができ、よって寄生ＭＯＳトランジスタの発生を
確実に抑えることができる。
に薄膜化しても欠陥密度が低いので薄膜化して用いるこ
とによりシールドプレート電極下の電界を強く安定させ
ることができ、よって寄生ＭＯＳトランジスタの発生を
確実に抑えることができる。
【００１３】また、前記誘電体膜は、窒化シリコン膜上
に二酸化シリコン膜を形成した二層構造にしてもよい。
この場合、更なる薄膜化が実現できるので、シールドプ
レート電極下の半導体基板にかかる電界を一層強力に固
定させることができる。
に二酸化シリコン膜を形成した二層構造にしてもよい。
この場合、更なる薄膜化が実現できるので、シールドプ
レート電極下の半導体基板にかかる電界を一層強力に固
定させることができる。
【００１４】更に、前記誘電体膜の膜厚を３０ｎｍ以下
にすることにより、より一層確実にシールドプレート電
極下の半導体基板の電位を所望の電位に固定することが
できる。
にすることにより、より一層確実にシールドプレート電
極下の半導体基板の電位を所望の電位に固定することが
できる。
【００１５】
【実施例】本発明に係る半導体集積回路装置の一実施例
を、図１乃至図９を用いて説明する。
を、図１乃至図９を用いて説明する。
【００１６】まず、図２に示すように、半導体シリコン
基板１上に公知の熱酸化法により下層酸化膜（Ｓｉ
Ｏ2 ）２を膜厚２〜２０ｎｍになるよう成長させ、下層
酸化膜２上に公知の化学的気相成長法により窒化シリコ
ン膜（Ｓｉ3 Ｎ4 ）１１を膜厚５〜２０ｎｍになるよう
堆積させた後、８５０〜９５０℃水蒸気雰囲気中で３０
〜６０分間熱処理を行い、前記窒化シリコン膜１１上に
上層酸化膜（ＳｉＯ2 ）１２を膜厚１〜１０ｎｍになる
よう形成し、積層構造の誘電体膜１３を形成する。この
実施例では、半導体シリコン基板１は、比抵抗１〜１２
Ω・ｃｍでボロン（Ｂ）を含有したＰ型シリコン基板を
用いている。また、誘電体膜１３の膜厚は１０〜３０ｎ
ｍ程度になるように形成するのが好ましい。然る後、ア
クティブトランジスタ及び寄生ＭＯＳトランジスタの閾
値制御のために、ボロンイオンを公知のイオン注入３を
用いてエネルギー３０〜１００ＫｅＶ，ドーズ量１×１
０11〜５×１０12ions/cm2の条件で半導体シリコン基板
１の表面近傍全面に導入する。また、別の実施例とし
て、半導体シリコン基板１は比抵抗１Ω・ｃｍ以下でボ
ロンを含有したものでもよく、この場合はイオン注入３
により上記の様にボロンを注入するほかに、リンイオン
を注入してもよい。更に、半導体シリコン基板１は、リ
ン（Ｐ）を比抵抗１〜１２Ω・ｃｍで含有したものでも
よく、この場合は本半導体集積回路装置はＰ型ＭＯＳト
ランジスタとして機能するが、この場合もイオン注入３
によりボロンイオン、リンイオンのいずれを注入しても
よい。
基板１上に公知の熱酸化法により下層酸化膜（Ｓｉ
Ｏ2 ）２を膜厚２〜２０ｎｍになるよう成長させ、下層
酸化膜２上に公知の化学的気相成長法により窒化シリコ
ン膜（Ｓｉ3 Ｎ4 ）１１を膜厚５〜２０ｎｍになるよう
堆積させた後、８５０〜９５０℃水蒸気雰囲気中で３０
〜６０分間熱処理を行い、前記窒化シリコン膜１１上に
上層酸化膜（ＳｉＯ2 ）１２を膜厚１〜１０ｎｍになる
よう形成し、積層構造の誘電体膜１３を形成する。この
実施例では、半導体シリコン基板１は、比抵抗１〜１２
Ω・ｃｍでボロン（Ｂ）を含有したＰ型シリコン基板を
用いている。また、誘電体膜１３の膜厚は１０〜３０ｎ
ｍ程度になるように形成するのが好ましい。然る後、ア
クティブトランジスタ及び寄生ＭＯＳトランジスタの閾
値制御のために、ボロンイオンを公知のイオン注入３を
用いてエネルギー３０〜１００ＫｅＶ，ドーズ量１×１
０11〜５×１０12ions/cm2の条件で半導体シリコン基板
１の表面近傍全面に導入する。また、別の実施例とし
て、半導体シリコン基板１は比抵抗１Ω・ｃｍ以下でボ
ロンを含有したものでもよく、この場合はイオン注入３
により上記の様にボロンを注入するほかに、リンイオン
を注入してもよい。更に、半導体シリコン基板１は、リ
ン（Ｐ）を比抵抗１〜１２Ω・ｃｍで含有したものでも
よく、この場合は本半導体集積回路装置はＰ型ＭＯＳト
ランジスタとして機能するが、この場合もイオン注入３
によりボロンイオン、リンイオンのいずれを注入しても
よい。
【００１７】次に、図３に示すように、誘電体膜１３上
にリンイオン（ｐ+ ）を２×１０20〜６×１０20atoms/
cm3 程度含有したポリシリコン膜４を膜厚１００〜２０
０ｎｍ程度になるように公知の化学的気相成長法により
形成し、該ポリシリコン膜４上に第１二酸化シリコン膜
５を膜厚５０〜２００ｎｍになるように公知の化学的気
相成長法により形成する。
にリンイオン（ｐ+ ）を２×１０20〜６×１０20atoms/
cm3 程度含有したポリシリコン膜４を膜厚１００〜２０
０ｎｍ程度になるように公知の化学的気相成長法により
形成し、該ポリシリコン膜４上に第１二酸化シリコン膜
５を膜厚５０〜２００ｎｍになるように公知の化学的気
相成長法により形成する。
【００１８】次に、図４に示すように、公知の微細加工
法によりポリシリコン膜４がシールドプレート電極２４
の形状になるようにポリシリコン膜４とその上の第１二
酸化シリコン膜５とを加工した後、それらを覆うように
第２二酸化シリコン膜６を公知の化学的気相成長法によ
り成膜する。
法によりポリシリコン膜４がシールドプレート電極２４
の形状になるようにポリシリコン膜４とその上の第１二
酸化シリコン膜５とを加工した後、それらを覆うように
第２二酸化シリコン膜６を公知の化学的気相成長法によ
り成膜する。
【００１９】次に、図５に示すように、公知の異方性エ
ッチング法により第２二酸化シリコン膜６をエッチング
してサイドウオール絶縁膜６を形成する。このとき、誘
電体膜１３もエッチングされ、シールドプレート電極２
４及びサイドウオール絶縁膜６下の誘電体膜１３以外の
半導体シリコン基板１上の誘電体膜１３は同時にエッチ
ングされ、半導体シリコン基板１は露出する。
ッチング法により第２二酸化シリコン膜６をエッチング
してサイドウオール絶縁膜６を形成する。このとき、誘
電体膜１３もエッチングされ、シールドプレート電極２
４及びサイドウオール絶縁膜６下の誘電体膜１３以外の
半導体シリコン基板１上の誘電体膜１３は同時にエッチ
ングされ、半導体シリコン基板１は露出する。
【００２０】次に、図６に示すように、公知の熱酸化法
により膜厚１０〜５０ｎｍ程度になるようにゲート酸化
膜（ＳｉＯ2 ）７を半導体シリコン基板１上に形成す
る。
により膜厚１０〜５０ｎｍ程度になるようにゲート酸化
膜（ＳｉＯ2 ）７を半導体シリコン基板１上に形成す
る。
【００２１】次に、図７に示すように、リンまたは砒素
を２×１０20〜６×１０20atoms/cm3 程度含有したポリ
シリコン膜を膜厚１００〜４００ｎｍ程度になるように
公知の化学的気相成長法により形成し、然る後公知の微
細加工法を該ポリシリコン膜に施すことによりゲート電
極８を形成する。
を２×１０20〜６×１０20atoms/cm3 程度含有したポリ
シリコン膜を膜厚１００〜４００ｎｍ程度になるように
公知の化学的気相成長法により形成し、然る後公知の微
細加工法を該ポリシリコン膜に施すことによりゲート電
極８を形成する。
【００２２】次に、図８に示すように、リンまたは砒素
を公知のイオン注入９により半導体シリコン基板１に導
入することにより自己整合的にソース、ドレイン拡散層
１０を表面濃度１×１０19〜１×１０21atoms/cm3 、接
合深さ０．２〜０．３μｍ程度になるように形成する。
を公知のイオン注入９により半導体シリコン基板１に導
入することにより自己整合的にソース、ドレイン拡散層
１０を表面濃度１×１０19〜１×１０21atoms/cm3 、接
合深さ０．２〜０．３μｍ程度になるように形成する。
【００２３】次に、図１に示すように、ソース、ドレイ
ン拡散層１０を活性化させるために公知のアニール処理
を行い、然る後層間絶縁膜１４を形成し、該層間絶縁膜
１４にコンタクト孔１５を開孔することによりソース、
ドレイン拡散層１０の表面の一部を開放し、該コンタク
ト孔１５にＷ，Ｃｒ，Ａｌ等の金属配線１６を挿通する
ように形成し前記ソース、ドレイン拡散層１０の表面の
一部と接続させ本実施例の半導体集積回路装置の最終構
造を得る。該半導体集積回路装置の最終構造の平面図は
図９に示す。
ン拡散層１０を活性化させるために公知のアニール処理
を行い、然る後層間絶縁膜１４を形成し、該層間絶縁膜
１４にコンタクト孔１５を開孔することによりソース、
ドレイン拡散層１０の表面の一部を開放し、該コンタク
ト孔１５にＷ，Ｃｒ，Ａｌ等の金属配線１６を挿通する
ように形成し前記ソース、ドレイン拡散層１０の表面の
一部と接続させ本実施例の半導体集積回路装置の最終構
造を得る。該半導体集積回路装置の最終構造の平面図は
図９に示す。
【００２４】また、本発明に係る半導体集積回路装置の
他の実施例として、誘電体膜１３を、窒化シリコン膜１
１上に上層酸化膜１２を形成した二層膜としてもよい。
この場合の誘電体膜１３の形成方法は、半導体シリコン
基板１上に膜厚０．１〜０．２ｎｍの自然酸化膜（Ｓｉ
Ｏ2 ）を形成し、該自然酸化膜上に窒化シリコン膜１１
を膜厚５〜２０ｎｍになるように化学的気相成長法によ
り堆積した後、８５０〜９５０℃水蒸気雰囲気中で３０
〜６０分間熱処理を行い、前記窒化シリコン膜１１上に
上層酸化膜１２を形成する。この実施例における誘電体
膜１３も前記実施例における誘電体膜１３と同様で膜厚
１０〜３０ｎｍ程度になるようにする。
他の実施例として、誘電体膜１３を、窒化シリコン膜１
１上に上層酸化膜１２を形成した二層膜としてもよい。
この場合の誘電体膜１３の形成方法は、半導体シリコン
基板１上に膜厚０．１〜０．２ｎｍの自然酸化膜（Ｓｉ
Ｏ2 ）を形成し、該自然酸化膜上に窒化シリコン膜１１
を膜厚５〜２０ｎｍになるように化学的気相成長法によ
り堆積した後、８５０〜９５０℃水蒸気雰囲気中で３０
〜６０分間熱処理を行い、前記窒化シリコン膜１１上に
上層酸化膜１２を形成する。この実施例における誘電体
膜１３も前記実施例における誘電体膜１３と同様で膜厚
１０〜３０ｎｍ程度になるようにする。
【００２５】そして、シールドプレート電極２４を任意
のある電位以上の電位に固定することにより該シールド
プレート電極２４下の半導体シリコン基板１に誘電体膜
１３を介して一定の電界をかけることにより素子分離を
行う。この場合、通常はシールドプレート電極２４は接
地電位に固定するが、半導体シリコン基板１の不純物の
性質、半導体シリコン基板１上に形成されている半導体
素子の性質等により、負電位或は正電位とすることによ
り、適宜に電位に固定することで素子分離を行うのがよ
い。
のある電位以上の電位に固定することにより該シールド
プレート電極２４下の半導体シリコン基板１に誘電体膜
１３を介して一定の電界をかけることにより素子分離を
行う。この場合、通常はシールドプレート電極２４は接
地電位に固定するが、半導体シリコン基板１の不純物の
性質、半導体シリコン基板１上に形成されている半導体
素子の性質等により、負電位或は正電位とすることによ
り、適宜に電位に固定することで素子分離を行うのがよ
い。
【００２６】
【発明の効果】以上説明したように本発明によれば、シ
ールドプレート電極に任意のある電圧を印加した際、該
シールドプレート電極から半導体基板へのリーク電流が
極めて起こりにくく、これによりシールドプレート電極
電位を一定の電位に固定させることができ、安定した素
子分離特性が得られる。
ールドプレート電極に任意のある電圧を印加した際、該
シールドプレート電極から半導体基板へのリーク電流が
極めて起こりにくく、これによりシールドプレート電極
電位を一定の電位に固定させることができ、安定した素
子分離特性が得られる。
【００２７】更にシールドプレート電極と半導体基板間
の誘電体膜は薄くしても欠陥密度が低いため薄膜化が可
能であり、よってシールドプレート電極から下部の半導
体基板の素子分離領域にかける電界を強く固定すること
ができ、寄生ＭＯＳトランジスタの発生を抑えることが
できる。
の誘電体膜は薄くしても欠陥密度が低いため薄膜化が可
能であり、よってシールドプレート電極から下部の半導
体基板の素子分離領域にかける電界を強く固定すること
ができ、寄生ＭＯＳトランジスタの発生を抑えることが
できる。
【図１】本発明に係る半導体集積回路装置の一実施例に
おいて、金属配線形成後の最終構造を示す図９のＡ−Ａ
線における断面図である。
おいて、金属配線形成後の最終構造を示す図９のＡ−Ａ
線における断面図である。
【図２】本発明に係る半導体集積回路装置の一実施例の
製造工程において、誘電体膜形成後の状態を示す断面図
である。
製造工程において、誘電体膜形成後の状態を示す断面図
である。
【図３】本発明に係る半導体集積回路装置の一実施例の
製造工程において、第１二酸化シリコン膜成膜後、第２
二酸化シリコン膜成膜前の状態を示す断面図である。
製造工程において、第１二酸化シリコン膜成膜後、第２
二酸化シリコン膜成膜前の状態を示す断面図である。
【図４】本発明に係る半導体集積回路装置の一実施例の
製造工程において、第２二酸化シリコン膜成膜後、サイ
ドウオール絶縁膜形成前の状態を示す断面図である。
製造工程において、第２二酸化シリコン膜成膜後、サイ
ドウオール絶縁膜形成前の状態を示す断面図である。
【図５】本発明に係る半導体集積回路装置の一実施例の
製造工程において、サイドウオール絶縁膜形成後、ゲー
ト酸化膜形成前の状態を示す断面図である。
製造工程において、サイドウオール絶縁膜形成後、ゲー
ト酸化膜形成前の状態を示す断面図である。
【図６】本発明に係る半導体集積回路装置の一実施例の
製造工程において、ゲート酸化膜形成後、ゲート電極形
成前の状態を示す断面図である。
製造工程において、ゲート酸化膜形成後、ゲート電極形
成前の状態を示す断面図である。
【図７】本発明に係る半導体集積回路装置の一実施例の
製造工程において、ゲート電極形成後、ソース、ドレイ
ン拡散層形成前の状態を示す断面図である。
製造工程において、ゲート電極形成後、ソース、ドレイ
ン拡散層形成前の状態を示す断面図である。
【図８】本発明に係る半導体集積回路装置の一実施例の
製造工程において、ソース、ドレイン拡散層形成後、層
間絶縁膜形成前の状態を示す断面図である。
製造工程において、ソース、ドレイン拡散層形成後、層
間絶縁膜形成前の状態を示す断面図である。
【図９】本発明に係る半導体集積回路装置の一実施例に
おいて、金属配線形成後の最終構造を示す平面図であ
る。
おいて、金属配線形成後の最終構造を示す平面図であ
る。
１ 半導体シリコン基板 ２ 下層酸化膜（二酸化シリコン膜） ４ ポリシリコン膜 ５ 第１二酸化シリコン膜 ６ サイドウオール絶縁膜 １０ ソース、ドレイン拡散層 １１ 窒化シリコン膜 １２ 上層酸化膜（二酸化シリコン膜） １３ 誘電体膜 ２４ シールドプレート電極
Claims (12)
- 【請求項１】 半導体基板上に形成された誘電体膜と、
該誘電体膜上に形成されたシールドプレート電極と、該
シールドプレート電極上に形成された絶縁膜と、前記誘
電体膜上かつ前記シールドプレート電極及び前記絶縁膜
のそれぞれの両側面に形成されたサイドウオール絶縁膜
とを有し、前記シールドプレート電極を任意のある電位
に固定することにより素子分離を行う半導体集積回路装
置において、 前記誘電体膜が、二酸化シリコン膜上に窒化シリコン膜
を形成し、その上に二酸化シリコン膜を形成した積層構
造であることを特徴とする半導体集積回路装置。 - 【請求項２】 半導体基板上に形成された誘電体膜と、
該誘電体膜上に形成されたシールドプレート電極と、該
シールドプレート電極上に形成された絶縁膜と、前記誘
電体膜上かつ前記シールドプレート電極及び前記絶縁膜
のそれぞれの両側面に形成されたサイドウオール絶縁膜
とを有し、前記シールドプレート電極を任意のある電位
に固定することにより素子分離を行う半導体集積回路装
置において、 前記誘電体膜が、窒化シリコン膜上に二酸化シリコン膜
を形成した積層構造であることを特徴とする半導体集積
回路装置。 - 【請求項３】 請求項１または２に記載の半導体集積回
路装置において、前記シールドプレート電極を前記誘電
体膜の近傍のドレイン層よりも低い電位に固定すること
を特徴とする半導体集積回路装置。 - 【請求項４】 請求項１または２に記載の半導体集積回
路装置において、前記シールドプレート電極を接地電位
に固定することを特徴とする半導体集積回路装置。 - 【請求項５】 請求項１または２に記載の半導体集積回
路装置において、前記誘電体膜の膜厚が３０ｎｍ以下で
あることを特徴とする半導体集積回路装置。 - 【請求項６】 複数のＭＯＳ電界効果型トランジスタを
備えている半導体基板と、該半導体基板上に絶縁膜を介
して設けられ、前記ＭＯＳ電界効果型トランジスタのう
ち隣あうものの間に設けられた、双方を電気的に分離す
るために前記半導体基板を所定の電位に設定するための
電極とを備えた半導体集積回路装置において、 前記絶縁膜は、窒化シリコン膜と、該窒化シリコン膜上
に形成された二酸化シリコン膜とを有することを特徴と
する半導体集積回路装置。 - 【請求項７】 請求項６に記載の半導体集積回路装置に
おいて、前記電極は接地電位に固定することを特徴とす
る半導体集積回路装置。 - 【請求項８】 請求項６に記載の半導体集積回路におい
て、前記電極はポリシリコンを含むことを特徴とする半
導体集積回路装置。 - 【請求項９】 請求項６に記載の半導体集積回路装置に
おいて、前記電極上に形成された絶縁層を更に有するこ
とを特徴とする半導体集積回路装置。 - 【請求項１０】請求項９に記載の半導体集積回路装置に
おいて、前記絶縁層は二酸化シリコンを含むことを特徴
とする半導体集積回路装置。 - 【請求項１１】請求項６に記載の半導体集積回路装置に
おいて、前記絶縁膜は、前記半導体基板上に形成された
二酸化シリコン膜と、該二酸化シリコン膜上に形成され
た窒化シリコン膜と、該窒化シリコン膜上に形成された
二酸化シリコン膜とを備えた三層構造膜を有することを
特徴とする半導体集積回路装置。 - 【請求項１２】請求項６に記載の半導体集積回路装置に
おいて、前記絶縁膜の膜厚は３０ｎｍ以下であることを
特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8131993A JPH06268058A (ja) | 1993-03-16 | 1993-03-16 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8131993A JPH06268058A (ja) | 1993-03-16 | 1993-03-16 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06268058A true JPH06268058A (ja) | 1994-09-22 |
Family
ID=13743084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8131993A Withdrawn JPH06268058A (ja) | 1993-03-16 | 1993-03-16 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06268058A (ja) |
-
1993
- 1993-03-16 JP JP8131993A patent/JPH06268058A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6503826B1 (en) | Semiconductor device and method for manufacturing the same | |
| US5473184A (en) | Semiconductor device and method for fabricating same | |
| JP2000114471A (ja) | 半導体装置及びその製造方法 | |
| US5460983A (en) | Method for forming isolated intra-polycrystalline silicon structures | |
| US20020055225A1 (en) | DRAM cell constructions | |
| WO2002035606A1 (fr) | Dispositif a semi-conducteurs et procede de production dudit dispositif | |
| US7936026B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH05865B2 (ja) | ||
| JP3529220B2 (ja) | 半導体装置及びその製造方法 | |
| JPS592362A (ja) | 半導体装置とその製造方法 | |
| JP3201357B2 (ja) | 複数のゲート絶縁膜を有する半導体装置の製造方法 | |
| JPH098135A (ja) | 半導体装置の製造方法 | |
| JPH04316333A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06268058A (ja) | 半導体集積回路装置 | |
| JPH10242264A (ja) | 半導体装置の製造方法 | |
| JPH06302779A (ja) | 半導体装置及びその製造方法 | |
| JPH0794721A (ja) | 半導体装置及びその製造方法 | |
| JPS60113461A (ja) | 半導体装置の製造方法 | |
| US20050009269A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2002231956A (ja) | 半導体装置及びその製造方法 | |
| JP2003218224A (ja) | 半導体装置及びその製造方法 | |
| JPH08335627A (ja) | 半導体装置およびその製造方法 | |
| JPH0252859B2 (ja) | ||
| JP2000021970A (ja) | 半導体装置の製造方法 | |
| JP2763225B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000530 |