JPH06265933A - Liquid crystal display device and its production - Google Patents

Liquid crystal display device and its production

Info

Publication number
JPH06265933A
JPH06265933A JP4898693A JP4898693A JPH06265933A JP H06265933 A JPH06265933 A JP H06265933A JP 4898693 A JP4898693 A JP 4898693A JP 4898693 A JP4898693 A JP 4898693A JP H06265933 A JPH06265933 A JP H06265933A
Authority
JP
Japan
Prior art keywords
film
liquid crystal
crystal display
display device
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4898693A
Other languages
Japanese (ja)
Inventor
Koichi Abu
恒一 阿武
Genshirou Kawachi
玄士朗 河内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4898693A priority Critical patent/JPH06265933A/en
Publication of JPH06265933A publication Critical patent/JPH06265933A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain such a device having excellent characteristics of an insulating film formed by anodic oxidation, and to obtain a Ta film or Nb film showing sufficiently slow etching rate than Al for active ion etching with chlorine gas. CONSTITUTION:Wirings and electrodes of the device consist of a two-layered film comprising a lower layer 2 of TaN allay or NbN alloy containing 15-40 atomic % N and an upper layer 3 of Al or Al-alloy. As for wiring terminals, only the upper layer is selectively removed so that the terminals consist of only the lower TaN alloy film or NbN allay film containing a specified amt. of nitrogen. By this method, a liquid crystal display device with high picture quality and high reliability can be produced without increasing the number of processes.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は液晶表示装置とその製造
方法に係り、特に液晶表示装置の駆動に用いる薄膜トラ
ンジスタアクティブマトリクスの電極配線及びその製造
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a manufacturing method thereof, and more particularly to an electrode wiring of a thin film transistor active matrix used for driving the liquid crystal display device and a manufacturing method thereof.

【0002】[0002]

【従来の技術】特開昭64−35421 号公報では、走査電極
配線を陽極酸化可能で低抵抗のAl膜と、その上層に形
成した陽極酸化可能なTa膜から形成し、かつ前記走査
電極配線表面を陽極酸化膜で被覆し、この陽極酸化膜と
化学的気相析出法(以下CVD法と略記)により形成し
たSiNからなる積層膜をゲート絶縁膜として用いる薄
膜トランジスタアレイを開示している。この薄膜トラン
ジスタアレイでは、2層からなる走査電極配線を1回の
パターニングで作成することにより、低抵抗のAlを走
査電極配線に用いながら工程数を削減できることに加
え、配線表面に陽極酸化膜を作成することにより、熱ス
トレスによるAlのヒロックまたはホイスカ等の突起に
よる層間短絡を防止して製造歩留まりを上げることがで
きる。
In Japanese Patent Laid-Open No. 64-35421, a scan electrode wiring is formed of an anodizable and low resistance Al film and an anodizable Ta film formed on the Al film, and the scan electrode wiring is formed. Disclosed is a thin film transistor array whose surface is covered with an anodic oxide film and a laminated film made of this anodic oxide film and SiN formed by a chemical vapor deposition method (hereinafter abbreviated as a CVD method) is used as a gate insulating film. In this thin film transistor array, by forming the scanning electrode wiring consisting of two layers by patterning once, it is possible to reduce the number of steps while using low resistance Al for the scanning electrode wiring, and to form an anodic oxide film on the wiring surface. By doing so, it is possible to prevent interlayer short-circuiting due to Al hillocks or protrusions such as whiskers due to thermal stress and increase the manufacturing yield.

【0003】また薄膜トランジスタ基板の配線端子部
は、一般に製造プロセス中で多種の薬品にさらされるこ
とに加え、通常大気中にさらされた状態で使用される。
そのため、特開平3−58019号公報では少なくとも配線端
子部が安定なCrもしくはTa等の金属で構成され、端
子部以外の配線部にAl/Taの2層構造を含み、さら
にAl/Taで形成された配線表面が陽極酸化膜で被覆
され、電極は下層の金属膜のみから作成されている薄膜
トランジスタ基板とその製造方法が開示されている。安
定な金属を用いて配線端子部を作成することにより、製
造プロセス中及び完成後の配線端子部が腐食等を起こし
て、外部の駆動回路との接続の信頼性を損ねることを防
止できるため、低抵抗のAlを配線に用いて配線抵抗を
下げることができる。また、前記特開昭64−35421 号公
報と同様に走査電極配線表面に、走査電極配線を形成す
る金属の陽極酸化膜を形成していることにより、熱スト
レスによるAlのヒロックまたはホイスカ等の突起によ
る層間短絡を防止して製造歩留まりを上げることができ
る。
Further, the wiring terminal portion of the thin film transistor substrate is generally used in a state of being exposed to various chemicals in the manufacturing process and usually exposed to the atmosphere.
Therefore, in Japanese Patent Laid-Open No. 3-58019, at least the wiring terminal portion is made of a stable metal such as Cr or Ta, the wiring portion other than the terminal portion includes a two-layer structure of Al / Ta, and is formed of Al / Ta. There is disclosed a thin film transistor substrate in which the surface of the formed wiring is covered with an anodic oxide film, and an electrode is formed only from a lower metal film, and a manufacturing method thereof. By creating the wiring terminal portion using a stable metal, it is possible to prevent corrosion of the wiring terminal portion during the manufacturing process and after completion, and to prevent the reliability of the connection with the external drive circuit from being impaired. The wiring resistance can be reduced by using low resistance Al for the wiring. Further, as in the above-mentioned Japanese Patent Laid-Open No. 64-35421, by forming a metal anodic oxide film for forming the scanning electrode wiring on the surface of the scanning electrode wiring, projections such as Al hillocks or whiskers due to thermal stress are formed. It is possible to prevent an interlayer short circuit caused by the above and increase the manufacturing yield.

【0004】[0004]

【発明が解決しようとする課題】上記従来技術の特開昭
64−35421 号公報では、層間短絡による不良低減のため
AlとTaの積層した構造を用い陽極酸化を行っている
が、陽極酸化を行うと印加電圧に対してAlの陽極酸化
膜は1.4nm/V の割合で成長するのに対して、Ta
の陽極酸化膜は1.7nm/V の割合で成長するため、
陽極酸化後の配線の断面形状は上に広がった逆テーパー
形状となる。走査電極配線が逆テーパー形状になると、
上層に形成されるソース電極や画像信号電極配線の形成
が良好に行われず、断線しやすくなるという問題があ
る。また、陽極酸化膜の漏れ電流や端子部の腐食の問題
について充分な配慮が払われていない。
DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention
In Japanese Laid-Open Patent Publication No. 64-35421, an anodization is performed by using a laminated structure of Al and Ta to reduce defects due to interlayer short-circuiting. Ta grows at a rate of / V, while Ta
Since the anodic oxide film of is grown at a rate of 1.7 nm / V,
The cross-sectional shape of the wiring after the anodic oxidation becomes an inverted taper shape that spreads upward. When the scan electrode wiring has a reverse taper shape,
There is a problem that the source electrode and the image signal electrode wiring formed in the upper layer are not formed well, and the wiring is easily broken. Moreover, sufficient consideration has not been given to the problems of leakage current of the anodic oxide film and corrosion of the terminal portion.

【0005】上記従来技術の特開平3−58019号公報にお
いて、Al/Ta積層膜で走査電極配線の電極と配線部
と端子部を一度にパターニングした場合、前記走査電極
配線端子部のAlを配線上層の絶縁膜をマスクに選択的
に除去する工程で、混酸を用いたウェットエッチングを
行うと、Taに対するAlのエッチング速度の比は大き
い場合が多いが、等方的にエッチングが進行するためマ
スクに用いた前記絶縁膜のオーバーハングが形成され望
ましくない。選択エッチングを、エッチングの異方性が
強いリアクティブイオンエッチングにより塩素系のガス
を用いて行った場合には、前記のエッチング速度比を大
きくすることは困難であり下層のTa膜までエッチング
されるという問題を生じる。また、Al/Ta積層膜で
作成した走査電極配線表面に陽極酸化により形成した絶
縁膜の漏れ電流は、Alだけで作成した走査電極配線の
陽極酸化膜の漏れ電流よりも大きくなるという問題があ
る。電極部は下層の金属膜1層で形成しているため、ホ
トリソグラフィ工程が1回増えるという問題がある。
In Japanese Patent Laid-Open No. 3-58019 of the above-mentioned prior art, when the electrodes of the scanning electrode wiring, the wiring portion, and the terminal portion are patterned at a time with an Al / Ta laminated film, the Al of the scanning electrode wiring terminal portion is wired. When wet etching using mixed acid is performed in the step of selectively removing the upper insulating film using a mask, the etching rate ratio of Al to Ta is often large, but the etching proceeds isotropically so that the mask is used. An overhang of the insulating film used for is formed, which is not desirable. When the selective etching is performed by using a chlorine-based gas by reactive ion etching having a strong etching anisotropy, it is difficult to increase the etching rate ratio, and the lower Ta film is etched. Causes the problem. Further, there is a problem that the leakage current of the insulating film formed by anodic oxidation on the surface of the scanning electrode wiring formed of the Al / Ta laminated film is larger than the leakage current of the anodic oxide film of the scanning electrode wiring formed by only Al. . Since the electrode part is formed of one lower metal film, there is a problem that the number of photolithography steps is increased once.

【0006】本発明の目的は、上記課題を同時に解決
し、走査電極配線の材料に低抵抗のAlを用いながら工
程数を増やさずに製造できる、信頼性が高く良好な画質
を有した液晶表示装置の構造及びその製造方法を提供す
ることである。
An object of the present invention is to solve the above-mentioned problems at the same time, and to manufacture a liquid crystal display with high reliability and good image quality, which can be manufactured without increasing the number of steps while using Al having a low resistance as the material of the scanning electrode wiring. An object of the present invention is to provide a structure of a device and a manufacturing method thereof.

【0007】[0007]

【課題を解決するための手段】上記目的は、複数の走査
電極配線と画像信号電極配線と薄膜トランジスタと画素
電極を備えたアクティブマトリクス基板を用いた液晶表
示装置において、アクティブマトリクスの画像表示領域
の走査電極配線パターンまたは画像信号電極配線パター
ンを窒素を15原子%以上40原子%以下含むTaN合
金もしくはNbN合金の膜を下層に、AlもしくはAlを
主成分とする合金膜を上層とする積層膜により作成し、
走査電極配線もしくは画像信号電極配線の端子部を、各
々前記走査電極配線パターンまたは前記画像信号電極配
線パターンの下層である前記窒素含有率のTaN合金も
しくはNbN合金の膜のみから形成することことにより
達成される。
In the liquid crystal display device using an active matrix substrate having a plurality of scanning electrode wirings, image signal electrode wirings, thin film transistors, and pixel electrodes, scanning of an active matrix image display area is achieved. The electrode wiring pattern or the image signal electrode wiring pattern is formed by a laminated film having a TaN alloy or NbN alloy film containing 15 atomic% to 40 atomic% of nitrogen as a lower layer and Al or an alloy film containing Al as a main component as an upper layer. Then
Achieved by forming the terminal portion of the scan electrode wiring or the image signal electrode wiring from only the TaN alloy or NbN alloy film having the nitrogen content, which is the lower layer of the scan electrode wiring pattern or the image signal electrode wiring pattern, respectively. To be done.

【0008】または複数の走査電極配線と画像信号電極
配線と薄膜トランジスタと画素電極を備えたアクティブ
マトリクス基板を用いた液晶表示装置において、前記2
層膜を用いて1回のパターニングで、端子部を含む走査
電極配線パターンを作成し、次に端子部のAl又はAl
を主成分とする合金からなる上層のみを選択的にリアク
ティブイオンエッチングにより除去して、残された下層
の窒素を15原子%以上40原子%以下含んだTaN合
金もしくはNbN合金の膜から端子部を形成する製造方
法により達成される。
Alternatively, in the liquid crystal display device using an active matrix substrate having a plurality of scanning electrode wirings, image signal electrode wirings, thin film transistors and pixel electrodes,
A scanning electrode wiring pattern including a terminal portion is created by patterning once using the layer film, and then Al or Al of the terminal portion is formed.
Of the TaN alloy or the NbN alloy film containing 15 atomic% or more and 40 atomic% or less of the remaining lower nitrogen by selectively removing only the upper layer made of an alloy whose main component is by reactive ion etching. It is achieved by the manufacturing method of forming.

【0009】[0009]

【作用】Al/TaもしくはAl/Nbの積層膜におい
て下層の金属膜を窒素を15原子%以上40原子%以下
含む窒化合金膜にとすることにより、前記窒化合金に対
するAlのエッチング速度の比(以下選択比と略記)が
向上し、端子部でのAlの選択ドライエッチングが可能
となる。同時に、前記積層膜からなる電極及び配線表面
の陽極酸化膜の漏れ電流を低減し、良好な電気的特性を
得ることができる。
In the laminated film of Al / Ta or Al / Nb, the lower metal film is a nitride alloy film containing nitrogen of 15 atomic% or more and 40 atomic% or less. In the following, the abbreviated selection ratio) will be improved, and selective dry etching of Al at the terminal portion becomes possible. At the same time, it is possible to reduce the leakage current of the anodic oxide film on the surface of the electrode and wiring formed of the laminated film, and to obtain good electrical characteristics.

【0010】また、陽極酸化した際に膨張率が上層のA
lより大きい窒化合金膜を下層にしているため、陽極酸
化膜形成後の電極及び配線の断面形状は逆テーパー形状
にはならず、電極及び配線の上部に形成される画像信号
電極配線及びソース電極の断線による不良を防ぐことが
できる。
The expansion coefficient of the upper layer is A when anodized.
Since the nitriding alloy film larger than 1 is used as the lower layer, the cross-sectional shape of the electrode and the wiring after forming the anodic oxide film does not become an inverse taper shape, and the image signal electrode wiring and source electrode formed on the electrode and the wiring It is possible to prevent defects due to disconnection.

【0011】したがって、端子部のAlの選択エッチン
グの際に特にレジストマスクを必要としないため、工程
数を削減できるとともに、安定な合金により配線端子部
を作成することから、端子部の信頼性を高めることがで
きる。
Therefore, since a resist mask is not particularly required for the selective etching of Al in the terminal portion, the number of steps can be reduced, and the wiring terminal portion is made of a stable alloy, so that the reliability of the terminal portion can be improved. Can be increased.

【0012】[0012]

【実施例】以下本発明の構成を図を用いて説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The structure of the present invention will be described below with reference to the drawings.

【0013】図1は、本発明を適用したアクティブマト
リクスの画像表示領域内の電極及び配線の断面図であ
る。
FIG. 1 is a sectional view of electrodes and wirings in an image display area of an active matrix to which the present invention is applied.

【0014】図2は、本発明を走査電極配線パターンに
適用した時の平面概略図である。
FIG. 2 is a schematic plan view when the present invention is applied to a scanning electrode wiring pattern.

【0015】図3は、BCl3とCl2の混合ガスによる
リアクティブイオンエッチングを用いたときの窒素含有
率を変えたTaN合金膜とAl膜のエッチング速度を実
験より求め、TaN合金のエッチング速度に対するAl
のエッチング速度の比と窒素含有率との関係を示した図
である。
FIG. 3 shows the etching rates of TaN alloy film and Al film with different nitrogen contents when reactive ion etching with a mixed gas of BCl 3 and Cl 2 was used. Against Al
FIG. 3 is a diagram showing the relationship between the etching rate ratio and the nitrogen content rate of FIG.

【0016】図4は、窒素含有率を変えたTaN合金1
00nmとAl300nmを積層して形成した走査電極
配線表面を陽極酸化してえられた絶縁膜に、80Vの電
圧を印加したときの漏れ電流の測定値とTaN合金中の
窒素含有率との関係を示した図である。
FIG. 4 shows TaN alloy 1 with different nitrogen contents.
The relationship between the measured value of the leakage current when applying a voltage of 80 V and the nitrogen content in the TaN alloy was applied to the insulating film obtained by anodizing the surface of the scanning electrode wiring formed by stacking 00 nm and Al300 nm. It is the figure shown.

【0017】本発明では、上記課題を同時に解決し且つ
工程数を増やさないために、以下のような工程を含む製
造プロセスを用いる。
In the present invention, in order to solve the above problems at the same time and not to increase the number of steps, a manufacturing process including the following steps is used.

【0018】1…腐食に強く陽極酸化可能な、窒素を1
5原子%以上40原子%以下含んだTaN合金(以下T
aNxと表記)を下層に、抵抗の低いAlを上層に積層
した構造の膜を用いて、BCl3とCl2の混合ガスを用
いたリアクティブイオンエッチングにより1回のパター
ニングで走査電極配線パターンを作成する工程。
1 ... 1 nitrogen that is strong against corrosion and can be anodized
TaN alloy containing 5 atomic% or more and 40 atomic% or less (hereinafter T
aNx) is used as a lower layer and Al having a low resistance is laminated as an upper layer, and a scan electrode wiring pattern is formed by one-time patterning by reactive ion etching using a mixed gas of BCl 3 and Cl 2. The process of creating.

【0019】2…配線端子部のAlを、BCl3とCl2
の混合ガスを用いたリアクティブイオンエッチングによ
り選択的に除去する工程。
2 ... Al in the wiring terminal portion is replaced with BCl 3 and Cl 2
Step of selectively removing by reactive ion etching using a mixed gas of.

【0020】工程1では、図1に示すような、ガラス基
板1上にTaNx膜2とAl膜3を重ねた断面構造を持
つ走査電極配線が作成される。特開昭64−35421 号公報
とは逆に、Alより陽極酸化時の膨張率が大きいTaN
xを下層にしているため、陽極酸化した場合、走査電極
配線の断面形状が逆テーパー形状にならず、上層に形成
されるソース電極や画像信号電極配線の断線による不良
を低減できる。
In step 1, scan electrode wiring having a sectional structure in which a TaNx film 2 and an Al film 3 are stacked on a glass substrate 1 as shown in FIG. 1 is formed. Contrary to Japanese Unexamined Patent Publication No. 64-35421, TaN has a larger expansion coefficient during anodic oxidation than Al.
Since x is the lower layer, the cross-sectional shape of the scanning electrode wiring does not have an inverse taper shape when anodized, and defects due to disconnection of the source electrode or the image signal electrode wiring formed in the upper layer can be reduced.

【0021】走査電極配線パターンは図2に示すように
ガラス基板1上に、画像表示領域16内にある走査電極
と補助容量を備えた走査電極配線14と、走査電極配線
と同時にパターニングされた端子部15から構成され
る。
As shown in FIG. 2, the scanning electrode wiring pattern is formed on the glass substrate 1 by scanning electrode wiring 14 in the image display area 16 having the scanning electrode and auxiliary capacitance, and the patterned terminal simultaneously with the scanning electrode wiring. It is composed of the unit 15.

【0022】工程2では、画像表示領域16内の走査電
極配線パターンの被覆を、ホトリソグラフィ工程を経ず
にレジストを直接描画するか、陽極酸化による絶縁膜を
前記走査電極配線表面に形成するか、または前記走査電
極配線上部に窒化シリコン等による絶縁膜パターンを作
成するなどの方法により行った後、端子部15のAlを
BCl3とCl2の混合ガスを用いてリアクティブイオン
エッチングにより選択的に除去する。
In step 2, whether the coating of the scanning electrode wiring pattern in the image display area 16 is directly drawn with a resist without a photolithography step or an insulating film by anodic oxidation is formed on the surface of the scanning electrode wiring. Alternatively, after performing a method such as forming an insulating film pattern made of silicon nitride or the like on the scan electrode wiring, the Al of the terminal portion 15 is selectively subjected to reactive ion etching using a mixed gas of BCl 3 and Cl 2. To remove.

【0023】この選択エッチングの際、実用上3以上の
選択比があることが望ましい。図3に示すように、窒素
含有率を15原子%以上としたことより、BCl3とC
2の混合ガスを用いた場合には選択比は3以上の値を
得ることができる。そのため、端子部15の下層のTa
Nx膜に大きなダメージを与えずに、上層のAlをBCl3
とCl2 の混合ガスを用いてリアクティブイオンエッチ
ングにより選択的に除去できる。
In this selective etching, it is practically desirable that the selective ratio is 3 or more. As shown in FIG. 3, since the nitrogen content is set to 15 atomic% or more, BCl 3 and C
When the mixed gas of l 2 is used, a selection ratio of 3 or more can be obtained. Therefore, Ta in the lower layer of the terminal portion 15
The upper layer of Al is BCl 3 without damaging the Nx film.
It can be selectively removed by reactive ion etching using a mixed gas of Cl and Cl 2 .

【0024】またAl/TaNx積層膜からなる走査電
極配線表面に陽極酸化膜を形成した場合、図4に示すよ
うに80Vの電圧を印加した際の陽極酸化膜の漏れ電流
を測定すると、純粋なTaもしくは50原子%の窒素を
含んだTaN合金からなる積層膜の陽極酸化膜の漏れ電
流の1/10以下となる。15原子%以上40原子%以
下の範囲に窒素含有率を限定することにより、絶縁膜と
しての電気的特性の優れた陽極酸化膜を得ることができ
る。
When an anodic oxide film is formed on the surface of the scan electrode wiring made of an Al / TaNx laminated film, the leakage current of the anodic oxide film when a voltage of 80 V is applied is measured as shown in FIG. It becomes 1/10 or less of the leakage current of the anodic oxide film of the laminated film made of Ta or TaN alloy containing 50 atomic% of nitrogen. By limiting the nitrogen content in the range of 15 atomic% or more and 40 atomic% or less, an anodized film having excellent electrical characteristics as an insulating film can be obtained.

【0025】前記製造プロセスでは、走査電極配線パタ
ーンを完成させるのに必要なホトリソグラフィ工程は1
回だけとなるため、低抵抗のAlを配線に使いながら、
工程数を増やさずに端子部を安定な金属で作成すること
ができる。
In the above manufacturing process, the photolithography process required to complete the scan electrode wiring pattern is one.
Since it is only once, while using low resistance Al for wiring,
The terminal portion can be made of stable metal without increasing the number of steps.

【0026】なお、前記積層膜をNbN合金膜とAl膜
の積層膜に替えても同様の効果が得られる。Al膜が、
Al−Pd,Al−Ta,Al−Ti,Al−Si,A
l−Ti−Ta等のAlを主成分とするAl合金膜であ
っても同様の効果が得られる。また前記積層膜を画像信
号電極配線に用いても同様の効果が得られる。リアクテ
ィブイオンエッチングの際にHBrとCl2 の混合ガス
を用いた場合も同様に良好な選択エッチングが行える。
The same effect can be obtained by replacing the laminated film with a laminated film of NbN alloy film and Al film. Al film
Al-Pd, Al-Ta, Al-Ti, Al-Si, A
Similar effects can be obtained even with an Al alloy film containing Al such as l-Ti-Ta as a main component. The same effect can be obtained by using the laminated film for the image signal electrode wiring. Even when a mixed gas of HBr and Cl 2 is used in the reactive ion etching, good selective etching can be similarly performed.

【0027】以下本発明を適用したアクティブマトリク
ス基板の製造プロセスを図を用いて説明する。
The manufacturing process of the active matrix substrate to which the present invention is applied will be described below with reference to the drawings.

【0028】実施例1 図5から図10は本発明の実施例1のアクティブマトリ
クス中の逆スタガ型の薄膜トランジスタの製造プロセス
を示した断面図である。図11から図16は前記アクテ
ィブマトリクスの走査電極配線端子部の製造プロセスを
示した断面図である。以下図の順番に沿って説明する。
Embodiment 1 FIGS. 5 to 10 are sectional views showing a manufacturing process of an inverted stagger type thin film transistor in an active matrix according to Embodiment 1 of the present invention. 11 to 16 are cross-sectional views showing a manufacturing process of the scan electrode wiring terminal portion of the active matrix. Description will be given below in the order of the figures.

【0029】薄膜トランジスタの製造プロセス 1…(図5参照)ガラス基板1上に、スパッタ法により
窒素を35原子%含むTaN合金膜を100nm堆積す
る。次に前記基板1上にスパッタ法によりAl膜を30
0nm堆積する。通常のホトリソグラフィ技術を用いて
レジストマスクを作成し、BCl3とCl2の混合ガスを
用いて平行平板型の装置によりリアクティブイオンエッ
チングを行いレジストマスクを除去して、前記TaN合
金膜2とAl膜3から構成される走査電極配線パターン
を作成する。
Thin-Film Transistor Manufacturing Process 1 (see FIG. 5) A 100 nm TaN alloy film containing 35 atomic% of nitrogen is deposited on a glass substrate 1 by sputtering. Next, an Al film is formed on the substrate 1 by the sputtering method.
Deposit 0 nm. A resist mask is formed by using a normal photolithography technique, and reactive ion etching is performed by a parallel plate type apparatus using a mixed gas of BCl 3 and Cl 2 to remove the resist mask, and the TaN alloy film 2 and A scan electrode wiring pattern composed of the Al film 3 is created.

【0030】2…(図6参照)前記走査電極配線パター
ン中において、表面に酸化絶縁膜を形成しない部分にレ
ジストマスクを作成する。水溶液中にて前記基板を陽極
側電極として設置し、Pt板を陰極側電極として設置し
て、走査電極配線パターンに電流を供給しパターン表面
を陽極酸化法を用いて酸化し、Alの酸化膜5と前記T
aN合金の酸化膜4を形成する。レジストを除去する。
2 (see FIG. 6) In the scan electrode wiring pattern, a resist mask is formed in a portion where the oxide insulating film is not formed on the surface. The substrate is placed in the aqueous solution as an anode side electrode, the Pt plate is placed as a cathode side electrode, a current is supplied to the scanning electrode wiring pattern to oxidize the pattern surface using an anodic oxidation method to form an Al oxide film. 5 and T
An oxide film 4 of aN alloy is formed. Remove the resist.

【0031】3…(図7参照)前記基板上にスパッタ法
により、Indium−Tin−Oxide(以下ITOと略記)を1
00nm堆積し、通常のホトリソグラフィ技術を用いて
レジストマスクを形成してウエットエッチングを行い、
次にレジストマスクを除去して画素電極6を作成する。
3 (see FIG. 7) Indium-Tin-Oxide (hereinafter abbreviated as ITO) 1 was formed on the substrate by a sputtering method.
00 nm is deposited, a resist mask is formed using a normal photolithography technique, and wet etching is performed.
Next, the resist mask is removed to form the pixel electrode 6.

【0032】5…(図8参照)前記基板上に、窒化シリ
コン膜を200nmと非晶質シリコン(以下a−Siと
略)膜を100nm、及びPを1%含んだa−Si(以
下n+a−Siと略記)膜を50nmを、CVD法によ
り堆積する。次に、通常のホトリソグラフィ技術を用い
てレジストマスクを形成し、a−Si膜及び不純物含有
半導体膜をエッチングして島状に加工し半導体層8と不
純物含有半導体層9を得る。レジストを除去した後、ホ
トリソグラフィ技術によりレジストマスクを形成し、窒
化シリコン膜をエッチングしてレジストを除去し絶縁膜
7のパターンを得る。
5 (see FIG. 8) A silicon nitride film of 200 nm, an amorphous silicon (hereinafter abbreviated as a-Si) film of 100 nm, and a-Si containing 1% of P (hereinafter n + a) are formed on the substrate. A film (abbreviated as -Si) having a thickness of 50 nm is deposited by the CVD method. Next, a resist mask is formed by using a normal photolithography technique, and the a-Si film and the impurity-containing semiconductor film are etched and processed into an island shape to obtain the semiconductor layer 8 and the impurity-containing semiconductor layer 9. After removing the resist, a resist mask is formed by the photolithography technique, the silicon nitride film is etched to remove the resist, and the pattern of the insulating film 7 is obtained.

【0033】6…(図9参照)基板上にスパッタリング
法を用いてAlを400nm堆積し、ホトリソグラフィ
技術を用いて所定のパターンのレジストマスクを形成し
エッチングして、次にレジストパターンを除去して画像
信号電極配線パターン10とソース電極パターン11を
形成する。基板上にCVD法により窒化シリコン膜を5
00nm堆積し、ホトリソグラフィ技術を用いて所定の
パターンのレジストマスクを形成しエッチングして、レ
ジストパターンを除去し、絶縁保護膜12のパターンを
形成する。
6 (see FIG. 9) Al was deposited to a thickness of 400 nm on the substrate by the sputtering method, a resist mask having a predetermined pattern was formed by using the photolithography technique, etching was performed, and then the resist pattern was removed. Thus, the image signal electrode wiring pattern 10 and the source electrode pattern 11 are formed. A silicon nitride film is formed on the substrate by the CVD method.
Then, a resist mask having a predetermined pattern is formed by photolithography, and the resist pattern is removed to form a pattern of the insulating protective film 12.

【0034】走査電極配線端子部の製造プロセス 1′…(図10参照)前記工程1の走査電極配線のパタ
ーニングと同時に、窒素を35原子%含むTaN合金膜
2とAl膜3の積層膜により走査電極配線と連続した端
子部を作成する。
Manufacturing process of scan electrode wiring terminal portion 1 '... (see FIG. 10) Simultaneously with the patterning of the scan electrode wiring in the step 1, scanning is performed with a laminated film of TaN alloy film 2 and Al film 3 containing 35 atomic% of nitrogen. Create a terminal part that is continuous with the electrode wiring.

【0035】2′…(図11参照)前記工程2の陽極酸
化膜形成の際には、レジストパターンで覆い、端子部の
全てが陽極酸化膜に被覆されないようにする。
2 '... (see FIG. 11) At the time of forming the anodic oxide film in the step 2, it is covered with a resist pattern so that the entire terminal portion is not covered with the anodic oxide film.

【0036】3′…(図12参照)前記工程2と3の間
に、前記走査電極配線パターン表面に形成された陽極酸
化膜5をマスクとして、平行平板型の装置を用いてBC
3とCl2 の混合ガスによりリアクティブイオンエッ
チングを行い、端子部に露出しているAl膜3を前記T
aN合金膜2を残しながら選択的に除去する。
3 '... (see FIG. 12) BC between the steps 2 and 3 using the parallel plate type device with the anodic oxide film 5 formed on the surface of the scanning electrode wiring pattern as a mask.
Reactive ion etching is performed with a mixed gas of l 3 and Cl 2 to remove the Al film 3 exposed at the terminal portion from the T
It is selectively removed while leaving the aN alloy film 2.

【0037】4′…(図13参照)前記工程3のITO
膜による画素電極作成の際に、端子部の前記TaN合金
膜2上に、前記工程3′の選択ドライエッチング後に端
子部の陽極酸化膜下に露出したまま残ったAl膜端を覆
うように、ITO端子パターン13を作成する。
4 '... (see FIG. 13) ITO in step 3
At the time of forming the pixel electrode by the film, on the TaN alloy film 2 in the terminal portion, the Al film end which remains exposed under the anodic oxide film of the terminal portion after the selective dry etching in the step 3 ′ is covered, The ITO terminal pattern 13 is created.

【0038】5′…(図14参照)前記工程4の窒化シ
リコン膜とa−Si膜及びn+a−Si膜パターン作成
の際に、絶縁膜7のパターンを作成する。
5 '... (see FIG. 14) When the pattern of the silicon nitride film, the a-Si film and the n + a-Si film is formed in step 4, the pattern of the insulating film 7 is formed.

【0039】6′…(図15参照)前記工程5中の絶縁
保護膜パターン12の作成の際に、少なくとも絶縁膜7
のパターンを覆い、外部との接続に用いるITO端子の
すべては覆わないように絶縁保護膜パターン12を形成
する。
6 '... (see FIG. 15) At least the insulating film 7 is formed when the insulating protective film pattern 12 is formed in the step 5.
The insulating protective film pattern 12 is formed so as to cover the above pattern and not to cover all the ITO terminals used for external connection.

【0040】この後配向膜などを形成して液晶表示装置
となるが、この後のディスプレーパネルの製造工程は本
発明の趣旨から外れるので省略する。
After that, an alignment film and the like are formed to form a liquid crystal display device, but the subsequent manufacturing process of the display panel is omitted because it is out of the scope of the present invention.

【0041】本実施例においては、前記の本発明の効果
の他に、選択ドライエッチング後に端子部の陽極酸化膜
下に露出したまま残ったAl膜端を、次の工程で成膜さ
れるITO膜で覆うことにより、あとの工程での薬液に
よる配線部のAlの腐食の発生を防止できる。また、端
子部では15原子%以上の窒素を含有するTaNxとI
TO膜を積層した上で外部の駆動回路と接続している。
前記TaNxとITOとの反応により両者の界面に形成
されるバリア層は絶縁が完全ではないためにその接触抵
抗は、たとえばAlとITOの組合わせの場合と比べ格
段に小さくなる。また、TaNxとITOでは熱処理に
よる接触抵抗の変化が殆どないため、極めて安定した接
続端子を作れる。
In the present embodiment, in addition to the effects of the present invention described above, the Al film edge left exposed under the anodic oxide film of the terminal portion after the selective dry etching is formed into an ITO film in the next step. By covering with a film, it is possible to prevent corrosion of Al in the wiring portion due to a chemical solution in a later step. Further, in the terminal portion, TaNx and I containing 15 atomic% or more of nitrogen are added.
The TO films are stacked and then connected to an external drive circuit.
Since the barrier layer formed at the interface between the TaNx and ITO is not completely insulated, the contact resistance thereof is much smaller than that in the case of the combination of Al and ITO. Further, TaNx and ITO have almost no change in contact resistance due to heat treatment, so that an extremely stable connection terminal can be formed.

【0042】走査電極配線表面に陽極酸化膜を形成した
後に画素電極を形成するため、画素電極と画像信号電極
配線が異層化され、エッチング時のITO残渣が主原因
である画素電極と画像信号電極配線との短絡による不良
を低減することができる。
Since the pixel electrode is formed after forming the anodic oxide film on the surface of the scanning electrode wiring, the pixel electrode and the image signal electrode wiring are formed in different layers, and the ITO residue during etching is the main cause of the pixel electrode and the image signal. It is possible to reduce defects caused by a short circuit with the electrode wiring.

【0043】本実施例ではTaN合金を用いたが、Nb
N合金を用いても同様の効果が得られる。Al膜が、A
l−Pd,Al−Ta,Al−Ti,Al−Si,Al
−Ti−Ta等のAlを主成分とするAl合金膜であっ
ても同様の効果が得られる。また、リアクティブイオン
エッチングの際に、BCl3とCl2の混合ガスの替わり
にHBrとBCl3 の混合ガスを用いても同様の効果が
得られる。また端子部中で外部との接続に使われる部分
は、実施例1ではITO膜で完全に覆っているが、完全
に覆わずにTaNxもしくは窒化ニオブ合金を露出した
ままでもよい。なお、本実施例では逆スタガ型の薄膜ト
ランジスタの走査電極配線に本発明を適用したが、画像
信号電極配線、または正スタガ型等他の方式の薄膜トラ
ンジスタに適用しても同様の効果が得られる。
Although TaN alloy is used in this embodiment, Nb is used.
The same effect can be obtained by using N alloy. Al film is A
l-Pd, Al-Ta, Al-Ti, Al-Si, Al
Similar effects can be obtained even with an Al alloy film containing Al such as -Ti-Ta as a main component. Further, the same effect can be obtained by using a mixed gas of HBr and BCl 3 instead of the mixed gas of BCl 3 and Cl 2 in the reactive ion etching. In the first embodiment, the portion of the terminal portion used for connection to the outside is completely covered with the ITO film, but TaNx or the niobium nitride alloy may be left exposed without being completely covered. Although the present invention is applied to the scanning electrode wiring of the reverse stagger type thin film transistor in this embodiment, the same effect can be obtained by applying it to the image signal electrode wiring or the thin film transistor of another method such as the positive stagger type.

【0044】実施例2 図16から図20は本発明の他の実施例のアクティブマ
トリクス中の逆スタガ型の薄膜トランジスタのプロセス
フローを示した断面図であり、図21から図26は前記
液晶表示装置のアクティブマトリクスの走査電極配線の
端子部のプロセスフローを示した断面図である。以下図
の順番に沿って説明する。
Embodiment 2 FIGS. 16 to 20 are sectional views showing a process flow of an inverted stagger type thin film transistor in an active matrix according to another embodiment of the present invention, and FIGS. 21 to 26 are the liquid crystal display devices. FIG. 6 is a cross-sectional view showing the process flow of the terminal portion of the scan electrode wiring of the active matrix of FIG. Description will be given below in the order of the figures.

【0045】薄膜トランジスタの製造プロセス 1…(図16参照)ガラス基板1上に、スパッタ法によ
り35原子%の窒素を含むTaN合金膜を100nm堆
積する。次に前記基板1上にスパッタ法によりAl膜を
300nm堆積する。通常のホトリソグラフィ技術を用
いてレジストマスクを作成し、BCl3とCl2の混合ガ
スを用いて平行平板型の装置によりリアクティブイオン
エッチングを行いレジストマスクを除去して、前記Ta
N合金膜2とAl膜3から構成される走査電極配線パタ
ーンを作成する。
Thin-Film Transistor Manufacturing Process 1 (see FIG. 16) A TaN alloy film containing 35 atomic% of nitrogen is deposited to 100 nm on the glass substrate 1 by sputtering. Next, an Al film of 300 nm is deposited on the substrate 1 by the sputtering method. A resist mask is formed by using a normal photolithography technique, and reactive ion etching is performed by a parallel plate type apparatus using a mixed gas of BCl 3 and Cl 2 to remove the resist mask.
A scan electrode wiring pattern composed of the N alloy film 2 and the Al film 3 is created.

【0046】2…(図17参照)前記走査電極配線パタ
ーン中において、表面に酸化絶縁膜を形成しない部分に
レジストマスクを形成する。水溶液中にて前記基板を陽
極側電極として設置し、Pt板を陰極側電極として設置
して、走査電極配線パターンに電流を供給しパターン表
面を陽極酸化法を用いて酸化し、Alの酸化膜5と前記
TaN合金の酸化膜4を形成する。レジストを除去す
る。
2 (see FIG. 17) In the scan electrode wiring pattern, a resist mask is formed on the surface where the oxide insulating film is not formed. The substrate is placed in the aqueous solution as an anode side electrode, the Pt plate is placed as a cathode side electrode, a current is supplied to the scanning electrode wiring pattern to oxidize the pattern surface using an anodic oxidation method to form an Al oxide film. 5 and the oxide film 4 of the TaN alloy are formed. Remove the resist.

【0047】3…(図18参照)前記基板上に、窒化シ
リコン膜を200nmと非晶質シリコン(以下a−Si
と略)膜を100nm、及びPを1%含んだa−Si
(以下n+a−Siと略記)膜を50nmを、化学的気
相析出法(以下CVD法と略記)により堆積する。次に、
通常のホトリソグラフィ技術を用いてレジストマスクを
形成し、a−Si膜及び不純物含有半導体膜をエッチン
グして島状に加工し半導体層8と不純物含有半導体層9
を得る。レジストを除去した後、ホトリソグラフィ技術
によりレジストマスクを形成し、窒化シリコン膜をパタ
ーニングし、工程2で形成された陽極酸化膜4及び5を
被覆する絶縁膜7のパターンを得る。
3 (see FIG. 18) A silicon nitride film of 200 nm and amorphous silicon (hereinafter a-Si) is formed on the substrate.
A) Si containing 100 nm of film and 1% of P
A film (hereinafter abbreviated as n + a-Si) having a thickness of 50 nm is deposited by a chemical vapor deposition method (hereinafter abbreviated as a CVD method). next,
A resist mask is formed by using a normal photolithography technique, the a-Si film and the impurity-containing semiconductor film are etched and processed into an island shape, and the semiconductor layer 8 and the impurity-containing semiconductor layer 9 are formed.
To get After removing the resist, a resist mask is formed by the photolithography technique, the silicon nitride film is patterned, and a pattern of the insulating film 7 covering the anodic oxide films 4 and 5 formed in step 2 is obtained.

【0048】4…(図19参照)前記基板上にスパッタ
法により、ITO膜を100nm堆積し、通常のホトリ
ソグラフィ技術を用いてレジストマスクを形成してウエ
ットエッチングを行い、次にレジストマスクを除去して
画素電極6を作成する。
4 (see FIG. 19) An ITO film having a thickness of 100 nm is deposited on the substrate by a sputtering method, a resist mask is formed by a normal photolithography technique, wet etching is performed, and then the resist mask is removed. Then, the pixel electrode 6 is formed.

【0049】5…(図20参照)前記基板上にスパッタリ
ング法を用いてAl膜を400nm堆積し、ホトリソグ
ラフィ技術を用いて所定のパターンのレジストマスクを
形成しエッチングして、次にレジストパターンを除去し
て画像信号電極配線パターン10とソース電極パターン
11を形成する。基板上にCVD法により窒化シリコン
膜を500nm堆積し、ホトリソグラフィ技術を用いて
所定のパターンのレジストマスクを形成しエッチングし
て、レジストパターンを除去し、絶縁保護膜12のパタ
ーンを形成する。
5 (see FIG. 20) An Al film having a thickness of 400 nm is deposited on the substrate by a sputtering method, a resist mask having a predetermined pattern is formed by a photolithography technique, and etching is performed. Next, a resist pattern is formed. After removal, the image signal electrode wiring pattern 10 and the source electrode pattern 11 are formed. A silicon nitride film is deposited to a thickness of 500 nm on the substrate by a CVD method, a resist mask having a predetermined pattern is formed by using a photolithography technique, and the resist pattern is removed by etching to form a pattern of the insulating protective film 12.

【0050】走査電極配線端子部の製造プロセス 1′…(図21参照)前記工程1のとき走査電極配線の
パターニングと同時に、窒素を35原子%含むTaN合
金膜2とAl膜3の積層膜により、走査電極配線と連続
した端子部を作成する。
Manufacturing process of scan electrode wiring terminal portion 1 '(see FIG. 21) At the same time as the patterning of the scan electrode wiring in the step 1, a laminated film of TaN alloy film 2 and Al film 3 containing 35 atomic% of nitrogen is used. , A terminal portion continuous with the scan electrode wiring is created.

【0051】2′…(図22参照)前記工程2の陽極酸
化膜形成の際には、レジストパターンで覆い、端子部に
は陽極酸化膜を形成しない。
2 '... (see FIG. 22) At the time of forming the anodic oxide film in the step 2, it is covered with a resist pattern and the anodic oxide film is not formed on the terminal portion.

【0052】3′…(図23参照)前記工程3の窒化シ
リコンとa−Si及びn+a−Si膜パターン作成の際
に、走査電極配線端子部の陽極酸化膜端を少なくとも覆
い、全部は覆わないように絶縁膜7のパターンを作成す
る。
3 '... (see FIG. 23) When the silicon nitride and the a-Si and n + a-Si film patterns are formed in the step 3, at least the anodic oxide film end of the scanning electrode wiring terminal portion is covered, but not entirely. Thus, the pattern of the insulating film 7 is created.

【0053】4′…(図24参照)前記工程3と4の間
に、前記走査電極配線パターン上層に形成された絶縁膜
7をマスクとして、平行平板型の装置を用いてBCl3
とCl2 の混合ガスによりリアクティブイオンエッチン
グを行い、端子部に露出しているAl膜3を前記TaN
合金膜2を残しながら選択的に除去する。
4 '(see FIG. 24) During the steps 3 and 4, BCl 3 is formed by using a parallel plate type device with the insulating film 7 formed on the upper layer of the scanning electrode wiring pattern as a mask.
Reactive ion etching is performed with a mixed gas of Cl and Cl 2 to remove the Al film 3 exposed at the terminal portion from the TaN film.
The alloy film 2 is selectively removed while leaving the alloy film 2.

【0054】5′…(図25参照)前記工程4のITO
膜による画素電極作成の際に、端子部のTaN合金膜2
と、少なくとも絶縁膜7のパターン端の下に露出したA
l端を覆うようなITO端子パターン13を作成する。
5 '... (see FIG. 25) ITO in step 4
The TaN alloy film 2 of the terminal portion when the pixel electrode is formed by the film
And A exposed at least under the pattern edge of the insulating film 7.
The ITO terminal pattern 13 is formed so as to cover the 1 end.

【0055】6′…(図26参照)前記工程5中の絶縁
保護膜パターン12の作成の際に、少なくとも絶縁膜7
のパターンを覆い、外部との接続に用いるITO端子の
すべては覆わないように絶縁保護膜パターン12を作成
する。
6 '... (see FIG. 26) At the time of forming the insulating protective film pattern 12 in the step 5, at least the insulating film 7 is formed.
The insulating protective film pattern 12 is formed so as to cover the above pattern and not all of the ITO terminals used for connection with the outside.

【0056】この後配向膜などを形成して液晶表示装置
となるが、この後のディスプレーパネルの製造工程は本
発明の趣旨から外れるので省略する。
After that, an alignment film or the like is formed to form a liquid crystal display device, but the subsequent manufacturing process of the display panel is omitted because it is out of the scope of the present invention.

【0057】本実施例においては、前記の本発明の効果
及び実施例1の効果の他に、絶縁膜7をマスクとして端
子部のAl膜3の選択エッチングを、BCl3とCl2
の混合ガスを用いたドライエッチングにより行うため、
Alの陽極酸化膜5が浸食されることがなく絶縁膜の電
気的特性の劣化を防止できるという効果がある。
In the present embodiment, in addition to the effects of the present invention and the effects of the first embodiment described above, selective etching of the Al film 3 in the terminal portion using the insulating film 7 as a mask is performed by mixing BCl 3 and Cl 2. Since it is performed by dry etching using gas,
There is an effect that the anodic oxide film 5 of Al is not corroded and deterioration of the electrical characteristics of the insulating film can be prevented.

【0058】本実施例ではTaN合金を用いたが、Nb
N合金を用いても同様の効果が得られる。Alの替わり
にAlを主成分とする合金を用いても同様の効果が得ら
れる。また、リアクティブイオンエッチングの際に、B
Cl3とCl2の混合ガスの替わりにHBrとBCl3
混合ガスを用いても同様の効果が得られる。また端子部
中で外部との接続に使われる部分は、本実施例ではIT
O膜で完全に覆っているが、完全に覆わずにTaN合金
膜もしくは窒化ニオブ合金膜を露出したままでもよい。
なお、本実施例では逆スタガ型の薄膜トランジスタの走
査電極配線に本発明を適用したが、画像信号電極配線、
または正スタガ型等他の方式の薄膜トランジスタに適用
しても同様の効果が得られる。
In this embodiment, TaN alloy is used, but Nb is used.
The same effect can be obtained by using N alloy. Similar effects can be obtained by using an alloy containing Al as a main component instead of Al. Also, during reactive ion etching, B
The same effect can be obtained by using a mixed gas of HBr and BCl 3 instead of the mixed gas of Cl 3 and Cl 2 . Further, in the present embodiment, the portion used for connection with the outside in the terminal portion is IT.
Although it is completely covered with the O film, the TaN alloy film or the niobium nitride alloy film may be left exposed without being completely covered.
Although the present invention is applied to the scanning electrode wiring of the inverted stagger type thin film transistor in this embodiment, the image signal electrode wiring,
Alternatively, the same effect can be obtained by applying the method to a thin film transistor of another method such as a positive stagger type.

【0059】[0059]

【発明の効果】以上説明したように本発明によれば、T
aN合金膜またはNbN合金膜中に含まれる窒素の量を
15原子%以上40原子%以下の範囲に限定することに
より、TaN合金膜またはNbN合金膜とAlまたはA
l合金の2層膜からなる電極及び配線において、良好な
陽極酸化膜を得ることができると共に、リアクティブイ
オンエッチングによる端子部のAlもしくはAl合金膜
の選択エッチングが可能となる。そのため、電極及び配
線に低抵抗率のAlまたはAl合金を用いながら、耐腐
食性に劣るAlまたはAl合金を保護できる薄膜半導体
装置の製造をマスク枚数を増やすことなく精度よく行う
ことができる。
As described above, according to the present invention, T
By limiting the amount of nitrogen contained in the aN alloy film or the NbN alloy film to the range of 15 atom% or more and 40 atom% or less, the TaN alloy film or the NbN alloy film and Al or A
A good anodic oxide film can be obtained in the electrode and wiring made of a two-layer film of l-alloy, and selective etching of Al or Al alloy film in the terminal portion by reactive ion etching becomes possible. Therefore, it is possible to accurately manufacture a thin film semiconductor device capable of protecting Al or Al alloy having poor corrosion resistance without increasing the number of masks while using Al or Al alloy having low resistivity for electrodes and wirings.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を適用した電極または配線の断面図であ
る。
FIG. 1 is a sectional view of an electrode or wiring to which the present invention is applied.

【図2】本発明を適用した走査電極配線パターンを示し
た平面図である。
FIG. 2 is a plan view showing a scanning electrode wiring pattern to which the present invention is applied.

【図3】TaN合金膜中の窒素含有率と、BCl3とC
2の混合ガスによるリアクテイブイオンエッチングを
用いた場合のAlとの選択比の関係を示した図である。
FIG. 3: Nitrogen content in TaN alloy film, BCl 3 and C
It is a figure showing the relation of selection ratio with Al when using reactive ion etching with a mixed gas of l 2 .

【図4】TaN合金膜中の窒素含有率と、80V印加時
の配線表面の陽極酸化膜の漏れ電流の大きさとの関係を
示した図である。
FIG. 4 is a diagram showing the relationship between the nitrogen content in the TaN alloy film and the magnitude of the leakage current of the anodic oxide film on the wiring surface when 80 V is applied.

【図5】本発明の実施例1の製造工程の薄膜トランジス
タを示した断面図である。
FIG. 5 is a cross-sectional view showing the thin film transistor in the manufacturing process of Example 1 of the present invention.

【図6】本発明の実施例1の製造工程の薄膜トランジス
タを示した断面図である。
FIG. 6 is a cross-sectional view showing the thin film transistor in the manufacturing process of Embodiment 1 of the present invention.

【図7】本発明の実施例1の製造工程の薄膜トランジス
タを示した断面図である。
FIG. 7 is a cross-sectional view showing the thin film transistor in the manufacturing process of Embodiment 1 of the present invention.

【図8】本発明の実施例1の製造工程の薄膜トランジス
タを示した断面図である。
FIG. 8 is a cross-sectional view showing the thin film transistor in the manufacturing process of Example 1 of the present invention.

【図9】本発明の実施例1の製造工程の薄膜トランジス
タを示した断面図である。
FIG. 9 is a cross-sectional view showing the thin film transistor in the manufacturing process of Example 1 of the present invention.

【図10】本発明の実施例1製造工程の走査電極配線端
子部を示した断面図である。
FIG. 10 is a cross-sectional view showing a scan electrode wiring terminal portion in the manufacturing process of the first embodiment of the present invention.

【図11】本発明の実施例1の製造工程の走査電極配線
端子部を示した断面図である。
FIG. 11 is a cross-sectional view showing a scan electrode wiring terminal portion in the manufacturing process of the first embodiment of the present invention.

【図12】本発明の実施例1の製造工程の走査電極配線
端子部を示した断面図である。
FIG. 12 is a cross-sectional view showing the scan electrode wiring terminal portion in the manufacturing process of the first embodiment of the present invention.

【図13】本発明の実施例1の製造工程の走査電極配線
端子部を示した断面図である。
FIG. 13 is a cross-sectional view showing the scanning electrode wiring terminal portion in the manufacturing process of the first embodiment of the present invention.

【図14】本発明の実施例1の製造工程の走査電極配線
端子部を示した断面図である。
FIG. 14 is a cross-sectional view showing the scan electrode wiring terminal portion in the manufacturing process of the first embodiment of the present invention.

【図15】本発明の実施例1の製造工程の走査電極配線
端子部を示した断面図である。
FIG. 15 is a cross-sectional view showing the scan electrode wiring terminal portion in the manufacturing process of the first embodiment of the present invention.

【図16】本発明の実施例2の製造工程の薄膜トランジ
スタを示した断面図である。
FIG. 16 is a cross-sectional view showing a thin film transistor in a manufacturing process of Example 2 of the present invention.

【図17】本発明の実施例2の製造工程の薄膜トランジ
スタを示した断面図である。
FIG. 17 is a cross-sectional view showing the thin film transistor in the manufacturing process of Embodiment 2 of the present invention.

【図18】本発明の実施例2の製造工程の薄膜トランジ
スタを示した断面図である。
FIG. 18 is a cross-sectional view showing the thin film transistor in the manufacturing process of Example 2 of the present invention.

【図19】本発明の実施例2の製造工程の薄膜トランジ
スタを示した断面図である。
FIG. 19 is a cross-sectional view showing the thin film transistor in the manufacturing process of Example 2 of the present invention.

【図20】本発明の実施例2の製造工程の薄膜トランジ
スタを示した断面図である。
FIG. 20 is a cross-sectional view showing the thin film transistor in the manufacturing process of Example 2 of the present invention.

【図21】本発明の実施例2の製造工程の走査電極配線
端子部を示した断面図である。
FIG. 21 is a cross-sectional view showing a scan electrode wiring terminal portion in the manufacturing process of Embodiment 2 of the present invention.

【図22】本発明の実施例2の製造工程の走査電極配線
端子部を示した断面図である。
FIG. 22 is a cross-sectional view showing a scan electrode wiring terminal portion in the manufacturing process of Embodiment 2 of the present invention.

【図23】本発明の実施例2の製造工程の走査電極配線
端子部を示した断面図である。
FIG. 23 is a cross-sectional view showing a scan electrode wiring terminal portion in the manufacturing process of Embodiment 2 of the present invention.

【図24】本発明の実施例2の製造工程の走査電極配線
端子部を示した断面図である。
FIG. 24 is a cross-sectional view showing a scan electrode wiring terminal portion in the manufacturing process of Embodiment 2 of the present invention.

【図25】本発明の実施例2の製造工程の走査電極配線
端子部を示した断面図である。
FIG. 25 is a cross-sectional view showing a scan electrode wiring terminal portion in a manufacturing process of a second embodiment of the present invention.

【図26】本発明の実施例2の製造工程の走査電極配線
端子部を示した断面図である。
FIG. 26 is a cross-sectional view showing the scan electrode wiring terminal portion in the manufacturing process of Embodiment 2 of the present invention.

【符号の説明】[Explanation of symbols]

1…ガラス基板、2…TaNx膜、3…Al膜、4…T
aNxの陽極酸化膜、5…Alの陽極酸化膜、6…画素
電極、7…絶縁膜、8…半導体層、9…不純物含有半導
体層、10…画像信号電極配線、11…ソース電極、1
2…絶縁保護膜、13…ITO端子、14…走査電極配
線パターン、15…走査電極配線端子部、16…画像表
示領域。
1 ... Glass substrate, 2 ... TaNx film, 3 ... Al film, 4 ... T
aNx anodic oxide film, 5 ... Al anodic oxide film, 6 ... Pixel electrode, 7 ... Insulating film, 8 ... Semiconductor layer, 9 ... Impurity-containing semiconductor layer, 10 ... Image signal electrode wiring, 11 ... Source electrode, 1
2 ... Insulating protective film, 13 ... ITO terminal, 14 ... Scan electrode wiring pattern, 15 ... Scan electrode wiring terminal portion, 16 ... Image display area.

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】複数の走査電極配線と画像信号電極配線と
薄膜トランジスタと画素電極を備えたアクティブマトリ
クス基板を用いた液晶表示装置において、走査電極配線
または画像信号電極配線を、窒素を15原子%以上40
原子%以下含んだTaN合金もしくはNbN合金を下層
とし、AlもしくはAlを主成分とする合金を上層とす
る積層膜で形成することを特徴とする液晶表示装置。
1. A liquid crystal display device using an active matrix substrate comprising a plurality of scanning electrode wirings, image signal electrode wirings, thin film transistors, and pixel electrodes, wherein the scanning electrode wirings or the image signal electrode wirings contain nitrogen of 15 atomic% or more. 40
A liquid crystal display device, characterized in that a TaN alloy or NbN alloy containing at most atomic% is used as a lower layer and a laminated film having Al or an alloy mainly containing Al as an upper layer.
【請求項2】複数の走査電極配線と画像信号電極配線と
薄膜トランジスタと画素電極を備えたアクティブマトリ
クス基板を用いた液晶表示装置において、画像表示領域
の走査電極配線または画像信号電極配線は、窒素を15
原子%以上40原子%以下含んだTaN合金もしくはN
bN合金の膜を下層とし、AlもしくはAlを主成分と
する合金膜を上層とする積層膜により形成され、走査電
極配線もしくは画像信号電極配線の端子部は、前記窒素
含有率のTaN合金もしくはNbN合金の膜のみから形
成されていることを特徴とする液晶表示装置。
2. A liquid crystal display device using an active matrix substrate comprising a plurality of scanning electrode wirings, image signal electrode wirings, thin film transistors and pixel electrodes, wherein the scanning electrode wirings or image signal electrode wirings in the image display region are made of nitrogen. 15
TaN alloy or N containing at least 40 atomic%
It is formed by a laminated film having a bN alloy film as a lower layer and Al or an alloy film containing Al as a main component as an upper layer, and the terminal portion of the scan electrode wiring or the image signal electrode wiring has TaN alloy or NbN having the above nitrogen content. A liquid crystal display device characterized by being formed only from an alloy film.
【請求項3】複数の走査電極配線と画像信号電極配線と
薄膜トランジスタと画素電極を備えたアクティブマトリ
クス基板を用いた液晶表示装置において、以下の工程を
含むことを特徴とする液晶表示装置の製造方法。 (1)透明絶縁基板上に、窒素を15原子%以上40原
子%以下含んだTaN合金もしくはNbN合金の膜を堆
積する工程。 (2)前記基板上に、AlもしくはAlを主成分とする
合金膜を所定の厚さに堆積する工程。 (3)前記基板に、前記2層からなる膜より形成される
走査電極配線パターンを作成する工程。 (4)前記積層膜からなる前記走査電極配線端子部の上
層のAlもしくはAlを主成分とする合金膜をリアクテ
ィブイオンエッチングにより選択的に除去し、前記端子
部を下層の前記窒素含有率のTaN合金もしくはNbN
合金の膜のみとする工程。
3. A liquid crystal display device using an active matrix substrate having a plurality of scanning electrode wirings, image signal electrode wirings, thin film transistors, and pixel electrodes, including the following steps. . (1) A step of depositing a film of TaN alloy or NbN alloy containing 15 atomic% or more and 40 atomic% or less of nitrogen on a transparent insulating substrate. (2) A step of depositing Al or an alloy film containing Al as a main component to a predetermined thickness on the substrate. (3) A step of forming a scanning electrode wiring pattern formed on the substrate by the film composed of the two layers. (4) Al or an alloy film containing Al as a main component in the upper layer of the scanning electrode wiring terminal portion formed of the laminated film is selectively removed by reactive ion etching, and the terminal portion is adjusted to have a nitrogen content of the lower layer. TaN alloy or NbN
A process that uses only an alloy film.
【請求項4】請求項3記載の液晶表示装置の製造方法に
おいて、走査電極配線パターンの端子部のAlもしくは
Alを主成分とする合金膜をリアクティブイオンエッチ
ングにより選択的に除去する際に、前記走査電極配線の
少なくとも画像信号電極配線との交差部分を被覆するよ
うに形成された絶縁膜パターンをマスクとしてエッチン
グを行うことを特徴とする液晶表示装置の製造方法。
4. The method for manufacturing a liquid crystal display device according to claim 3, wherein when Al or an alloy film containing Al as a main component in the terminal portion of the scanning electrode wiring pattern is selectively removed by reactive ion etching, A method of manufacturing a liquid crystal display device, wherein etching is performed by using an insulating film pattern formed so as to cover at least a crossing portion of the scanning electrode wiring and the image signal electrode wiring.
【請求項5】請求項4記載の液晶表示装置の製造方法に
おいて、走査電極配線パターン上の絶縁膜が、前記走査
電極配線を形成する金属を母材とする金属酸化膜よりな
ることを特徴とする液晶表示装置の製造方法。
5. The method for manufacturing a liquid crystal display device according to claim 4, wherein the insulating film on the scan electrode wiring pattern is made of a metal oxide film using a metal forming the scan electrode wiring as a base material. Method for manufacturing liquid crystal display device.
【請求項6】請求項4記載の液晶表示装置の製造方法に
おいて、走査電極配線パターン上の絶縁膜が、Siを主
成分とする絶縁膜よりなることを特徴とする液晶表示装
置の製造方法。
6. The method of manufacturing a liquid crystal display device according to claim 4, wherein the insulating film on the scanning electrode wiring pattern is an insulating film containing Si as a main component.
【請求項7】請求項4記載の液晶表示装置の製造方法に
おいて、走査電極配線パターン上の絶縁膜が、前記走査
電極配線を形成する金属を母材とする金属酸化膜と、S
iを主成分とする絶縁膜の2層よりなることを特徴とす
る液晶表示装置の製造方法。
7. The method for manufacturing a liquid crystal display device according to claim 4, wherein the insulating film on the scan electrode wiring pattern comprises a metal oxide film containing a metal forming the scan electrode wiring as a base material, and S.
A method of manufacturing a liquid crystal display device, comprising: two layers of an insulating film containing i as a main component.
【請求項8】請求項3又は4記載の液晶表示装置の製造
方法において、積層膜からなる走査電極配線端子部の上
層のAlもしくはAlを主成分とする合金をリアクティ
ブイオンエッチングにより選択的に除去する際に、BC
3とCl2の混合ガスを用いることを特徴とする液晶表
示装置の製造方法。
8. The method for manufacturing a liquid crystal display device according to claim 3, wherein Al or an alloy containing Al as a main component in the upper layer of the scanning electrode wiring terminal portion formed of a laminated film is selectively subjected to reactive ion etching. When removing BC
A method of manufacturing a liquid crystal display device, which comprises using a mixed gas of l 3 and Cl 2 .
【請求項9】請求項3又は4記載の液晶表示装置の製造
方法において、積層膜からなる走査電極配線端子部の上
層のAlもしくはAlを主成分とする合金をリアクティ
ブイオンエッチングにより選択的に除去する際に、HB
rとBCl3 の混合ガスを用いることを特徴とする液晶
表示装置の製造方法。
9. The method of manufacturing a liquid crystal display device according to claim 3, wherein Al or an alloy containing Al as a main component in the upper layer of the scanning electrode wiring terminal portion formed of a laminated film is selectively subjected to reactive ion etching. HB when removing
A method of manufacturing a liquid crystal display device, which comprises using a mixed gas of r and BCl 3 .
【請求項10】請求項2記載の液晶表示装置において、
走査電極配線または画像信号電極配線端子部は、15原
子%以上40原子%以下の窒素を含むTaN合金膜また
はNbN合金膜とその上層に形成された第一の導電膜から
なることを特徴とする液晶表示装置。
10. The liquid crystal display device according to claim 2,
The scanning electrode wiring or the image signal electrode wiring terminal portion is characterized by comprising a TaN alloy film or NbN alloy film containing nitrogen of 15 atomic% or more and 40 atomic% or less and a first conductive film formed thereon. Liquid crystal display device.
【請求項11】請求項3記載の液晶表示装置の製造方法
において工程4の後に、走査電極配線端子部の15原子
%以上40原子%以下の窒素を含むTaN合金膜または
NbN合金膜の上に、第一の導電膜パターンを形成する
工程を含むことを特徴とする液晶表示装置の製造方法。
11. The method for manufacturing a liquid crystal display device according to claim 3, wherein after the step 4, the TaN alloy film or the NbN alloy film containing nitrogen of 15 atomic% or more and 40 atomic% or less is included in the scanning electrode wiring terminal portion. And a step of forming a first conductive film pattern, the method of manufacturing a liquid crystal display device.
【請求項12】請求項3記載の液晶表示装置の製造方法
において工程4の後に、走査電極配線端子部の15原子
%以上40原子%以下の窒素を含むTaN合金膜または
NbN合金膜の上に、選択エッチングの際にマスクとし
て用いた絶縁膜端下に露出したAlもしくはAlを主成
分とする合金膜端を覆うように、第一の導電膜パターン
を形成する工程を含むことを特徴とする液晶表示装置の
製造方法。
12. The method for manufacturing a liquid crystal display device according to claim 3, wherein after the step 4, the TaN alloy film or the NbN alloy film containing nitrogen of 15 atomic% or more and 40 atomic% or less of the scanning electrode wiring terminal portion is formed. And a step of forming a first conductive film pattern so as to cover the end of Al or an alloy film containing Al as a main component exposed under the end of the insulating film used as a mask during the selective etching. Liquid crystal display device manufacturing method.
【請求項13】請求項10,11又は12において、第
1の導電膜がIndium−Tin−Oxideであることを特徴とす
る液晶表示装置の製造方法。
13. The method of manufacturing a liquid crystal display device according to claim 10, 11 or 12, wherein the first conductive film is Indium-Tin-Oxide.
JP4898693A 1993-03-10 1993-03-10 Liquid crystal display device and its production Pending JPH06265933A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4898693A JPH06265933A (en) 1993-03-10 1993-03-10 Liquid crystal display device and its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4898693A JPH06265933A (en) 1993-03-10 1993-03-10 Liquid crystal display device and its production

Publications (1)

Publication Number Publication Date
JPH06265933A true JPH06265933A (en) 1994-09-22

Family

ID=12818564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4898693A Pending JPH06265933A (en) 1993-03-10 1993-03-10 Liquid crystal display device and its production

Country Status (1)

Country Link
JP (1) JPH06265933A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825437A (en) * 1995-11-21 1998-10-20 Lg Electronics Inc. Structure of a liquid crystal display device and a method of manufacturing same
US6462802B1 (en) * 1998-01-19 2002-10-08 Hitachi, Ltd. Liquid crystal display device having wiring layer made of nitride of Nb or nitride alloy containing Nb as a main component

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825437A (en) * 1995-11-21 1998-10-20 Lg Electronics Inc. Structure of a liquid crystal display device and a method of manufacturing same
US6462802B1 (en) * 1998-01-19 2002-10-08 Hitachi, Ltd. Liquid crystal display device having wiring layer made of nitride of Nb or nitride alloy containing Nb as a main component

Similar Documents

Publication Publication Date Title
US6339230B1 (en) Method for manufacturing a liquid crystal display
JP4169896B2 (en) Thin film transistor and manufacturing method thereof
US7400365B2 (en) Method for manufacturing a thin film transistor array substrate for a liquid crystal display device
US6872603B2 (en) Method for forming interconnections including multi-layer metal film stack for improving corrosion and heat resistances
JP2000002892A (en) Liquid crystal display device, matrix array substrate, and manufacture thereof
KR950008931B1 (en) Manufacturing method of display pannel
JPH06188419A (en) Manufacture of thin-film transistor
JPH05323373A (en) Production of thin film transistor panel
US7105896B2 (en) Thin film transistor circuit device, production method thereof and liquid crystal display using the think film transistor circuit device
JP3094610B2 (en) Method for manufacturing thin film transistor
JP2809153B2 (en) Liquid crystal display device and method of manufacturing the same
JPH10173191A (en) Thin film transistor and manufacture thereof and liquid crystal display provided with the same
JP3076483B2 (en) Method for manufacturing metal wiring board and method for manufacturing thin film diode array
JP3200639B2 (en) Method for manufacturing thin film transistor panel
JPH06265933A (en) Liquid crystal display device and its production
JP2752983B2 (en) Method of manufacturing thin film transistor for liquid crystal display
JP3114303B2 (en) Thin film transistor panel and method of manufacturing the same
JP2991919B2 (en) Method for manufacturing thin film transistor
JP2585267B2 (en) Liquid crystal display
JPH06160877A (en) Thin-film wiring structure and liquid crystal display device formed by using the structure
JP3599174B2 (en) Thin film transistor panel and method of manufacturing the same
JPH09232585A (en) Electronic device with anodic oxide film, and etching of anodic oxide film
JPH07134312A (en) Liquid crystal display device and its production
JPH07325321A (en) Production of liquid crystal display device
JP3480791B2 (en) Method for manufacturing thin film transistor