JPH07325321A - Production of liquid crystal display device - Google Patents

Production of liquid crystal display device

Info

Publication number
JPH07325321A
JPH07325321A JP11846194A JP11846194A JPH07325321A JP H07325321 A JPH07325321 A JP H07325321A JP 11846194 A JP11846194 A JP 11846194A JP 11846194 A JP11846194 A JP 11846194A JP H07325321 A JPH07325321 A JP H07325321A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
contact
forming
etching
film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11846194A
Other languages
Japanese (ja)
Inventor
Tomomasa Hirata
Norio Nakatani
紀夫 中谷
朋賢 平田
Original Assignee
Sanyo Electric Co Ltd
三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PURPOSE: To prevent the erosion of Al by the formation of a masking resist with an active matrix liquid crystal display device formed by using anodically oxidized Al gate TFTs.
CONSTITUTION: Contact protective films 12CTG, 12CTS consisting of Al are previously formed on contact terminals 11CTG, 11CTS of gate lines 12GL and auxiliary capacitance lines 12SL. Etching of Al is executed via contact holes CTG, CTS after anodic oxidation, by which the contact protective films 12CTG, 12CTS are removed together with the Al2O3 films an Ta of the contact terminals 11CTG, 11CTS is exposed. The good ohmic contact of contact metals 19CT of upper layers and connecting lines 19SC is obtd.
COPYRIGHT: (C)1995,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は液晶表示装置の製造方法に関し、特に、ゲート配線にAlを用い、その表面を陽極酸化した液晶表示装置の製造方法に関する。 The present invention relates relates to a method of manufacturing a liquid crystal display device, in particular, using the Al gate line, a method of manufacturing a liquid crystal display device the surface anodized.

【0002】 [0002]

【従来の技術】液晶表示装置は小型、薄型、低消費電力などの利点があり、OA機器、AV機器などの分野で実用化が進んでいる。 Description of the Prior Art Liquid crystal display device small, thin, there are advantages such as low power consumption, OA equipment, is progressing practiced in fields such as AV equipment. 特に、スイッチング素子として、薄膜トランジスタ(以下、TFTと略す)を用いたアクティブマトリクス型は実質的にデューティ比100%の駆動を可能とし、精細な動画表示が実現される。 In particular, as a switching element, a thin film transistor (hereinafter, abbreviated as TFT) active matrix type using a substantially it possible to drive a 100% duty ratio, definition moving display is realized.

【0003】アクティブマトリクス型液晶表示装置は、 [0003] The active matrix liquid crystal display device,
TFT及び表示電極がマトリクス状に配置された基板(TFT基板)と、共通電極を有する基板(対向基板) Substrate TFT and the display electrodes are arranged in a matrix substrate having a (TFT substrate), a common electrode (counter substrate)
が貼り合わされて、隙間に液晶が封入された構成である。 Is is bonded, a structure in which liquid crystal is sealed in the gap. TFTは表示電極へのデータ信号入力を選択するスイッチング素子であり、同一行は一本のゲートラインに接続され、同一列は一本のドレインラインに接続される。 TFT is a switching element for selecting a data signal input to the display electrodes, the same row are connected to one gate line, same column are connected to one drain line. ゲートライン群は線順次に走査されて行ごとに全てのTFTをONとし、これと同期したデータ信号が各表示電極に入力される。 Gate line groups every TFT is turned ON are line-sequentially scanned for each row, which synchronized with the data signal is input to each display electrode. 共通電極は走査信号に同期して電位が設定されて、対向する各表示電極との間の電圧により間隙の液晶を駆動し、光の透過率が画素ごとに調整されて所望の表示画面が得られる。 The common electrode is set to the potential in synchronization with the scan signals to drive the liquid crystal gap with the voltage between the respective display electrodes opposed, desired display screen light transmittance is adjusted for each pixel obtained It is. また、OFF期間中の液晶の駆動状態は両電極が対向されてなる液晶容量へ保持された電圧により維持されるが、液晶容量と並列に補助容量を付加することにより保持特性を向上することができる。 Moreover, it is a liquid crystal driving state during OFF period the electrodes is maintained by the voltage held to the liquid crystal capacitor formed by opposite, to improve the retention characteristics by adding an auxiliary capacitor in parallel with a liquid crystal capacitor it can. 補助容量は、専用の補助容量電極を表示電極に重畳配置して共通電極と同電位に設定するか、または、 Storage capacitor, to set the common electrode at the same potential by superimposing arranged a dedicated storage capacitor electrode to the display electrodes, or,
ゲートラインの一部を延在形成して表示電極に重畳させることにより得られる。 Obtained by superimposing the display electrode part of the gate line extending form to.

【0004】TFTとしてはゲート電極がチャンネル下部に設けられた逆スタガー型が一般的であるが、この構造ではゲート配線が最下層になるために、後に続く製造プロセスにおいて生じる欠陥が問題となる。 [0004] inverted staggered TFT in which a gate electrode is provided on the lower channel as a TFT is generally, since the gate wiring is the lowermost layer in this structure, defects occurring in the manufacturing process followed by a problem. 即ち、配線抵抗による信号遅延を低減するためには、ゲート配線材料には比抵抗の低いAlを用いるのが望ましいが、Al That is, in order to reduce signal delay due to wiring resistance, the gate wiring material it is preferable to use a low resistivity Al, Al
は表面に突起状の欠陥(ヒロック)が生じやすく、これが後の高熱工程で成長して絶縁膜を貫通し、ショートにつながる恐れがある。 The protruding surface defects (hillocks) is likely to occur, which is highly heat step in growing through the insulating film after, can lead to a short. また、Crを用いた場合、強度という点では適しているが、比抵抗が高いために信号遅延を招くことになる。 In the case of using the Cr, it is suitable in terms of strength, which leads to a signal delay due to the high specific resistance. これらの問題を解決するために、例えば特開平2−85826号公報で述べられているAl To solve these problems, for example, Al which is stated in JP-A-2-85826 JP
の陽極酸化がある。 There is of anodic oxidation. これは、ゲート配線材料にAlを用い、この表面に保護膜として陽極酸化法によるAl 23 It uses the Al gate wiring material, Al 2 O 3 by anodic oxidation as a protective film on the surface
絶縁膜を形成することにより、信号遅延とヒロックの発生を防止するものである。 By forming the insulating film, thereby preventing the occurrence of the signal delay and hillocks.

【0005】以下、陽極酸化ゲートAlを用いた従来例を説明する。 [0005] Hereinafter will be described a conventional example using the anodic oxidation gate Al. 図12はTFT基板の平面図であり、 Figure 12 is a plan view of a TFT substrate,
(a)は基板端部、(b)は画素部の拡大平面図である。 (A) the substrate end portion, (b) is an enlarged plan view of a pixel portion. 画素部では、ゲート電極(12G)部を有したゲートライン(12GL)と、ドレイン電極(19D)部を有したドレインライン(19DL)が交差して配置されている。 The pixel portion includes a gate line having a gate electrode (12G) unit (12GL), the drain line having a drain electrode (19D) unit (19DL) are arranged to intersect. 両ライン(12GL,19DL)に囲まれた領域には、表示電極(18PX)が形成され、両ライン(12GL,19DL)の交差部に形成されたTFTのソース電極(19S)に接続されている。 Both lines (12GL, 19DL) in the region surrounded by the display electrodes (18px) is formed, and is connected both lines (12GL, 19DL) to the source electrode of the TFT formed at the intersection of the (19S) . また、表示電極(18PX)の下部には補助容量電極(12SE)が絶縁配置されて補助容量を形成している。 Further, the lower portion of the display electrodes (18px) storage capacitor electrode (12SE) forms an auxiliary capacitor is insulated arranged. 一方、基板端部には、ゲートライン(12GL)が延在されてゲート入力端子(18GP)に接続されている。 On the other hand, in the substrate end portions, the gate line (12GL) is extended and is connected to the gate input terminal (18GP). また、補助容量電極(12SE)と一体の補助容量ライン(12S The auxiliary capacitor electrode (12SE) integral auxiliary capacitor line (12S
L)が延在されて、接続ライン(19SC)により共通に接続され、補助容量入力端子(18SP)へ接続されている。 L) is extended, is connected to a common by a connection line (19SC), is connected to the auxiliary capacitance input terminal (18SP). ゲートライン(12GL)及び補助容量ライン(12SL)は、陽極酸化用の電圧供給ライン(12A Gate lines (12GL) and the auxiliary capacitance line (12SL) includes a voltage supply line for the anodic oxidation (12A
L)により共通に接続され、陽極酸化用の電圧供給端子(12AP)と一体となっている。 They are connected in common by L), which together with the voltage supply terminal for anodic oxidation (12AP).

【0006】ゲート電極(12G)、ゲートライン(1 [0006] The gate electrode (12G), a gate line (1
2GL)、補助容量電極(12SE)、補助容量ライン(12SL)、電圧供給ライン(12AL)及び電圧供給端子(12AP)は同一層でAlにより形成されており、X線より左側の画素領域において、ゲート及び補助容量配線(12G,12GL,12SE,12SL)が陽極酸化されている。 2GL), an auxiliary capacitor electrode (12SE), storage capacitor lines (12SL), the voltage supply line (12aL) and the voltage supply terminal (12AP) is formed of Al in the same layer, the left side of the pixel region by X-ray, the gate and the auxiliary capacitor wiring (12G, 12GL, 12SE, 12SL) are anodized. ゲートライン(12GL)と補助容量配線(12SE,12SL)の下部には断線防止のためにTaからなる同一の配線(11GL,11SE, Gate lines (12GL) and the auxiliary capacitance lines (12SE, 12SL) identical wiring of Ta in order to prevent breakage at the bottom of (11GL, 11SE,
11SL)が接続して形成され、ゲート電極(12G) 11SL) is formed by connecting the gate electrode (12G)
はTFTの段差低減のためAlの単層膜となっている。 Has a single layer film of Al for the step reduction of the TFT.
また、ドレインライン(19DL)と接続ライン(19 In addition, the drain line (19DL) and the connecting line (19
SC)は、絶縁膜を挟んだ上層でAlなどにより形成されており、表示電極(18PX)、ゲート入力端子(1 SC) is formed by a Al in the upper layer sandwiching the insulating film, the display electrodes (18px), a gate input terminal (1
8GP)及び補助容量入力端子(18SP)もこの層でITOにより形成されている。 8GP) and the auxiliary capacitance input terminal (18SP) is also formed of ITO in this layer. 接続ライン(19SC) Connection line (19SC)
と補助容量ライン(12SL)は絶縁膜に開口されたコンタクトホール(CTS)を介して接続され、ゲート入力端子(18GP)とゲートライン(12GL)は、絶縁膜に開口されたコンタクトホール(CTG)を介して、Alからなるコンタクトメタル(19CT)により接続されている。 And the auxiliary capacitance line (12SL) are connected through a contact hole (CTS) that is opened in the insulating film, a gate input terminal (18GP) and gate lines (12GL) is apertured contact hole in the insulating film (CTG) through, they are connected by a contact metal (19CT) consisting of Al. この補助容量ライン(12SL)及びゲートライン(12GL)の接続部分は下膜のTaが露出されたコンタクト端子(11CTS,11CTG)となっており、それぞれ、接続ライン(19SC)及びコンタクトメタル(19CT)に接続されている。 The storage capacitor lines (12SL) and the connection portion contact terminal Ta of the lower layer is exposed gate line (12GL) (11CTS, 11CTG) has a respective connecting line (19SC) and contact metal (19CT) It is connected to the. これは、大気に触れた場合など、AlよりもTaの方が信頼性が高くコンタクト形成に適しているためである。 This, like the case of contact with the atmosphere, because the direction of Ta is suitable for high contact formation reliable than Al.

【0007】TFT基板は次のように製造される。 [0007] The TFT substrate is manufactured in the following manner. まず、Taの成膜及びエッチングによりゲート・補助容量配線(11GL,11SL,11SE,11CTS,1 First, gate storage capacitor wires by deposition and etching of the Ta (11GL, 11SL, 11SE, 11CTS, 1
1CTG)を形成した後、Alの成膜及びエッチングによりゲート・補助容量及び電圧供給配線(12G,12 After forming the 1CTG), by deposition and etching of Al gate auxiliary capacitance and the voltage supply lines (12G, 12
GL,12SL,12SE,12AL,12AP)を形成する。 GL, to form 12SL, 12SE, 12AL, the 12AP). 続いて、図のX線よりも右の領域をレジストでマスキングした後、この基板を陽極酸化液中に浸し、電圧供給端子(12AP)より所定の直流電圧を印加することにより、ゲート・補助容量配線(12G,12G Subsequently, after masking the right area in the resist than X line in FIG immersed the substrate during the anodization solution, by applying a predetermined DC voltage from the voltage supply terminal (12AP), gate auxiliary capacitance wiring (12G, 12G
L,12SL,12SE)の表面に陽極酸化膜、即ち、 L, 12SL, 12SE) anodic oxide film on the surface of, i.e.,
Al 23絶縁膜を形成する。 Forming an Al 2 O 3 insulating film. レジスト剥離後、Al 23 After resist stripping, Al 2 O 3
の膜質を向上するために200〜400℃の熱処理を行う。 To improve the quality heat treatment is performed 200 to 400 ° C.. X線から右の領域は後にコンタクトが形成されるため、マスキングレジストにより陽極酸化液の接触を防ぎ、少なくともコンタクト端子(11CTG,11CT Since the region of the right from X-rays that contact later is formed to prevent contact of the anodic oxidation solution by masking the resist, at least the contact terminals (11CTG, 11CT
S)を露出しておく。 Keep expose the S). 尚、Taは陽極酸化が可能であり、Crのように陽極酸化液に接触しても溶解することがないので、陽極酸化ゲートAlとの2層配線に適している。 Incidentally, Ta is capable of anodic oxidation, since there is no possible to dissolve in contact with the anodic oxidation solution as Cr, it is suitable for two-layer wiring of the anodized gate Al. 続いて、SiN Xなどの絶縁膜、a−Siの島層、及び、ITOからなる表示電極(18PX)、ゲート入力端子(18GP)及び補助容量入力端子(18S Subsequently, an insulating film such as SiN X, island layer of a-Si, and the display electrodes (18px) consisting of ITO, the gate input terminal (18GP) and the auxiliary capacitance input terminal (18S
P)を形成した後、絶縁膜をエッチングして所定のコンタクトホール(CTS,CTG)を形成する。 After forming the P), an insulating film is etched to form a predetermined contact hole (CTS, CTG). そして、 And,
Alを積層してエッチングすることにより、ソース・ドレイン電極(19S,19D)、ドレインライン(19 By etching by laminating Al, source and drain electrodes (19S, 19D), the drain line (19
DL)、接続ライン(19SC)及びコンタクトメタル(19CT)を形成するとともに、コンタクトホール(CTS,CTG)を介してそれぞれ、補助容量ライン(12SL)と接続ライン(19SC)、及び、ゲートライン(12GL)とゲート入力端子(18GP)が接続される。 DL), connecting lines (19SC) and to form a contact metal (19CT), respectively, via contact holes (CTS, CTG), storage capacitor lines (12SL) and connection line (19SC), and the gate lines (12GL ) and the gate input terminal (18GP) is connected. 最後に、図のY線に沿って基板ごと切断することにより電圧供給配線(12AL,12AP)を取り除く。 Finally, remove the voltage supply wire (12aL, 12AP) by cutting each substrate along the Y line of FIG.

【0008】 [0008]

【発明が解決しようとする課題】このように従来は、A BRIEF Problem to be Solved] Thus conventionally, A
lに対するAl 23の選択的エッチングが困難であるため、コンタクト形成部分など、陽極酸化膜が不要な領域にはあらかじめマスキングレジストを形成して陽極酸化を防いでいる。 For selective etching of the Al 2 O 3 with respect to l is difficult, such as a contact forming portion, the anode oxide film is unwanted areas thereby preventing anodic oxidation to form a pre-masking resist. マスキングレジストには、安全性や精度を考慮して、例えば、ノボラック系のポジ型ホトレジストをパターニングしたものが用いられている。 The masking resist, taking into account the safety and accuracy, for example, those patterned positive photoresist of novolak is used. ところが、現像液として使用されるテトラメチルアンモニウムハイドロオキサイドを含む有機アルカリ水溶液はAlと反応するため、マスキングレジストが形成されない領域において、露出されたAlが浸食される。 However, organic alkali aqueous solution containing tetramethyl ammonium hydroxide is used as the developing solution for reacting with Al, in the region where the masking resist is not formed, the exposed Al is eroded.

【0009】特に、Al成膜前の基板の洗浄段階や成膜中の異物などに起因して膜中に結晶欠陥や不純物があった場合、現像液により浸食が進む。 In particular, when there is the crystal defects and impurities in the film due like foreign matter in the washing step and the deposition of the substrate before Al deposition, erosion proceeds with a developer. このため、膜厚が極度に薄い領域や線幅が狭い領域が生じたりして、配線抵抗の増大につながっていた。 Therefore, the film thickness is extremely thin region and a line width to or cause a narrow region, which leads to an increase in wiring resistance. 更に、陽極酸化によって透明化が進み透明なピンホールになると、非表示領域中のAlの単層部分では遮光不良となりコントラストの低下などにつながっていた。 Furthermore, when a clear pinhole progressed clarified by anodic oxidation, the single-layer portion of the Al in the non-display region was connected to such as a decrease in contrast becomes light-shielding failure. 特に、ゲート電極(12G)はa−Siへの光入射を防ぐ役目を果たしているため、光抜けがあるとOFF電流が増大するという問題を招く。 In particular, the gate electrode (12G) is because it plays a role to prevent light incident to a-Si, leading to a problem that the OFF current increases if there is light leakage.

【0010】 [0010]

【課題を解決するための手段】本発明はこのような課題を解決するために為された液晶表示装置の製造方法であって、第1に、基板上に、Alに対してエッチング選択性があり、かつ、陽極酸化可能な第1の導電物を成膜してエッチングすることにより、第1配線のコンタクト端子を形成する工程と、前記第1の導電物を被覆してAl The present invention SUMMARY OF THE INVENTION The method for manufacturing a liquid crystal display device has been made in order to solve such a problem, the first, on a substrate, etching selectivity with respect to Al is There, and, by the anodic oxidizable first conductive material by forming etched, coated and forming a contact terminal of the first wiring, the first conductive material Al
を成膜し、これをエッチングすることにより、前記コンタクト端子に接続する第1配線及び陽極酸化用の電圧供給配線を形成するとともに、前記コンタクト端子上に島状のコンタクト保護膜を形成する工程と、前記第1配線の全領域を陽極酸化することにより、表面にAlの陽極酸化膜または前記第1の導電物の陽極酸化膜を形成する工程と、全面に絶縁層と非単結晶半導体膜を順次成膜し、該非単結晶半導体膜をエッチングして島状に形成する工程と、全面に透明導電膜を成膜してエッチングすることにより、マトリクス状に配置された表示電極と基板端部に配列された外部接続端子を形成する工程と、前記絶縁層をエッチングすることにより、前記コンタクト端子上にコンタクトホールを開口して、前記コンタクト保護膜を露出させる工 It was formed, by etching this, to form the first wiring and the voltage supply wiring for anodic oxidation to be connected to the contact terminals, forming an island-shaped contact protective film on the contact terminal , by anodizing the entire region of the first interconnection, forming an anodic oxide film of anodic oxide film or the first conductive material of Al on the surface, the entire surface insulating layer and the non-single crystal semiconductor film sequentially deposited, forming a non-single crystal semiconductor film is etched like islands by etching a transparent conductive film on the entire surface, the display electrodes and the substrate end portions arranged in a matrix forming external connection terminals arranged, by etching the insulating layer, and a contact hole on the contact terminal, Engineering exposing the contact protective film と、前記コンタクトホールを有する前記絶縁層をマスクにAlのエッチングを行うことにより、前記コンタクト保護膜上のAlの陽極酸化膜及び前記コンタクト保護膜を除去する工程と、全面に第2の導電物を成膜してエッチングすることにより、第2配線を形成するとともに、前記コンタクトホールを介して前記コンタクト端子を前記外部接続端子に接続するコンタクトメタルを形成する工程とを有する構成である。 When the etching is performed in the Al an insulating layer as a mask, and removing the anodic oxide film and the contact protective film Al on the contact protective layer, a second conductive material on the entire surface having the contact hole the by by forming etched, thereby forming a second wiring, a structure and a step of forming a contact metal for connecting the contact terminals through the contact hole to the external connection terminal.

【0011】第2に、前記第1の構成において、前記コンタクト保護膜は、前記コンタクトホールの開口領域の内側に形成されるとともに、前記コンタクトホールの開口領域は前記第1配線のAl部分に及ばない構成である。 [0011] Second, in the first structure, the contact protective film is formed in the inner side of the opening region of the contact hole, an opening area of ​​the contact hole is inferior to Al portion of the first wiring is no configuration. 第3に、前記第1の構成において、前記第1の導電物はTaである構成である Third, in the first configuration, the first conductive material is a structure which is Ta

【0012】 [0012]

【作用】前記第1の構成で、コンタクト端子上にAlからなる島状のコンタクト保護膜を設けたことにより、A SUMMARY OF] In the first configuration, by providing the island-shaped contact protective film made of Al on the contact terminals, A
lのエッチングによりAl 23膜ごとコンタクト保護膜が除去されてコンタクト端子を露出することができる。 the Al 2 O 3 film by the contact protective film by etching l is removed thereby exposing a contact terminal.
これにより一端、ゲート配線の全面的な陽極酸化を行った後でコンタクトを形成することができるので、マスキングレジストの形成が不要となる。 Thus one end, it is possible to form a contact after performing overall anodic oxidation of the gate wiring, the formation of the masking resist is not required. このため、Alがアリカリ性の現像液によって浸食されることがなくなり、 This eliminates that the Al is eroded by an alkali developing solution,
膜厚や線幅の縮小による配線抵抗の増大や、光抜けによるコントラストの低下が防止される。 Increase and reduction due to the wiring resistance of the film thickness and line width, reduction in contrast due light leakage can be prevented.

【0013】前記第2の構成で、コンタクトホールをマスクとしたAlのエッチングにおいて、Alがコンタクトホールのエッジ部にかからないので、コンタクト保護膜とその表面の陽極酸化膜のみが除去され、サイドエッチが防がれる。 [0013] In the second configuration, in the etching of Al in which the contact hole and a mask, because Al is not applied to the edge portion of the contact hole, only the anodized film of the contact protective film and its surface is removed, the side etch It is prevented. 前記第3の構成で、Taは陽極酸化可能であるため、Alとの2層げーと配線構造において、A Wherein in the third configuration, since Ta is possible anodic oxidation in a two-layer gate wiring structure of Al, A
lに欠陥があって陽極酸化液に浸漬しても浸食されず、 It not eroded even if there is a defect immersed in the anodizing liquid in l,
陽極酸化膜が形成され、断線が防止される。 Anodic oxide film is formed, disconnection is prevented.

【0014】 [0014]

【実施例】続いて、本発明の実施例を図1から図11を参照しながら説明する。 EXAMPLES Next, the examples of the present invention will be described with reference to FIGS. 1 to 11. なお、符号は従来例と同じものについては同じ符号を用いた。 Incidentally, reference numerals with the same reference numerals same as those in the conventional example. TFT基板の平面構造は図12に示した従来例と同じであり、本発明は液晶表示装置の製造方法において、ゲートライン(12GL)とコンタクトメタル(19CT)の接続部分、及び、補助容量ライン(12SL)と接続ライン(19SC)の接続部分に特徴がある。 Planar structure of the TFT substrate is the same as the conventional example shown in FIG. 12, the present invention is in the method of manufacturing a liquid crystal display device, the connection portion of the gate line (12GL) and contact metal (19CT), and an auxiliary capacitor line ( it is characterized in the connection portion 12SL) and connection line (19SC).

【0015】図1において、(a)はゲートライン(1 [0015] In FIG. 1, (a) the gate lines (1
2GL)とコンタクトメタル(19CT)との接続部分の拡大図であり、(b)は補助容量ライン(12SL) 2GL) and an enlarged view of a connecting portion between the contact metal (19CT), (b) the storage capacitor lines (12SL)
と接続ライン(19SC)との接続部分の拡大図である。 It is an enlarged view of a connecting portion between the connecting line (19SC). TaとAlの2層膜構造からなるゲートライン(1 Gate lines (1 consisting of two-layer structure of Ta and Al
1GL,12GL)及び補助容量ライン(11SL,1 1GL, 12GL) and the auxiliary capacitance line (11SL, 1
2SL)は、それぞれのコンタクト端子(11CTG, 2SL) is, each of the contact terminals (11CTG,
11CTS)部分でTaの1層膜となっている。 11CTS) and has a 1-layer film of Ta in part. 即ち、 In other words,
上膜のAlがなく下膜のTaが露出されている。 Ta lower layer is exposed without Al above film. 更にコンタクト端子(11CTG,11CTS)の領域中には、Alが島状に形成されてなるコンタクト保護膜(1 Further contact terminals (11CTG, 11CTS) in the region of the contact protective film (1 Al is formed in an island shape
2CTG,12CTS)の領域がある。 2CTG, there is a region of 12CTS). コンタクト端子(11CTG,11CTS)の、コンタクト保護膜(1 Contact terminals (11CTG, 11CTS), contact the protective film (1
2CTG,12CTS)が被覆された領域は陽極酸化膜が付着せず、後にAlのエッチングでコンタクト保護膜(12CTG,12CTS)を除去することによりTa 2CTG, region 12CTS) is coated is not adhered anodic oxide film, the contact protection in etching Al after film (12CTG, by removing 12CTS) Ta
が露出される。 There is exposed. このため、ゲートライン(12GL)とコンタクトメタル(19CT)、及び、補助容量ライン(12SL)と接続ライン(19SC)の良好なオーミックコンタクトが得られる。 Therefore, the gate lines (12GL) and contact metal (19CT), and, good ohmic contact of the auxiliary capacitance line (12SL) and connection line (19SC) is obtained.

【0016】以下、図1及び図12を参考にしながら、 [0016] In the following, with reference to FIGS. 1 and 12,
図2から図11を用いて製造方法を説明する。 The manufacturing method will be described with reference to FIG. 11 from FIG. 図2から図11は製造工程を示す断面図である。 Figures 2 11 is a sectional view showing the manufacturing process. 各図の左側が画素部の断面構造であり、右側がコンタクト端子(11C The left side of each figure is a cross-sectional structure of a pixel portion, right contact pin (11C
TG)部分の断面構造である。 It is a cross-sectional structure of a TG) moiety. まず、ガラスなどの透明基板(10)上にTaをスパッタリングにより約100 First, about 100 by sputtering Ta on a transparent substrate (10) such as a glass
0Åの厚さに積層し、これをフォトエッチでパターニングすることにより、ゲートライン(11GL)、補助容量電極(11SE)、及び、ゲートライン(11GL) By laminating to a thickness of 0 Å, and patterning it in photoetching, gate lines (11GL), an auxiliary capacitor electrode (11SE), and the gate lines (11GL)
のコンタクト端子(11CTG)が形成される。 The contact terminals (11CTG) is formed. (以上、図2参照) この時、同時に補助容量ライン(11SL)とそのコンタクト端子(11CTS)が形成される。 (Above, see FIG. 2) when the auxiliary capacitance lines (11SL) and its contact pin (11CTS) are formed simultaneously.

【0017】続いて、Alをスパッタリングで約150 [0017] Subsequently, about 150 by sputtering Al
0Åの厚さに積層し、これをフォトエッチでパターニングすることにより、TFTのゲート電極(12G)、T Laminated to a thickness of 0 Å, then it is patterned by photoetching, the gate electrode of the TFT (12G), T
aと2層膜構造を構成する補助容量電極(12SE)、 Auxiliary capacitance electrodes constituting a and 2-layer film structure (12SE),
ゲート電極(12G)と一体でTaと2層膜構造を構成するゲートライン(12GL)、及び、コンタクト端子(11CTG)のコンタクト保護膜(12CTG)が形成される。 The gate electrode (12G) and gate line constituting the Ta and double-layered structure integrally (12GL), and the contact protective film of the contact terminals (11CTG) (12CTG) is formed. (以上、図3参照) この時、同時にTaと2層膜構造を構成する補助容量ライン(12SL)と、コンタクト端子(11CTS)のコンタクト保護膜(12CTS)、更には、陽極酸化用の電圧供給配線(12AL,12AP)が形成される。 (Above, see FIG. 3) At this time, an auxiliary capacitor line (12SL) constituting the Ta and two-layer structure at the same time, the contact protective film of the contact terminals (11CTS) (12CTS), further, the voltage supply for the anodization wiring (12AL, 12AP) is formed.

【0018】続いて以下のように、Al配線(12G, [0018] Subsequently, as follows, Al wiring (12G,
12GL,12SE,12SL)の陽極酸化を行う。 12GL, 12SE, anodization 12SL) performed. 即ち、図3までの工程を経た基板を、3%の酒石酸をエチレングリコールまたはプロピレングリコールで希釈した陽極酸化液中に浸し、電圧供給端子(12AP)より全Al配線(12G,12GL,12SE,12SL)に直流電圧を印加する。 That is, the substrate through the steps up to FIG 3, immersed in the anodizing solution as diluted tartaric acid of 3% with ethylene glycol or propylene glycol, the total Al wiring from the voltage supply terminal (12AP) (12G, 12GL, 12SE, 12SL a DC voltage is applied to). これにより、Al及びTaの表面が陽極酸化されてAl Thus, the surface of the Al and Ta is anodized Al 23 (13A)及びTa 25 (1 2 O 3 (13A) and Ta 2 O 5 (1
3T)が成膜される。 3T) is deposited. (以上、図4参照) 続いて、全面にゲート絶縁膜(14)として、例えば、 (Above, see FIG. 4) Then, as the gate insulating film (14) on the entire surface, for example,
SiN XをプラズマCVDにより2000〜4000Å 2000~4000Å the SiN X by plasma CVD
程度の厚さに積層し、引き続き、プラズマCVDでa− And stacked in the thickness of the degree, we will continue, in the plasma CVD a-
Si(15)を1000Å程度、エッチングストッパー(16)となるSiN Xを2500Å程度の厚さに順次積層する。 Si (15) to 1000Å approximately, sequentially stacked SiN X serving as an etching stopper (16) to a thickness of about 2500 Å. (以上、図5参照) 最上層のSiN Xはゲート電極(12S)に対応する部分を残してエッチング除去することによりエッチングストッパー(16)となる。 (Above, see FIG. 5) SiN X of the top layer functions as an etching stopper (16) is removed by etching while leaving the portion corresponding to the gate electrode (12S). 更に、コンタクト向上のために燐がドープされたa−Si(以下、N + a−Siと略す)(17)をプラズマCVDにより500Å程度の厚さに積層する。 Further, a-Si doped with phosphorus for contact improvement (hereinafter, referred to as N + a-Si) (17 ) to be stacked in the order of 500Å thickness by plasma CVD. (以上、図6参照) このN + a−Si(17)及びa−Si(16)を同一のマスクでエッチングして島状に形成することによりT (Above, see FIG. 6) T By forming this N + a-Si (17) and a-Si (16) is etched with the same mask islands
FTのチャンネル・コンタクト層が形成される。 Channel contact layer of the FT is formed. (以上、図7参照) 次に、透明電極材料としてITOをスパッタリングなどにより500〜1000Å程度の厚さに積層し、これをエッチングすることにより、表示電極(18PX)とゲート入力端子(18GP)が形成される。 (Above, see FIG. 7) Next, a sputtering ITO by laminating to a thickness of about 500~1000Å as a transparent electrode material, by etching this, display electrodes (18px) and a gate input terminal (18GP) is It is formed. (以上、図8 (Or more, as shown in FIG. 8
参照) この時、同時に補助容量入力端子(18SP)が形成される。 See) At this time, the auxiliary capacitance input terminal (18SP) are formed simultaneously.

【0019】次に、ゲート絶縁膜(14)の所定の部分をエッチング除去することによりコンタクトホール(C Next, a contact hole by a predetermined portion of the gate insulating film (14) is removed by etching (C
TG)が開口され、ゲートラインのコンタクト保護膜(12CTG)が露出される。 TG) is opened, the contact protective film of the gate line (12CTG) is exposed. (以上、図9参照) この時、同時に補助容量ラインのコンタクト保護膜(1 (Above, see FIG. 9) At this time, simultaneously the storage capacitor lines of the contact protective film (1
2CTS)上にもコンタクトホール(CTS)が開口される。 2CTS) contact holes (CTS) is opened also on.

【0020】続いて、この基板をリン酸などのエッチャントに浸漬することにより、コンタクトホール(CT [0020] Then, by immersing the substrate in an etchant such as phosphoric acid, a contact hole (CT
G,CTS)をマスクとしたAlのウエットエッチングを行う。 G, the wet etching of Al was a CTS) mask performed. これにより、コンタクト端子(11CTG,1 Thus, the contact pins (11CTG, 1
1CTS)上に島状に形成されたコンタクト保護膜(1 1CTS) Contact protective film formed in an island shape on (1
2CTG,12CTS)が、その表面に付着したAl 2 2CTG, Al 2 12CTS) is adhered to the surface
3 (13A)ごと除去されて、コンタクト端子(11 O 3 (13A) each is removed, the contact terminal (11
CTG,11CTS)のこの部分のTaが露出される。 CTG, 11CTS) Ta of this portion is exposed.
即ち、TaはAlとエッチング選択性を有するので、T That is, since Ta has Al and etch selectivity, T
a(11CTG,11CTS)とTa 25 (13T)が残されて、Al(12CTG,12CTS)とAl 23 a (11CTG, 11CTS) and Ta 2 O 5 (13T) is left, Al (12CTG, 12CTS) and Al 2 O 3
(13A)のみが除去される。 Only (13A) is removed. なお、コンタクト保護膜(12CTG,12CTS)とゲート・補助容量ライン(12GL,12SL)をそれぞれ一体に形成した場合、このようなゲート絶縁膜(14)をマスクとしたA The contact protective film (12CTG, 12CTS) and gate storage capacitor lines (12GL, 12SL) when forming the integrally respectively, and such a gate insulating film (14) and a mask A
lのエッチングではサイドエッチが生じ、ゲート絶縁膜(14)と下膜のゲート・補助容量ライン(11GL, Side etching occurs in the etching of l, under film and the gate insulating film (14) gate storage capacitor lines (11GL,
11SL)の間に空間ができ、信頼性の低下につながる。 11SL) a space is formed between, leads to a decrease in reliability. そのため、コンタクト保護膜(12CTG,12C Therefore, the contact protective film (12CTG, 12C
TS)はコンタクトホール(CTG,CTS)の開口領域の内側に形成されるとともに、ゲート・補助容量ライン(12GL,12SL)はコンタクトホール(CT TS) is a contact hole (CTG, while being formed inside the opening area of ​​the CTS), gate storage capacitor lines (12GL, 12SL) contact holes (CT
G,CTS)の開口領域にまで及ばないようにしている。 G, and so as not extend to the opening area of ​​the CTS). これにより、Alのエッチングはコンタクト保護膜(12CTG,12CTS)の除去のみに限ることができる。 Thus, etching of Al can be limited only to the removal of the contact protective film (12CTG, 12CTS). (以上、図10参照) 次いで、ソース・ドレイン配線材料として、例えばスパッタリングにより下膜が1000ÅのMo、上膜が70 (Above, see FIG. 10) Then, as the source-drain wiring material, for example, sputtering under film 1000Å of the Mo, the upper film 70
00ÅのAlからなる2層膜を形成し、これをエッチングする。 Forming a two-layered film made of Al of Å, which is etched. これによりソース・ドレイン電極(19S,1 Thereby the source and drain electrodes (19S, 1
9D)が形成されるとともに、コンタクト端子(11C Together 9D) is formed, the contact terminal (11C
TG)とゲート入力端子(18GP)を接続するコンタクトメタル(19CT)が形成される。 TG) and contact metal to connect the gate input terminal (18GP) (19CT) is formed. (以上、,図1 (More ,, Figure 1
1参照) この時、同時にドレイン電極(19D)と一体のドレインライン(19DL)が形成されるとともに、接続ライン(19SC)が形成されて補助容量ラインのコンタクト端子(11CTS)に接続され、更に補助容量入力端子(19SP)へ接続される。 1 reference) when this is simultaneously connected with the drain electrode (19D) and integral with the drain line (19DL) is formed, the connection line (19SC) is formed in the contact terminal of the storage capacitor lines (11CTS), further auxiliary It is connected to the capacitive input terminal (19SP).

【0021】コンタクト端子(11CTG,11CT [0021] The contact terminal (11CTG, 11CT
S)は、コンタクト保護膜(12CTG,12CTS) S) is, contact the protective film (12CTG, 12CTS)
で被覆されて陽極酸化膜の付着が防がれていたので、コンタクト保護膜(12CTG,12CTS)を除去した部分ではTaが露出されている。 Since in the coated adhesion of the anodic oxide film has been prevented, the contact protective film (12CTG, 12CTS) at a portion which is removed is exposed Ta. そのため、コンタクトメタル(19CT)及び接続ライン(19SC)との良好なオーミクコンタクトが得られる。 Therefore, good au Miku contact with contact metal (19CT) and the connection line (19SC) is obtained.

【0022】 [0022]

【発明の効果】以上の説明から明らかな如く、あらかじめ、下層のゲート及び補助容量配線のコンタクト端子部分に島状のコンタクト保護膜を設けておくことにより、 As it is clear from the above description, in advance, by providing an island-like contact protective film contact terminal portion of the underlying gate and storage capacitor line,
陽極酸化時にコンタクト端子が酸化されるのが防がれ、 Is prevented to contact pin when anodic oxidation is oxidized,
後にコンタクト保護膜をその表面に付着した陽極酸化膜と除去することによりコンタクト端子が露出される。 After contact terminals are exposed by removing the anodic oxide film deposited on the surface of a contact protective film. このため、絶縁膜を挟んだ上層の端子や配線とのコンタクト形成において、良好なオーミク特性が得られる。 Therefore, in the contact forming the upper layer of the terminal and wiring sandwiching the insulating film, excellent Omiku characteristics.

【0023】また、コンタクト保護膜はゲート・補助容量のAl配線の形成時に同時に形成されるので、コンタクト保護膜を除去する工程が増えるだけで、大幅なコスト増は無く、かつ、マスキングレジストの形成及び剥離工程が削除されるのでコストが低下する。 Further, since the contact protective film is formed simultaneously with the formation of the Al wiring of the gate auxiliary capacitance, only the step of removing the contact protective film increases, increase significant cost is no, and the formation of a masking resist and because the stripping step is deleted cost is reduced.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の実施例に係る液晶表示装置の部分平面図である。 1 is a partial plan view of a liquid crystal display device according to an embodiment of the present invention.

【図2】本発明の実施例に係る液晶表示装置の製造方法を説明する断面図である。 Is a sectional view for explaining a manufacturing method of a liquid crystal display device according to an embodiment of the present invention; FIG.

【図3】本発明の実施例に係る液晶表示装置の製造方法を説明する断面図である。 3 is a sectional view for explaining a manufacturing method of a liquid crystal display device according to an embodiment of the present invention.

【図4】本発明の実施例に係る液晶表示装置の製造方法を説明する断面図である。 Is a sectional view for explaining a manufacturing method of a liquid crystal display device according to an embodiment of the present invention; FIG.

【図5】本発明の実施例に係る液晶表示装置の製造方法を説明する断面図である。 5 is a sectional view for explaining a method for manufacturing a liquid crystal display device according to an embodiment of the present invention.

【図6】本発明の実施例に係る液晶表示装置の製造方法を説明する断面図である。 6 is a sectional view for explaining a method for manufacturing a liquid crystal display device according to an embodiment of the present invention.

【図7】本発明の実施例に係る液晶表示装置の製造方法を説明する断面図である。 7 is a sectional view for explaining a method for manufacturing a liquid crystal display device according to an embodiment of the present invention.

【図8】本発明の実施例に係る液晶表示装置の製造方法を説明する断面図である。 8 is a sectional view for explaining a method for manufacturing a liquid crystal display device according to an embodiment of the present invention.

【図9】本発明の実施例に係る液晶表示装置の製造方法を説明する断面図である。 9 is a cross-sectional view for explaining a manufacturing method of a liquid crystal display device according to an embodiment of the present invention.

【図10】本発明の実施例に係る液晶表示装置の製造方法を説明する断面図である。 Is a sectional view for explaining a manufacturing method of a liquid crystal display device according to an embodiment of the present invention; FIG.

【図11】本発明の実施例に係る液晶表示装置の製造方法を説明する断面図である。 11 is a sectional view for explaining a method for manufacturing a liquid crystal display device according to an embodiment of the present invention.

【図12】液晶表示装置の平面図である。 12 is a plan view of a liquid crystal display device.

【符号の説明】 DESCRIPTION OF SYMBOLS

10 透明基板 11 Ta 12 Al 13 Al 23 14 ゲート絶縁膜 15 a−Si 16 N + a−Si 17 エッチングストッパー 18 ITO 19 Al/Mo 10 transparent substrate 11 Ta 12 Al 13 Al 2 O 3 14 gate insulating film 15 a-Si 16 N + a -Si 17 etching stopper 18 ITO 19 Al / Mo

Claims (3)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 基板上に、Alに対してエッチング選択性があり、かつ、陽極酸化可能な第1の導電物を成膜してエッチングすることにより、第1配線のコンタクト端子を形成する工程と、 前記第1の導電物を被覆してAlを成膜し、これをエッチングすることにより、前記コンタクト端子に接続する第1配線及び陽極酸化用の電圧供給配線を形成するとともに、前記コンタクト端子上に島状のコンタクト保護膜を形成する工程と、 前記第1配線の全領域を陽極酸化することにより、表面にAlの陽極酸化膜または前記第1の導電物の陽極酸化膜を形成する工程と、 全面に絶縁層と非単結晶半導体膜を順次成膜し、該非単結晶半導体膜をエッチングして島状に形成する工程と、 全面に透明導電膜を成膜してエッチングすることにより、マト To 1. A substrate, there is etch selectivity with respect to Al, and, by the anodic oxidizable first conductive material by forming etched, forming a contact terminal of the first wiring When the first conductive material by coating was deposited Al, by etching this, to form the first wiring and the voltage supply wiring for anodic oxidation to be connected to the contact terminal, the contact terminal forming an island-shaped contact protective film above the entire region of the first wiring by anodization, the step of forming an anodic oxide film of anodic oxide film or the first conductive material of Al on the surface When the entire surface sequentially forming an insulating layer and a non-single crystal semiconductor film, a step of forming a non-single crystal semiconductor film to island-like etching, by etching a transparent conductive film on the entire surface, Mato クス状に配置された表示電極と基板端部に配列された外部接続端子を形成する工程と、 前記絶縁層をエッチングすることにより、前記コンタクト端子上にコンタクトホールを開口して、前記コンタクト保護膜を露出させる工程と、 前記コンタクトホールを有する前記絶縁層をマスクにA Forming external connection terminals arranged in the display electrode and the substrate end disposed hex form, by etching the insulating layer, and a contact hole on the contact terminal, the contact protective film exposing a, a a mask the insulating layer having the contact hole
    lのエッチングを行うことにより、前記コンタクト保護膜上のAlの陽極酸化膜及び前記コンタクト保護膜を除去する工程と、 全面に第2の導電物を成膜してエッチングすることにより、第2配線を形成するとともに、前記コンタクトホールを介して前記コンタクト端子を前記外部接続端子に接続するコンタクトメタルを形成する工程とを有する液晶表示装置の製造方法。 By etching the l, and removing the anodic oxide film and the contact protective film Al on the contact protective film, by etching by forming a second conductive material on the entire surface, the second wire to form a method for manufacturing a liquid crystal display device having a step of forming a contact metal for connecting the contact terminals through the contact hole to the external connection terminal.
  2. 【請求項2】 前記コンタクト保護膜は、前記コンタクトホールの開口領域の内側に形成されるとともに、前記コンタクトホールの開口領域は前記第1配線のAl部分に及ばないことを特徴とする請求項1記載の液晶表示装置の製造方法。 Wherein said contact protective film is formed in the inner side of the opening region of the contact hole, claim 1 in which the opening area of ​​the contact hole is characterized in that it does not extend to the Al part of the first wiring the method according.
  3. 【請求項3】 前記第1の導電物はTaであることを特徴とする請求項1記載の液晶表示装置の製造方法。 Wherein said first conductive material the method of manufacturing a liquid crystal display device according to claim 1, characterized in that the Ta.
JP11846194A 1994-05-31 1994-05-31 Production of liquid crystal display device Pending JPH07325321A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11846194A JPH07325321A (en) 1994-05-31 1994-05-31 Production of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11846194A JPH07325321A (en) 1994-05-31 1994-05-31 Production of liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH07325321A true true JPH07325321A (en) 1995-12-12

Family

ID=14737234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11846194A Pending JPH07325321A (en) 1994-05-31 1994-05-31 Production of liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH07325321A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259495B1 (en) 1998-01-20 2001-07-10 Nec Corporation Liquid crystal display panel and method of manufacturing the same, including a structure for, and a method of preparing, terminal or connecting electrodes for connecting liquid crystal display panel to an external drive circuit
JP2007187981A (en) * 2006-01-16 2007-07-26 Toshiba Matsushita Display Technology Co Ltd Display device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259495B1 (en) 1998-01-20 2001-07-10 Nec Corporation Liquid crystal display panel and method of manufacturing the same, including a structure for, and a method of preparing, terminal or connecting electrodes for connecting liquid crystal display panel to an external drive circuit
US6356336B2 (en) 1998-01-20 2002-03-12 Nec Corporation Liquid crystal display panel and method for manufacturing the same
US6362867B2 (en) 1998-01-20 2002-03-26 Nec Corporation Method of manufacturing a liquid crystal display panel including preparing terminal or connecting electrodes for connecting liquid crystal display panel to an external drive circuit
US6452648B2 (en) 1998-01-20 2002-09-17 Nec Corporation Liquid crystal display panel and method for manufacturing the same
US6515730B1 (en) 1998-01-20 2003-02-04 Nec Corporation Method of manufacturing a liquid crystal display panel including a terminal electrode part thereof
JP2007187981A (en) * 2006-01-16 2007-07-26 Toshiba Matsushita Display Technology Co Ltd Display device

Similar Documents

Publication Publication Date Title
US5828433A (en) Liquid crystal display device and a method of manufacturing the same
US6323931B1 (en) LCD with external circuit having anti-short-circuit pattern and particular structure
US6078366A (en) Array substrate comprising semiconductor contact layers having same outline as signal lines
US6310669B1 (en) TFT substrate having connecting line connect to bus lines through different contact holes
US6323051B1 (en) Method of manufacturing liquid crystal display
US20030197187A1 (en) Thin film transistor array substrate and manufacturing method thereof
US6771346B2 (en) Liquid crystal display and manufacturing method thereof
US5036370A (en) Thin film semiconductor array device
US6678017B1 (en) Display panel and method of fabricating the same
US20020051110A1 (en) Control signal unit for a liquid crystal display and a method for fabricating the same
US20030197181A1 (en) Thin film transistor array substrate and manufacturing method thereof
US5555112A (en) Liquid crystal display device having multilayer gate busline composed of metal oxide and semiconductor
US20020132385A1 (en) Method of manufacturing array substrate
US5194136A (en) Process for making a display panel
US6404473B1 (en) Display device having a wiring multi-layered structure with tapered first layer and a manufacturing process for the tapered structure
US20010040649A1 (en) Manufacturing method of a liquid crystal display
US5936698A (en) Manufacturing a display device using anodization
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
US5585290A (en) Method of manufacturing a thin film transistor substrate
US20020113934A1 (en) Array substrate and display unit using it and production method for array substrate
EP0301571A2 (en) Thin film transistor array
US6025892A (en) Active matrix substrate with removal of portion of insulating film overlapping source line and pixel electrode and method for producing the same
JP2000002892A (en) Liquid crystal display device, matrix array substrate, and manufacture thereof
JPH10319431A (en) Thin film transistor array substrate
US20030112382A1 (en) Liquid crystal display device