JPH06265604A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH06265604A JPH06265604A JP5078956A JP7895693A JPH06265604A JP H06265604 A JPH06265604 A JP H06265604A JP 5078956 A JP5078956 A JP 5078956A JP 7895693 A JP7895693 A JP 7895693A JP H06265604 A JPH06265604 A JP H06265604A
- Authority
- JP
- Japan
- Prior art keywords
- data
- internal
- input
- circuit
- random number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 集積回路の製品としての出荷前の故障検出率
を向上する。 【構成】 入力端子２からの入力データをデータ入力回
路ブロック４から内部データバス３を介して内部回路ブ
ロック６ａ・６ｂに入力するように構成されたＬＳＩ１
内に、疑似乱数発生回路９とセレクタ５とを設け、動作
モードコントロール端子１０を介して入力されるモード
選択信号によりセレクタ５を切り替える。加速試験時
に、試験モード選択信号を入力して疑似乱数発生回路９
と内部データバス３とを接続状態にし、ランダムデータ
を内部データバス３を介して内部回路ブロック６ａ・６
ｂに入力する。 【効果】 従来の加速試験では困難であったランダムデ
ータによる加速試験を行って、内部状態の遷移に特有の
故障モードも実現できるため、故障検出率を向上し得
る。
を向上する。 【構成】 入力端子２からの入力データをデータ入力回
路ブロック４から内部データバス３を介して内部回路ブ
ロック６ａ・６ｂに入力するように構成されたＬＳＩ１
内に、疑似乱数発生回路９とセレクタ５とを設け、動作
モードコントロール端子１０を介して入力されるモード
選択信号によりセレクタ５を切り替える。加速試験時
に、試験モード選択信号を入力して疑似乱数発生回路９
と内部データバス３とを接続状態にし、ランダムデータ
を内部データバス３を介して内部回路ブロック６ａ・６
ｂに入力する。 【効果】 従来の加速試験では困難であったランダムデ
ータによる加速試験を行って、内部状態の遷移に特有の
故障モードも実現できるため、故障検出率を向上し得
る。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路に関し、特
に、高温高湿の環境下での放置や電圧印加などのストレ
スを回路に与える加速試験を行って製品として出荷され
る集積回路に関する。
に、高温高湿の環境下での放置や電圧印加などのストレ
スを回路に与える加速試験を行って製品として出荷され
る集積回路に関する。
【０００２】
【従来の技術】従来、集積回路としてのＬＳＩの信頼性
試験に於いて、高温高湿の環境下での放置や電圧印加な
どのストレスを回路に与える加速試験を行うなどして、
製品出荷前に回路の故障を検出して、信頼性の高い製品
を出荷していた。加速試験には、ＬＳＩを実際に動作さ
せて試験を行い、動作時特有の故障モードを検出するダ
イナミック加速試験がある。
試験に於いて、高温高湿の環境下での放置や電圧印加な
どのストレスを回路に与える加速試験を行うなどして、
製品出荷前に回路の故障を検出して、信頼性の高い製品
を出荷していた。加速試験には、ＬＳＩを実際に動作さ
せて試験を行い、動作時特有の故障モードを検出するダ
イナミック加速試験がある。
【０００３】上記ダイナミック加速試験を行う対象とな
る従来のＬＳＩの内部回路の要部を図４に模式的ブロッ
ク図として示し、その試験方法について以下に示す。
る従来のＬＳＩの内部回路の要部を図４に模式的ブロッ
ク図として示し、その試験方法について以下に示す。
【０００４】図４に示されるように、ＬＳＩ２１には、
外部からのデータを入力するための入力端子２２と、内
部データバス２３と、上記データを内部データバス２３
に送るためのデータ入力回路ブロック２４と、上記外部
からのデータの演算処理を行い得るように内部データバ
ス２３に互いに並列に接続された例えば２つの内部回路
ブロック２５ａ・２５ｂと、各内部回路ブロック２５ａ
・２５ｂから出力されるデータを外部に出力可能な信号
に変換処理するためのデータ出力回路ブロック２６と、
データ出力回路ブロック２６からの処理データを外部に
出力するための出力端子２７とが設けられている。
外部からのデータを入力するための入力端子２２と、内
部データバス２３と、上記データを内部データバス２３
に送るためのデータ入力回路ブロック２４と、上記外部
からのデータの演算処理を行い得るように内部データバ
ス２３に互いに並列に接続された例えば２つの内部回路
ブロック２５ａ・２５ｂと、各内部回路ブロック２５ａ
・２５ｂから出力されるデータを外部に出力可能な信号
に変換処理するためのデータ出力回路ブロック２６と、
データ出力回路ブロック２６からの処理データを外部に
出力するための出力端子２７とが設けられている。
【０００５】このように構成されたＬＳＩ２１に対する
ダイナミック加速試験では、図示されない恒温加速試験
装置などにＬＳＩ２１を接続し、試験装置からテストデ
ータを入力端子２２に入力し、ＬＳＩ２１を通常と同様
に動作させて、出力信号の状態を監視することにより故
障を検出する。
ダイナミック加速試験では、図示されない恒温加速試験
装置などにＬＳＩ２１を接続し、試験装置からテストデ
ータを入力端子２２に入力し、ＬＳＩ２１を通常と同様
に動作させて、出力信号の状態を監視することにより故
障を検出する。
【０００６】しかしながら、温度を変えることのできる
上記従来の恒温加速試験装置などにはテストデータのパ
ターン数や入力信号数に装置仕様による制限があり、テ
ストデータのパターンや信号数をあらゆる状態を想定し
て変化させるように設定することが困難であった。従っ
て、通常動作の再現時に於ける故障の検出を行うことは
できるが、あらゆる場合に於ける故障の検出を行うこと
は困難であるという問題があった。
上記従来の恒温加速試験装置などにはテストデータのパ
ターン数や入力信号数に装置仕様による制限があり、テ
ストデータのパターンや信号数をあらゆる状態を想定し
て変化させるように設定することが困難であった。従っ
て、通常動作の再現時に於ける故障の検出を行うことは
できるが、あらゆる場合に於ける故障の検出を行うこと
は困難であるという問題があった。
【０００７】
【発明が解決しようとする課題】このような従来技術の
問題点に鑑み、本発明の主な目的は、製品としての出荷
前の故障検出率を向上し得る集積回路を提供することに
ある。
問題点に鑑み、本発明の主な目的は、製品としての出荷
前の故障検出率を向上し得る集積回路を提供することに
ある。
【０００８】
【課題を解決するための手段】このような目的は、本発
明によれば、外部から入力されるデータを内部バスに送
るためのデータ入力回路ブロックと、前記データを処理
するべく前記内部バスに接続された内部回路ブロックと
を有する集積回路であって、前記集積回路が、前記入力
データの代わりとなる乱数データを選択的に発生し得る
疑似乱数発生回路と、前記データ入力回路ブロックと前
記疑似乱数発生回路とのいずれか一方と前記内部バスと
を選択的に連結するためのセレクタとを有することを特
徴とする集積回路、あるいは、外部から入力されるデー
タを内部バスに送るためのデータ入力回路ブロックと、
前記データを処理するべく前記内部バスに接続された内
部回路ブロックとを有する集積回路であって、前記集積
回路が、前記入力データの代わりとなる乱数データを選
択的に発生し得る疑似乱数発生回路を有し、前記疑似乱
数発生回路から出力される前記乱数データが前記データ
入力回路ブロックに入力し得るようになっていることを
特徴とする集積回路、あるいは、外部から入力されるデ
ータを内部バスに送るためのデータ入力回路ブロック
と、前記データを処理するべく前記内部バスに接続され
た内部回路ブロックとを有する集積回路であって、前記
集積回路が、前記入力データの代わりとなる乱数データ
を選択的に発生し得る疑似乱数発生回路を有し、前記疑
似乱数発生回路から出力される前記乱数データが前記内
部データバスに入力し得るようになっていることを特徴
とする集積回路を提供することにより達成される。
明によれば、外部から入力されるデータを内部バスに送
るためのデータ入力回路ブロックと、前記データを処理
するべく前記内部バスに接続された内部回路ブロックと
を有する集積回路であって、前記集積回路が、前記入力
データの代わりとなる乱数データを選択的に発生し得る
疑似乱数発生回路と、前記データ入力回路ブロックと前
記疑似乱数発生回路とのいずれか一方と前記内部バスと
を選択的に連結するためのセレクタとを有することを特
徴とする集積回路、あるいは、外部から入力されるデー
タを内部バスに送るためのデータ入力回路ブロックと、
前記データを処理するべく前記内部バスに接続された内
部回路ブロックとを有する集積回路であって、前記集積
回路が、前記入力データの代わりとなる乱数データを選
択的に発生し得る疑似乱数発生回路を有し、前記疑似乱
数発生回路から出力される前記乱数データが前記データ
入力回路ブロックに入力し得るようになっていることを
特徴とする集積回路、あるいは、外部から入力されるデ
ータを内部バスに送るためのデータ入力回路ブロック
と、前記データを処理するべく前記内部バスに接続され
た内部回路ブロックとを有する集積回路であって、前記
集積回路が、前記入力データの代わりとなる乱数データ
を選択的に発生し得る疑似乱数発生回路を有し、前記疑
似乱数発生回路から出力される前記乱数データが前記内
部データバスに入力し得るようになっていることを特徴
とする集積回路を提供することにより達成される。
【０００９】
【作用】このようにすれば、集積回路自体に疑似乱数発
生回路が設けられているため、加速試験装値の仕様に左
右されずに、乱数データによる加速試験を行うことがで
き、通常動作モード以外のあらゆる場合に対応し得るテ
ストデータによる加速試験を行うことができる。
生回路が設けられているため、加速試験装値の仕様に左
右されずに、乱数データによる加速試験を行うことがで
き、通常動作モード以外のあらゆる場合に対応し得るテ
ストデータによる加速試験を行うことができる。
【００１０】
【実施例】以下、本発明の好適実施例を添付の図面につ
いて詳しく説明する。
いて詳しく説明する。
【００１１】図１は、本発明が適用された集積回路とし
てのＬＳＩ１の内部回路の要部をブロック的に示す説明
図である。図に示されるように、ＬＳＩ１には、外部か
らの例えば４ビットのデータを入力するための入力端子
２と、内部データバス３と、上記データを内部データバ
ス３に送るためのデータ入力回路ブロック４とが設けら
れている。そのデータ入力回路ブロック４はセレクタ５
を介して上記内部データバス３に接続されている。
てのＬＳＩ１の内部回路の要部をブロック的に示す説明
図である。図に示されるように、ＬＳＩ１には、外部か
らの例えば４ビットのデータを入力するための入力端子
２と、内部データバス３と、上記データを内部データバ
ス３に送るためのデータ入力回路ブロック４とが設けら
れている。そのデータ入力回路ブロック４はセレクタ５
を介して上記内部データバス３に接続されている。
【００１２】内部データバス３には、上記外部からのデ
ータの演算処理を行い得る例えば２つの内部回路ブロッ
ク６ａ・６ｂが互いに並列に接続されており、各内部回
路ブロック６ａ・６ｂには、それらから出力されるデー
タを外部に出力可能な信号に変換処理するためのデータ
出力回路ブロック７が接続されている。そして、データ
出力回路ブロック７からの処理データが出力端子８から
外部に出力されるようになっている。
ータの演算処理を行い得る例えば２つの内部回路ブロッ
ク６ａ・６ｂが互いに並列に接続されており、各内部回
路ブロック６ａ・６ｂには、それらから出力されるデー
タを外部に出力可能な信号に変換処理するためのデータ
出力回路ブロック７が接続されている。そして、データ
出力回路ブロック７からの処理データが出力端子８から
外部に出力されるようになっている。
【００１３】本集積回路１には疑似乱数発生回路９が設
けられており、発生するランダムなデータが、セレクタ
５を介して内部データバス３に入力されるようになって
いる。また、セレクタ５は、動作モードコントロール端
子１０を介して入力されるモード選択信号により切り替
わるように制御され、データ入力回路ブロック４と疑似
乱数発生回路９とを選択的に内部データバス３に接続す
る。
けられており、発生するランダムなデータが、セレクタ
５を介して内部データバス３に入力されるようになって
いる。また、セレクタ５は、動作モードコントロール端
子１０を介して入力されるモード選択信号により切り替
わるように制御され、データ入力回路ブロック４と疑似
乱数発生回路９とを選択的に内部データバス３に接続す
る。
【００１４】このようにして構成された集積回路１にあ
っては、その製品としての出荷前に不良品の排除を行う
べくダイナミック加速試験を行う際には、図示されない
試験装置に本集積回路１を接続し、試験モード選択信号
を動作モードコントロール端子１０に入力する。する
と、セレクタ５が、疑似乱数発生回路９と内部データバ
ス３とを接続し、データ入力回路ブロック４と内部デー
タバス３とが断状態になるように切替わる。
っては、その製品としての出荷前に不良品の排除を行う
べくダイナミック加速試験を行う際には、図示されない
試験装置に本集積回路１を接続し、試験モード選択信号
を動作モードコントロール端子１０に入力する。する
と、セレクタ５が、疑似乱数発生回路９と内部データバ
ス３とを接続し、データ入力回路ブロック４と内部デー
タバス３とが断状態になるように切替わる。
【００１５】そして、集積回路１の図示されない電源端
子に電圧を供給して加速試験を行うが、このとき疑似乱
数発生回路９も動作状態になり、疑似乱数発生回路９か
らランダムなデータが出力される。そのランダムデータ
が、セレクタ５から内部データバス３を介して内部回路
ブロック６ａ・６ｂに入力する。従って、ランダムデー
タを用いて各内部回路ブロック６ａ・６ｂが演算処理を
行う加速試験が行われるため、従来のパターン数などに
限界のあるテストデータによる加速試験に比べて、入力
データのあらゆる状態に於ける集積回路１の内部状態を
実現でき、その内部状態の遷移に固有の故障を検出し得
るため、集積回路の加速試験時の故障検出率を向上する
ことができる。
子に電圧を供給して加速試験を行うが、このとき疑似乱
数発生回路９も動作状態になり、疑似乱数発生回路９か
らランダムなデータが出力される。そのランダムデータ
が、セレクタ５から内部データバス３を介して内部回路
ブロック６ａ・６ｂに入力する。従って、ランダムデー
タを用いて各内部回路ブロック６ａ・６ｂが演算処理を
行う加速試験が行われるため、従来のパターン数などに
限界のあるテストデータによる加速試験に比べて、入力
データのあらゆる状態に於ける集積回路１の内部状態を
実現でき、その内部状態の遷移に固有の故障を検出し得
るため、集積回路の加速試験時の故障検出率を向上する
ことができる。
【００１６】疑似乱数による加速試験が終了したら、通
常モード選択信号を動作モードコントロール端子１０に
入力して、データ入力回路ブロック４と内部データバス
３とが接続され、疑似乱数発生回路９と内部データバス
３とが断状態になるように、セレクタ５を切替える。そ
して、通常動作状態にして、入力端子２にテストデータ
を入力し、出力端子８からの出力データをチェックする
ことにより、正常動作を行うか否かを検査し、異常であ
ると判断されたチップを故障品として排除して、正常品
を出荷する。
常モード選択信号を動作モードコントロール端子１０に
入力して、データ入力回路ブロック４と内部データバス
３とが接続され、疑似乱数発生回路９と内部データバス
３とが断状態になるように、セレクタ５を切替える。そ
して、通常動作状態にして、入力端子２にテストデータ
を入力し、出力端子８からの出力データをチェックする
ことにより、正常動作を行うか否かを検査し、異常であ
ると判断されたチップを故障品として排除して、正常品
を出荷する。
【００１７】なお、セレクタ５の疑似乱数発生回路９と
内部データバス３とを接続する経路中にヒューズを設け
ておき、上記通常モード選択信号の入力により、そのヒ
ューズを断状態にするようにしても良い。このようにす
ることにより、その後の通常動作時に何らかのノイズに
より誤動作を起こしても、ランダムデータが内部データ
バス３に入力されることはない。
内部データバス３とを接続する経路中にヒューズを設け
ておき、上記通常モード選択信号の入力により、そのヒ
ューズを断状態にするようにしても良い。このようにす
ることにより、その後の通常動作時に何らかのノイズに
より誤動作を起こしても、ランダムデータが内部データ
バス３に入力されることはない。
【００１８】また、集積回路の外部に疑似乱数発生回路
を設けて、その発生ランダムデータを集積回路の入力端
子に入力して加速試験を行っても良く、この場合にも、
同様に集積回路の故障検出率を向上し得る。
を設けて、その発生ランダムデータを集積回路の入力端
子に入力して加速試験を行っても良く、この場合にも、
同様に集積回路の故障検出率を向上し得る。
【００１９】図２には本発明に基づく第２の実施例が示
されており、前記実施例と同様の部分については同一の
符号を付してその詳しい説明を省略する。この第２の実
施例では、集積回路１１内に疑似乱数発生回路９が設け
られていることは前記実施例と同様であるが、その疑似
乱数発生回路９から出力されるランダムデータが、デー
タ入力回路ブロック４へのデータ入力線に入力するよう
になっている。なお、疑似乱数発生回路９をランダムデ
ータ発生状態にするべく、外部から試験モード選択信号
を入力するための動作モードコントロール端子１０が疑
似乱数発生回路９に接続されている。
されており、前記実施例と同様の部分については同一の
符号を付してその詳しい説明を省略する。この第２の実
施例では、集積回路１１内に疑似乱数発生回路９が設け
られていることは前記実施例と同様であるが、その疑似
乱数発生回路９から出力されるランダムデータが、デー
タ入力回路ブロック４へのデータ入力線に入力するよう
になっている。なお、疑似乱数発生回路９をランダムデ
ータ発生状態にするべく、外部から試験モード選択信号
を入力するための動作モードコントロール端子１０が疑
似乱数発生回路９に接続されている。
【００２０】この第２の実施例の集積回路１１でダイナ
ミック加速試験を行う際には、前記と同様に動作モード
コントロール端子１０に試験モード選択信号を入力し、
疑似乱数発生回路９からのランダムデータをデータ入力
回路ブロック４へ入力する。このとき、入力端子２には
外部からのテストデータの入力を行わない。このように
することにより、データ入力回路ブロック４を含めた各
内部回路ブロック６ａ・６ｂの試験を行うことができ
る。また、疑似乱数発生回路９内の出力線にヒューズを
設けておき、加速試験後に、そのヒューズを切断状態に
するヒューズ断信号を動作モードコントロール端子１０
に入力することにより、前記と同様に通常動作時に於け
るノイズなどによるランダムデータの発生による誤動作
を防止し得る。
ミック加速試験を行う際には、前記と同様に動作モード
コントロール端子１０に試験モード選択信号を入力し、
疑似乱数発生回路９からのランダムデータをデータ入力
回路ブロック４へ入力する。このとき、入力端子２には
外部からのテストデータの入力を行わない。このように
することにより、データ入力回路ブロック４を含めた各
内部回路ブロック６ａ・６ｂの試験を行うことができ
る。また、疑似乱数発生回路９内の出力線にヒューズを
設けておき、加速試験後に、そのヒューズを切断状態に
するヒューズ断信号を動作モードコントロール端子１０
に入力することにより、前記と同様に通常動作時に於け
るノイズなどによるランダムデータの発生による誤動作
を防止し得る。
【００２１】また、図３には本発明に基づく第３の実施
例が示されており、前記実施例と同様の部分については
同一の符号を付してその詳しい説明を省略する。この第
３の実施例では、集積回路１２内に疑似乱数発生回路９
が設けられていることは前記各実施例と同様であるが、
その疑似乱数発生回路９から出力されるランダムデータ
が、内部バス３に、データ入力回路ブロック４からのデ
ータ入力線と並列に入力するようになっていると共に、
第２の実施例と同様の動作モードコントロール端子１０
が設けられている。
例が示されており、前記実施例と同様の部分については
同一の符号を付してその詳しい説明を省略する。この第
３の実施例では、集積回路１２内に疑似乱数発生回路９
が設けられていることは前記各実施例と同様であるが、
その疑似乱数発生回路９から出力されるランダムデータ
が、内部バス３に、データ入力回路ブロック４からのデ
ータ入力線と並列に入力するようになっていると共に、
第２の実施例と同様の動作モードコントロール端子１０
が設けられている。
【００２２】この第３の実施例の集積回路１２でダイナ
ミック加速試験を行う際には、前記と同様に動作モード
コントロール端子１０に試験モード選択信号を入力し、
疑似乱数発生回路９からのランダムデータを内部バス３
へ入力する。このとき、入力端子２には外部からのテス
トデータの入力を行わない。このようにすることによ
り、前記第１の実施例と同様の試験を行うことができ
る。
ミック加速試験を行う際には、前記と同様に動作モード
コントロール端子１０に試験モード選択信号を入力し、
疑似乱数発生回路９からのランダムデータを内部バス３
へ入力する。このとき、入力端子２には外部からのテス
トデータの入力を行わない。このようにすることによ
り、前記第１の実施例と同様の試験を行うことができ
る。
【００２３】
【発明の効果】このように本発明によれば、集積回路の
製品出荷前に行う加速試験時に集積回路をダイナミック
に動作させるテストデータとして疑似乱数を用いること
により、従来の動作試験に於けるパターン数などに制限
のあるテストデータによる場合には検出することが困難
であった内部状態の遷移に特有の故障モードを実現で
き、集積回路の故障検出率を好適に向上し得る。
製品出荷前に行う加速試験時に集積回路をダイナミック
に動作させるテストデータとして疑似乱数を用いること
により、従来の動作試験に於けるパターン数などに制限
のあるテストデータによる場合には検出することが困難
であった内部状態の遷移に特有の故障モードを実現で
き、集積回路の故障検出率を好適に向上し得る。
【図１】本発明が適用された集積回路の内部回路の要部
をブロック的に示す説明図。
をブロック的に示す説明図。
【図２】第２の実施例を示す図１に対応する図。
【図３】第３の実施例を示す図１に対応する図。
【図４】従来例を示す集積回路の内部回路の要部をブロ
ック的に示す説明図。
ック的に示す説明図。
１ ＬＳＩ ２ 入力端子 ３ 内部データバス ５ セレクタ ６ａ・６ｂ 内部回路ブロック ７ データ出力回路ブロック ８ 出力端子 ９ 疑似乱数発生回路 １０ 動作モードコントロール端子 １１ 集積回路 １２ 集積回路 ２１ ＬＳＩ ２２ 入力端子 ２３ 内部データバス ２４ データ入力回路ブロック ２５ａ・２５ｂ 内部回路ブロック ２６ データ出力回路ブロック
Claims (3)
- 【請求項１】 外部から入力されるデータを内部バスに
送るためのデータ入力回路ブロックと、前記データを処
理するべく前記内部バスに接続された内部回路ブロック
とを有する集積回路であって、 前記集積回路が、前記入力データの代わりとなる乱数デ
ータを選択的に発生し得る疑似乱数発生回路と、前記デ
ータ入力回路ブロックと前記疑似乱数発生回路とのいず
れか一方と前記内部バスとを選択的に連結するためのセ
レクタとを有することを特徴とする集積回路。 - 【請求項２】 外部から入力されるデータを内部バスに
送るためのデータ入力回路ブロックと、前記データを処
理するべく前記内部バスに接続された内部回路ブロック
とを有する集積回路であって、 前記集積回路が、前記入力データの代わりとなる乱数デ
ータを選択的に発生し得る疑似乱数発生回路を有し、前
記疑似乱数発生回路から出力される前記乱数データが前
記データ入力回路ブロックに入力し得るようになってい
ることを特徴とする集積回路。 - 【請求項３】 外部から入力されるデータを内部バスに
送るためのデータ入力回路ブロックと、前記データを処
理するべく前記内部バスに接続された内部回路ブロック
とを有する集積回路であって、 前記集積回路が、前記入力データの代わりとなる乱数デ
ータを選択的に発生し得る疑似乱数発生回路を有し、前
記疑似乱数発生回路から出力される前記乱数データが前
記内部データバスに入力し得るようになっていることを
特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5078956A JPH06265604A (ja) | 1993-03-11 | 1993-03-11 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5078956A JPH06265604A (ja) | 1993-03-11 | 1993-03-11 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06265604A true JPH06265604A (ja) | 1994-09-22 |
Family
ID=13676349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5078956A Withdrawn JPH06265604A (ja) | 1993-03-11 | 1993-03-11 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06265604A (ja) |
-
1993
- 1993-03-11 JP JP5078956A patent/JPH06265604A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000011182A (ko) | 대규모메모리용비아이에스티회로 | |
| TW374929B (en) | Integrated circuit having a function of testing memory using stress voltage and method of testing memory of the same | |
| WO2006080111A1 (ja) | 半導体集積回路及びシステムｌｓｉ | |
| JP2007500356A (ja) | シグナルインテグリティ自己テストアーキテクチャ | |
| US6019502A (en) | Test circuits and methods for built-in testing integrated devices | |
| JPH06265604A (ja) | 集積回路 | |
| JPH06194421A (ja) | 半導体装置 | |
| US6976198B1 (en) | Self-repairing integrated circuit and method of operating the same | |
| US6118294A (en) | Integrated circuit testing device | |
| JP2004069642A (ja) | 半導体集積回路装置 | |
| JP2720761B2 (ja) | 半導体集積回路試験装置 | |
| KR100230373B1 (ko) | 통합된 입출력 데이터 테스트 회로 | |
| JP3178190B2 (ja) | 半導体集積回路 | |
| JPH04220576A (ja) | 集積回路の試験方式 | |
| JPH01187475A (ja) | 半導体集積回路の試験装置 | |
| JPH05167020A (ja) | 半導体理論集積回路 | |
| JP2591470B2 (ja) | 信号処理装置 | |
| JP2008090989A (ja) | 半導体記憶装置 | |
| JPH09127203A (ja) | 論理集積回路の故障テスト方法及び論理集積回路 | |
| JPH10104313A (ja) | 半導体集積回路 | |
| JPH0291587A (ja) | 半導体論理集積回路 | |
| JPH11133101A (ja) | 静止電源電流テスト回路 | |
| JPH06258404A (ja) | ディジタル集積回路 | |
| JPH02248877A (ja) | 論理回路パッケージ | |
| KR19980028940A (ko) | 조합형 논리회로의 데스트방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000530 |