JPH06258364A - パルス信号検出回路 - Google Patents

Abstract

(57)【要約】 【目的】 矩形信号をサンプリングして得られた複数の
データを１周期分ずつ同一アドレスに累積的に加算した
記憶内容から矩形信号の立上がりを検出することによ
り、ノイズに強く、精度の高いパルス信号検出回路を提
供することである。 【構成】 時刻情報を含む電波を受信回路２が受信する
と、アドレスカウンタ５を“０”にし、記憶回路７の記
憶内容を初期化し、サンプリング回路３を動作させる。
サンプリング回路３は内部クロック信号を発生するごと
に受信回路２が出力する矩形信号をサンプリングし、内
部クロック信号をカウントするアドレスカウンタ５が指
定する記憶回路７の記憶領域に記憶させ、１０周期分の
データを１周期毎にサイクリックに累積的に記憶した
後、データの値が“８”より大きくなるか、小さくなる
箇所を検出し、この検出結果に基づきパルスの立上がり
を検出する。この立上がりに基づいて時刻が修正され、
正確な電波修正時計が実現できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パルス信号検出回路に
関するものである。

【０００２】

【従来の技術】従来、矩形信号のパルス幅により種々の
情報を送信するものがある。例えば現在、日本国内にお
いて、郵政省の管轄下で試験的に長波標準電波に時刻コ
ードを重畳して送信している。この信号は１分間を１フ
レームとして１月１日からの累積日数から時、分までの
時刻データをバイナリーコードで直列に送出している。
具体的には、１ビットを１Ｈｚの矩形パルスとし、
“１”、“０”の重みづけはそれぞれパルス幅を５００
ｍＳ、８００ｍＳとすることにより表し、さらにポジシ
ョンマーカとして２００ｍＳのパルスを用い、搬送波と
しては４０ｋＨｚが用いられ、上記のパルスを振幅変調
して送出している。

【０００３】上記のものにおいて、例えばパルス幅を読
み取るために矩形信号の立上がりを検出する方法として
は、搬送波の振幅の変化によって立上がりを検出する方
法が一般的であった。

【０００４】

【発明が解決しようとする課題】しかしながら、上記の
方法では搬送波にノイズが重畳してしまうと搬送波の振
幅が変動してしまうので、矩形信号の立上がりを正確に
検出できないという問題点を有していた。

【０００５】本発明の目的は、矩形信号のレベル変化を
正確に検出することである。

【０００６】

【課題を解決するための手段】本発明は、内部クロック
信号と非同期で一定周期の矩形信号を受ける受信回路
と、この受信回路で受信された矩形信号を上記内部クロ
ック信号に基づいて複数周期分サンプリングするサンプ
リング回路と、このサンプリング回路によってサンプリ
ングされたデータを一周期分ずつサイクリックに同一ア
ドレスに累積的に加算して記憶する記憶回路と、この記
憶回路の記憶内容に基づいて上記矩形信号のレベル変化
を判定する判定手段とを設けることにより、上記の目的
を達成している。

【０００７】

【実施例】以下、本発明を図面に示す一実施例に基づい
て具体的に説明する。

【０００８】図１において、１は発振回路で、基準クロ
ック信号を出力する。２は受信回路で、アンテナ，検波
回路，復調回路等からなり、上記の郵政省の管轄下で長
波標準電波に時刻コードを重畳している信号を受信し、
波形整形し、復調して上記の矩形信号の時刻コードをシ
リアルに出力する。なお、本例では受信回路２の動作時
間、すなわち受信時間はＡＭ０：５８〜ＡＭ１：０６に
設定してある。この動作時間は時刻表示部８の時刻指針
と連動して回転するカムおよび検出スイッチにより設定
される。３はサンプリング回路で、分周回路を備え、制
御回路４を介して入力する基準クロック信号を分周して
所望周波数の内部クロック信号を発生し、この内部クロ
ック信号に基づいて、受信回路２で受信された矩形信号
を複数周期分サンプリングする。なお、本例では１ｍＳ
周期の内部クロック信号を発生する。制御回路４は判定
手段を構成し、ＣＰＵ、その動作プログラムを格納する
ＲＯＭ及びＲＡＭ等からなり、各種の動作を制御する。
５はアドレスカウンタで、サンプリング回路３が出力す
る内部クロック信号をカウントする。６は秒カウンタで
ある。７は記憶回路で、ＲＡＭ等からなり、サンプリン
グ回路３によってサンプリングされたデータを１周期分
ずつサイクリックに累積的に加算して記憶する。８は検
出データ記憶回路で、ＲＡＭ等からなり、受信した矩形
信号のパルス幅に応じてパルス幅が２００ｍＳの際には
“マーカ”と、パルス幅が５００ｍＳの際には“１”
と、パルス幅が８００ｍＳの際には“０”と３種類のデ
ータを記憶する。９は時刻データ生成回路で、ＲＡＭ等
からなり、定められたタイムフォーマットに従って、検
出データ記憶回路８の記憶内容から時、分のコード出力
を生成する。１０は現在時刻記憶回路で、ＲＡＭおよび
秒カウンタ等からなり、現在時刻を記憶するとともに、
時刻データ記憶回路９で記憶された時刻データに基づい
て記憶している現在時刻を修正される。１１は時刻表示
部で、時針１１ａ，分針１１ｂ，秒針１１ｃ等からな
り、駆動回路１２が出力する駆動信号により運針する。
駆動回路１２は、現在時刻記憶回路１０の計時時刻に応
じて駆動信号を出力するものである。１３はカウンタ、
１４はタイマである。

【０００９】次に、図２，３，４の順に図を参照して動
作を説明する。

【００１０】いま、サンプリング回路３は動作を停止し
ており、カウンタ１３、タイマ１４はそれぞれクリヤさ
れているとする。リセットスイッチ（図示せず。）の操
作により受信回路２が動作を開始するか（ステップ２
ａ，２ｂ）、時刻表示部１１の表示時刻がＡＭ０：５８
になって受信回路２が動作を開始すると（ステップ２
ｃ）、制御回路４はアドレスカウンタ５のカウント値Ａ
と秒カウンタ６のカウント値Ｂとを“０”にリセットす
るとともに、記憶回路７に記憶してあるデータＤA （A
＝１〜１０００）を初期化する（ステップ２ｄ）。

【００１１】受信回路２は上記の時刻コードを重畳した
信号を受信して検波、復調し、図５（ａ）に示したよう
な１秒周期の時刻情報を有する矩形信号出力する。

【００１２】そして、制御回路４はサンプリング回路３
の動作を開始させる（ステップ２ｅ）。

【００１３】サンプリング回路３は１ｍＳ周期の内部ク
ロック信号を１パルス出力するとともに（ステップ２
ｆ）、入力する時刻情報を有する矩形信号をサンプリン
グする（ステップ２ｇ）。

【００１４】アドレスカウンタ５は、サンプリング回路
３から出力される内部クロック信号をカウントする（ス
テップ２ｈ）。いまの場合、カウント値は“１”にな
る。

【００１５】つきに、制御回路４はサンプリングされた
データを１周期分ずつ記憶回路７に記憶させる（ステッ
プ２ｉ）。この具体的な動作をつぎに示す。

【００１６】制御回路４は、アドレスカウンタ５が指定
している記憶回路７の記憶領域に現在記憶してあるデー
タＤA を読み出し、このデータＤA を制御回路４内のＲ
ＡＭ（Ｘ）に記憶させ、サンプリングしたデータＲを制
御回路４内のＲＡＭ（Ｙ）に記憶させる。そして、ＲＡ
Ｍ（Ｘ）とＲＡＭ（Ｙ）に記憶したデータを加算し、こ
の加算したデータをデータＤA として、アドレスカウン
タ５が指定している記憶領域に新に記憶させる。

【００１７】いまの場合データＤA は全部クリヤされて
おり、アドレスカウンタ５のカウント値は“１”であ
る。よって、アドレスカウンタ５のカウント値“１”に
対応する記憶領域、すなわちアドレス番号１の記憶領域
に記憶しているデータＤ1 は“０”であり、この“０”
が制御回路４内のＲＡＭ（Ｘ）に記憶される。ここで、
サンプリングしたデータが“１”の場合、例えば、図５
（ａ）のＡの位置でサンプリングを行った場合、制御回
路４内のＲＡＭ（Ｙ）には“１”が記憶されるので、Ｒ
ＡＭ（Ｘ）とＲＡＭ（Ｙ）に記憶したデータを加算した
値は“０”＋“１”＝“１”となり、アドレス番号１の
記憶領域にＤ1 ＝１として記憶される。サンプリングし
たデータが“０”の場合、例えば、図５（ａ）のＢの位
置でサンプリングを行った場合、ＲＡＭ（Ｙ）には
“０”が記憶され、アドレス番号１の記憶領域にはＤ1
＝“０”＋“０”＝“０”として記憶される。

【００１８】データＤA の記憶が終了すると、制御回路
４はアドレスカウンタ５の値が“１０００”であるか判
断する（ステップ２ｊ）。これは、サンプリングを開始
してから１秒経過したか、すなわち時刻情報を有した矩
形信号を１周期分サンプリングして記憶したか判断する
ものである。

【００１９】アドレスカウンタ５の値が“１０００”で
ないと、ステップ２ｆに戻り、上記と同様の動作を行
う。すなわち、内部クロック信号が１ｍＳ間隔で発生す
るごとに、時刻情報を有する矩形信号をサンプリングし
たデータを、記憶回路７のアドレス番号１〜１０００に
対応する記憶領域に記憶させる。

【００２０】アドレスカウンタ５の値が“１０００”に
なると（ステップ２ｊ）、制御回路４は時刻情報を有し
た矩形信号を１周期分サンプリングして記憶したと判断
して、アドレスカウンタ５をクリヤして“０”にし、秒
カウンタ６に“１”を加算する（ステップ２ｋ）。つま
り、秒カウンタ６は、１周期分矩形信号をサンプリング
し、このサンプリングしたデータを記憶することによ
り、“１”だけカウントアップするものである。

【００２１】つぎに、制御回路４は秒カウンタ６の値が
“１０”であるか判断し（ステップ２ｍ）、“１０”で
ないと、ステップ２ｆに戻り上記と同様の動作を行う。

【００２２】このとき、記憶回路７のアドレス番号１〜
１０００によって指定される記憶領域には、データＤA
（A ＝１〜１０００）として先に１周期分サンプリング
したデータが記憶されているので、ステップ２ｉにおい
て更新設定されるＤA （A ＝１〜１０００）は、既にデ
ータＤA として記憶してある値に今回サンプリングして
得られた１周期分のデータを加算したものとなる。以
下、１０周期分サンプリングして得られたデータが１周
期分ずつサイクリックに同一アドレス番号の記憶領域に
累積的に加算されて記憶される。すなわち、１０回のサ
ンプリングでいずれも“１”がサンプリングされた記憶
領域には、“１０”が記憶されることになる。

【００２３】図５（ａ）のＢのタイミングからサンプリ
ング開始した場合の記憶回路７の各アドレスにおける記
憶値の一例を図５（ｂ）に示す。

【００２４】このとき、サンプリングされる矩形信号は
上記のように１秒周期であり、しかも最小パルス幅が２
００ｍＳで最大パルス幅が８００ｍＳなので、少なくと
も２００ｍＳの間のパルス非発生時間が経過した後に、
少なくとも２００ｍＳの間パルスが発生することにな
る。従って、１０周期分サンプリングすると、記憶回路
７のアドレス番号１〜１０００に対応する記憶領域（矩
形信号の一周期分）に記憶されているデータＤA は、少
なくともアドレス番号順に２００番地連続して“０”に
なる部分（パルス非発生時間＝２００ｍＳ）に続いて、
少なくともアドレス番号順に２００番地連続して“１
０”になる部分（パルスが発生してから２００ｍＳの
間）が存在することになる。言い換えると、矩形信号の
立上がりに対応した位置から２００番地の間は“１
０”、続く３００番地の間はそれより小さい値、つぎの
３００番地の間はさらに小さい値、最後の２００番地の
間は“０”となる。

【００２５】秒カウンタ６の値が“１０”になると（ス
テップ２ｍ）、制御回路４はサンプリングしたデータの
記憶を停止する。つまり、１０周期分サンプリングして
得られたデータを、１周期分ずつサイクリックに同一ア
ドレス番号の記憶領域に累積的に加算して記憶したら、
サンプリングしたデータの記憶を停止し、図３のＡ以降
の動作を行う。以下、図３を参照して動作を説明する。

【００２６】データＤA の記憶が終了すると、次にパル
スの立上がりの検出を開始する。制御回路４は、記憶回
路７からアドレス番号１の記憶領域に記憶してあるデー
タＤ1 を読み出す（ステップ３ａ）。

【００２７】このとき、サンプリング回路３は上記と同
様に１ｍＳ周期の内部クロック信号の発生により矩形信
号をサンプリングし、アドレスカウンタ５も上記と同様
にこの内部クロック信号をカウントする。但し、ここで
サンプリングされたデータは、記憶回路７に記憶されな
い。

【００２８】制御回路４は、読み出したデータＤ1 が
“８”より小さいか判断する（ステップ３ｂ）。すなわ
ち、アドレス番号１に対応してサンプリングした矩形信
号の位置が、立上がりから２００ｍＳの間の位置である
か判断する。なお、本例では１０回サンプリングするの
でパルスが発生してから２００ｍＳの間の位置ではＤA
が“１０”となるが、ノイズを考慮してこの判別の基準
を“８”としている。

【００２９】データＤ1 の値が“８”より大きいと、ア
ドレス番号１に対応してサンプリングした矩形信号の位
置が、パルスが発生してから２００ｍＳの間の位置であ
ると判断し、次にアドレス番号１０００の記憶領域に記
憶してあるデータＤ1000を読み出し（ステップ３ｃ）、
読み出したデータＤ1000が“８”より小さいか判断する
（ステップ３ｄ）。これは、アドレス番号１に対応して
サンプリングした矩形信号の位置がパルスの立上がり位
置であるか判断するためである。

【００３０】データＤ1000が“８”より小さいと、アド
レス番号１に対応してサンプリングした矩形信号の位置
がパルスの立上がり位置であると判断し、パルスの立上
がり位置としてアドレス番号１を制御回路４内のＲＡＭ
に記憶させる（ステップ３ｅ）。

【００３１】データＤ1000が“８”より大きいと、現在
指定しているアドレス番号（今の場合、１０００）から
１ずつ順に下げていき、下げていくアドレス番号に対応
する記憶回路７の記憶領域に記憶してあるデータＤA を
読み出していく（ステップ３ｆ）。

【００３２】読み出したデータＤA が“８”より大きい
と（ステップ３ｇ）、ステップ３ｆに戻り、上記と同様
に現在指定しているアドレス番号より１だけ小さいアド
レス番号に対応する記憶回路７の記憶領域に記憶してあ
るデータＤA を読み出していく。

【００３３】読み出したデータＤA が“８”より小さく
なると（ステップ３ｇ）、制御回路４は現在指定してい
るアドレス番号より１だけ大きいアドレス番号に対応し
てサンプリングした矩形信号の位置がパルスの立上がり
位置であると判断し、パルスの立上がり位置として、現
在指定しているアドレス番号より１だけ大きいアドレス
番号を制御回路４内のＲＡＭに記憶させる（ステップ３
ｈ）。

【００３４】ステップ３ｂにおいて、Ｄ1 が“８”より
小さい場合、制御回路４は現在指定しているアドレス番
号（今の場合、１）から１ずつ順に上げていき、上げて
いくアドレス番号に対応する記憶回路７の記憶領域に記
憶してあるデータＤA を読み出していく（ステップ３
ｉ）。

【００３５】読み出したデータＤA が“８”より小さい
と（ステップ３ｊ）、ステップ３ｉに戻り、上記と同様
に現在指定しているアドレス番号より１だけ大きいアド
レス番号に対応する記憶回路７の記憶領域に記憶してあ
るデータＤA を読み出していく。

【００３６】読み出したデータＤA が“８”より大きく
なると（ステップ３ｊ）、制御回路４は、現在指定して
いるアドレス番号に対応してサンプリングした矩形信号
の位置がパルスの立上がり位置であると判断し、パルス
の立上がり位置として、現在指定しているアドレス番号
を制御回路４内のＲＡＭに記憶させる（ステップ３
ｋ）。

【００３７】このように、入力する矩形信号の一周期に
相当する時間ごとに複数の内部クロック信号に基づい
て、サイクリックにアドレス番号をカウントしていき、
同一アドレス番号でサンプリングしたデータは同一の記
憶領域に累積的に加算して記憶していき、この累積的に
記憶したデータの所定の変動から矩形信号の立上がりを
検出するので、複数パルスのデータから立上がりを検出
でき、正確に矩形信号の立上がりを検出できる。

【００３８】つぎに、時刻修正動作を図４を参照して説
明する。矩形信号のパルスの立上がり位置の検出が終了
すると、制御回路４は時刻表示部１１に受信した時刻情
報を表示させる。

【００３９】制御回路４は、その内のＲＡＭに記憶して
いるパルスの立上がり位置を指定するアドレス番号がア
ドレスカウンタ５から出力されると（ステップ４ａ）、
タイマ１４を動作させるとともに（ステップ４ｂ）、サ
ンプリング回路３でサンプリングした矩形信号データ
（“０”か“１”）をカウンタ１３でカウントする。

【００４０】タイマ１４が８００ｍＳのカウントを終了
すると（ステップ４ｃ）、制御回路４はカウンタ１３の
カウント値を読み出し、読み出したカウント値が０〜３
５０のときはパルス幅２００ｍＳのパルスが入力したと
判断して“マーカ”と、３５１〜６５０のときはパルス
幅５００ｍＳのパルスが入力したと判断して“１”と、
６５１以上のときはパルス幅８００ｍＳのパルスが入力
したと判断して“０”として時刻データ記憶回路９に記
憶する（ステップ４ｄ）。

【００４１】パルスの検出、記憶が終了すると、制御回
路４は時刻コードを１フレーム分受信したか判断する
（ステップ４ｅ）。この判断は以下のように行う。受信
回路２が受信し、復調する矩形信号の１フレームの先頭
は、パルス幅２００ｍＳのパルスが連続して発生した際
の２番目のパルス幅２００ｍＳのパルスである。よっ
て、本例では、“マーカ”“マーカ”と連続して最初に
検出したとき２番目に検出したパルス幅２００ｍＳのパ
ルスを１フレームの先頭と判断し、つぎに“マーカ”
“マーカ”と連続して検出したときを１フレームの終了
と判断する。なお、現在時刻記憶回路１０の秒カウンタ
は、１フレームの先頭を検出してから６０番目のパルス
（２回目の“マーカ”“マーカ”の最後の“マーカ”の
パルス）の立上がりにより０秒にセットされる。つま
り、正確に秒合わせが行える。

【００４２】１フレーム分の時刻コードの受信が終了す
ると（ステップ４ｅ）、上記のように秒カウンタ６を０
秒にリセットし、検出データ記憶回路８で検出されたデ
ータを、定められたタイムフォーマットに従い時刻デー
タ生成回路９が時刻データに変換して現在時刻記憶回路
１０に記憶させる。つまり、受信した矩形信号の時刻情
報を現在時刻記憶回路１０に記憶させる。

【００４３】駆動回路１２は現在時刻記憶回路１０の修
正量に応じて駆動パルスを出力し、時刻表示部１１の表
示時刻を現在時刻記憶回路１０が記憶している時刻に修
正する（ステップ４ｆ）。なお、本例では時刻表示部１
１が０：００を表示した際に出力される時刻リセット信
号により、現在時刻記憶回路１０で記憶する時刻データ
は０：００にリセットされる。よって、現在時刻記憶回
路１０で記憶する現在時刻と時刻表示部１１の表示時刻
とは一致することになる。

【００４４】時刻修正が終了すると、制御回路４は受信
回路２の動作を停止する（ステップ４ｇ）。

【００４５】このように、本発明によれば正確にパルス
の立上がりを検出できるので、ノイズの影響によって受
信状態が悪い場所でも、パルスの立上がりの誤検出を防
ぐことができる。よって、例えばパルスの立上がりによ
って計時を行う時計などに本発明を用いることにより、
正確な時刻計時が可能となる。

【００４６】なお、上記では矩形信号を１０周期分サン
プリングした例を示したが、これに限らず、適宜変更可
能である。なお、矩形信号のサンプリング時間は長けれ
ば長いほどパルスの立上がりを正確に検出できる。

【００４７】また、上記のような電波修正時計に限ら
ず、無線または有線にて外部から一定周期の矩形信号を
受け、その立上がりまたは立下がりを検出して内部クロ
ックとの同期をとるような回路に本発明は適用可能であ
る。

【００４８】

【発明の効果】本発明は、矩形信号をサンプリングして
得られた複数のデータから矩形信号のレベル変化を検出
するので、ノイズ除去能力に優れ、精度の良いパルス信
号検出回路を提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示したブロック回路図。

【図２】図１の動作説明のためのフローチャート。

【図３】図１の動作説明のためのフローチャート。

【図４】図１の動作説明のためのフローチャート。

【図５】図１の受信回路２が受信し復調した矩形信号の
一例と図１の記憶回路７に記憶されるデータを示した説
明図。

【符号の説明】

２ 受信回路 ３ サンプリング回路 ４ 判定手段 ７ 記憶回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 内部クロック信号と非同期で一定周期の
   矩形信号を受ける受信回路と、 この受信回路で受信された矩形信号を上記内部クロック
   信号に基づいて複数周期分サンプリングするサンプリン
   グ回路と、 このサンプリング回路によってサンプリングされたデー
   タを一周期分ずつサイクリックに同一アドレスに累積的
   に加算して記憶する記憶回路と、 この記憶回路の記憶内容に基づいて上記矩形信号のレベ
   ル変化を判定する判定手段とを具備したことを特徴とす
   るパルス信号検出回路。