JP5099185B2 - 時刻情報取得装置および電波時計 - Google Patents

Description

この発明は、標準電波に含まれるタイムコード信号を入力して時刻情報を取得する時刻情報取得装置、および、この時刻情報取得装置を備えた電波時計に関する。

一般的な電波時計では、標準電波を受信して時刻データを生成するのに、先ず、標準電波から抽出したタイムコード信号の秒同期点（０．００秒、１．００秒、〜５９．００秒）を検出し、続いて、分同期点（Ｘ分００秒；Ｘは任意の分値）を検出し、その後、秒同期点と分同期点を基準にタイムコード信号の符号判別を行って時刻データを生成する。

また、本発明に関連する従来技術として、特許文献１には、標準電波を復調した信号波形について符号判別を行うとともに、この判別結果のデータを記憶しておき、この記憶されたデータに基づいて正分位置（分同期点）を検出し、さらに、時刻データも生成する構成が開示されている。

特開２００６−３３７０４８号公報

しかしながら、上記従来の時刻データの生成方法では、生成された時刻データが不整合と判定された場合に、再度、分同期点の検出処理からやり直すことになる。それ故、それまでに受信して取得したタイムコード信号のデータが無駄になり、正確な時刻データを取得するまでに時間がかかるという課題がある。

また、上記の特許文献１の構成でも、生成された時刻データが誤まりであると判定された場合には、再度、標準電波を受信して信号波形の符号判別からやり直す必要がある。

この発明の目的は、分同期点が誤って検出された場合でも、それまでに取得したデータが無駄にされず、分同期点を修正して正しい時刻データを速やかに生成することのできる時刻情報取得装置および電波時計を提供することにある。

上記目的を達成するため、本発明は、
標準電波から抽出されて入力されたタイムコード信号の個々のパルス信号の計測を行ってフレームの開始点を検出するための分同期点検出データを取得する分同期点検出データ取得手段と、
この分同期点検出データ取得手段により取得された分同期点検出データを記憶する分同期点検出データ記憶手段と、
前記分同期点検出データ記憶手段に記憶された分同期点検出データに基づいて前記タイムコード信号のフレームの開始点を検出する分同期点検出手段と、
前記分同期点検出手段による取得処理中を含めて前記タイムコード信号の個々のパルス信号の計測を行って当該パルス信号を識別するための検出データを取得する検出データ取得手段と、
この検出データ取得手段により取得された検出データを記憶する検出データ記憶手段と、
前記タイムコード信号のフレームの開始点の情報と前記検出データ記憶手段に記憶された検出データとに基づいて前記タイムコード信号の一連の符号列を復号して時刻データを生成する復号手段と、
この復号手段により復号された時刻データの整合性について判定する整合性判定手段と、
前記整合性判定手段の判定結果が不整合である場合に、前記分同期点検出手段により前記フレームの開始点を再度検出させ、
再度検出されたフレームの開始点と前記検出データ記憶手段に新たに記憶された検出データ及び上記不整合と判定した時に用いた検出データとに基づいて前記復号手段により時刻データを再度生成させる制御手段と、
を備えたことを特徴とする時刻情報取得装置である。

上記目的を達成するため、本発明は、
標準電波から抽出されたタイムコード信号中のパルス信号を識別することで当該タイムコードのフレームの開始点を検出する分同期点検出手段と、
前記分同期点検出手段による取得処理中を含めて前記タイムコード信号の個々のパルス信号の計測を行って当該パルス信号を識別するための検出データを取得する検出データ取得手段と、
この検出データ取得手段により取得された検出データを記憶する検出データ記憶手段と、
前記タイムコード信号のフレームの開始点の情報と前記検出データ記憶手段に記憶された検出データとに基づいて前記タイムコード信号の一連の符号列を復号して時刻データを生成する復号手段と、
この復号手段により復号された時刻データの整合性について判定する整合性判定手段と、
前記整合性判定手段の判定結果が不整合である場合に、前記分同期点検出手段により前記フレームの開始点を再度検出させ、
再度検出されたフレームの開始点と前記検出データ記憶手段に新たに記憶された検出データ及び上記不整合と判定した時に用いた検出データとに基づいて前記復号手段により時刻データを再度生成させる制御手段と、
を備えたことを特徴とする時刻情報取得装置である。

本発明に従うと、フレームの開始点の検出位置が間違っていて、生成された時刻データが不整合と判定された場合でも、再度、その後に入力されるタイムコード信号を加えてフレームの開始点の検出が行われ、且つ、フレームの開始点の検出中にパルス信号の計測および記憶が行われていた検出データを用いて時刻データが生成される。従って、過去に入力されたタイムコード信号の検出データが有効に活用されて、正確な時刻データを速やかに取得できるという効果がある。

本発明の実施形態である電波時計の全体構成を示すブロック図である。 ＣＰＵにより実行される時刻修正処理の制御手順を示すフローチャートである。 サンプリングを行うマーカー特徴区間と信号特徴区間とを示す説明図である。 分同期検出＆デコード処理の一つの具体例におけるメモリ内容を示す説明図である。 分同期検出＆デコード処理の一つの具体例を示すタイムチャートである。 図２のステップＳ４で実行される分同期検出＆デコード処理の制御手順を示すフローチャートの第１部である。 同、分同期検出＆デコード処理のフローチャートの第２部である。 図６のステップＳ１４２で実行されるマーカー検出演算処理の制御手順を示すフローチャートである。 図７のステップＳ１５１で実行されるデコード演算処理の制御手順を示すフローチャートである。 日本の標準電波に含まれるタイムコード信号のフォーマットを示す図である。

以下、本発明の実施の形態を図面に基づいて説明する。

図１は、本発明の実施形態である電波時計１の全体構成を示すブロック図である。

この実施形態の電波時計１は、タイムコードの含まれる標準電波を受信して自動的に時刻修正する機能を有した電子時計であり、時刻表示手段として、文字板上で回転する指針（秒針２、分針３、時針４）と、文字板上に露出されて各種の表示を行う液晶表示器７とによって、それぞれ時刻を表示するようになっている。

この電波時計１は、図１に示すように、標準電波を受信するアンテナ１１と、標準電波を復調してタイムコード信号を生成する電波受信回路（電波受信手段）１２と、種々のタイミング信号を発生させるタイマー回路としての発振回路１３および分周回路１４と、現在時刻を計数する計時回路（計時手段）１５と、秒針２を回転駆動する第１モータ１６と、分針３および時針４を回転駆動する第２モータ１７と、第１モータ１６および第２モータ１７の回転駆動を各指針に伝達する輪列機構１８と、複数の操作ボタンを有し外部から操作指令を入力する操作部１９と、機器の全体的な制御を行う制御手段としてのＣＰＵ（中央演算処理装置）２０と、ＣＰＵ２０に作業用のメモリ空間を提供するＲＡＭ（Random Access Memory）２１と、各種の制御データおよび制御プログラムを格納したＲＯＭ（Read Only Memory）２２等をさらに備えている。上記のＣＰＵ２０、ＲＡＭ２１、ＲＯＭ２２、分周回路１４および計時回路１５により時刻情報取得装置が構成される。

第１モータ１６および第２モータ１７は、ステッピングモータであり、第１モータ１６は秒針２を、第２モータ１７は分針３および時針４を、それぞれ独立にステップ駆動するものである。通常の時刻表示状態において、第１モータ１６は１秒毎に１ステップ駆動されて１分間で秒針２を１回転させる。第２モータ１７は１０秒毎に１ステップ駆動されて６０分で分針３を１回転させ、１２時間で時針４を１回転させる。

電波受信回路１２は、アンテナ１１により受信された信号を増幅する増幅部、受信信号の中から標準電波に対応する周波数成分のみを抽出するフィルタ部、振幅変調されている受信信号を復調してタイムコード信号を抽出する復調部、復調されたタイムコード信号をハイレベルとローレベルの信号に波形整形して外部へ出力するコンパレータ等を備えている。この電波受信回路１２は、特に制限されるものではないが、標準電波が振幅大のときに出力がローレベルとなり、標準電波が振幅小のときに出力がハイレベルとなるローアクティブの出力構成となっている。

分周回路１４は、ＣＰＵ２０からの指令を受けてその分周比を様々な値に変更することが可能なものであり、さらに、複数種類のタイミング信号をＣＰＵ２０へ並列的に出力可能な構成になっている。例えば、計時回路１５の計時データを１秒周期で更新するために、１秒周期のタイミング信号を生成してＣＰＵ２０へ供給するとともに、電波受信回路１２から出力されるタイムコード信号を取り込む際には、サンプリング周波数のタイミング信号を生成してＣＰＵ２０に供給するようになっている。

ＲＯＭ２２には、制御プログラムの一つとして、現在時刻を計数しながら複数の指針（秒針２、分針３、時針４）と液晶表示器７とを駆動して現在時刻を表示させる時刻表示処理のプログラムと、標準電波を受信して時刻を自動的に修正する時刻修正処理のプログラム２２ａ等が格納されている。

ＲＡＭ２１には、上記の時刻修正処理においてタイムコード信号中のマーカー信号を検出するために使用されるマーカー検出用メモリＭ０〜Ｍ５９の記憶領域２１ａと、タイムコード信号の各パルス信号の符号判別を行うために使用される検出データ記憶手段としての０１識別用メモリＡ０〜Ａ１７９の記憶領域２１ｂ〜２１ｄが設けられている。マーカー検出用メモリＭ０〜Ｍ５９は、１フレーム長のタイムコード信号の６０個のパルス信号の各パルス位置に対応づけられた６０個の記憶部から構成されている。０１識別用メモリＡ０〜Ａ１７９は、３フレーム長のタイムコード信号に含まれる１８０個のパルス信号についての検出データを格納可能な１８０個の記憶部から構成されている。

［時刻修正処理］
次に、上記構成の電波時計１において実行される時刻修正処理について説明する。

図２には、ＣＰＵ２０により実行される時刻修正処理のフローチャートを示す。

時刻修正処理は、予め設定された時刻になった場合、或いは、操作部１９を介して所定の操作指令の入力が行われた場合に開始される。

時刻修正処理の実行中には、秒針２の１秒毎の運針が停止するように制御される一方、分針３と時針４の１０秒毎の運針は継続するように制御される。そのため、時刻修正処理が開始されると、先ず、ＣＰＵ２０は、秒針２を文字板上の電波受信中を表わす位置へ早送りさせて、ＲＡＭ２１中の秒針２の運針フラグをオフに設定する（ステップＳ１）。これにより、秒針２の１秒毎の運針処理が停止される。また、この時刻修正処理と並列的に時刻表示処理が実行されることで分針３と時針４の１０秒毎の運針が継続される。

次いで、ＣＰＵ２０は、電波受信回路１２を作動させて受信処理を開始させる（ステップＳ２）。これにより、標準電波が受信されてハイレベルとローレベルで表わされるタイムコード信号が電波受信回路１２からＣＰＵ２０へ供給される。

タイムコード信号が供給されたら、先ず、ＣＰＵ２０は、このタイムコード信号から１秒毎の同期点（０．０秒、１．０秒、〜５９．０秒の同期点；以下、秒同期点と呼ぶ）を検出する秒同期検出処理（ステップＳ３）を実行する。秒同期検出処理は、例えば、複数秒にわたってタイムコード信号をサンプリングして、秒同期点の波形変化（例えば日本の標準電波ＪＪＹであればハイレベルからローレベルへの変化）が１秒周期で現れるタイミングを検出して、このタイミングを秒同期点に決定することで行われる。

秒同期点が検出されたら、次に、分同期点（Ｘ分００秒の同期点；Ｘは任意の分値）の決定、タイムコード信号の符号判別および復号による時刻データの生成、計時回路１５の計時データの修正をそれぞれ行う分同期検出＆デコード処理（ステップＳ４）を実行する。この処理については後に詳述する。

時刻データが生成されて計時回路１５の計時データが修正されたら、必要があれば分針３と時針４を早送りして指針の位置を修正する（ステップＳ５）。また、停止していた秒針２が計時データに同期して駆動されるように、秒針２の運針フラグをオンにして（ステップＳ６）、この時刻修正処理を終了する。

［分同期検出＆デコード処理］
続いて、上記のステップＳ４で実行される分同期検出＆デコード処理について詳細に説明する。

この実施形態の分同期検出＆デコード処理は、分同期点の検出が完了してから、タイムコード信号の各パルス信号の符号判別用の計測を開始してデコード処理を行うという通常の方式は採用しない。この実施形態の分同期検出＆デコード処理では、分同期点検出用の各パルス信号の計測と、符号判別用の各パルス信号の計測とを並行して行い、符号判別用に計測した検出データを一定数記憶しておくようになっている。そして、分同期点が検出されたら、その時点で、記憶されている検出データを用いて符号判別とデコード処理とを行って時刻データを生成するようになっている。

さらに、デコード処理で生成された時刻データについて整合性チェックを行って不整合と判定された場合には、分同期点の検出結果が間違っていた可能性があるので、分同期点検出用のパルス信号の計測を追加的に実行させ、再度、分同期点の検出をやり直すようになっている。そして、分同期点の検出が完了したら、その時点で記憶されている符号判別用の検出データを用いて、再度、符号判別とデコード処理とを行って時刻データを生成するようになっている。

図１０には、日本の標準電波に含まれるタイムコード信号のフォーマットを表わした図を示す。

上記分同期点の検出は、図１０に示すように、タイムコード信号のフレーム中の所定位置に配置されているマーカー信号（Ｍ，Ｐ０〜Ｐ５）を検出することで行われる。そして、２個連続でマーカー信号Ｐ０，Ｍのある箇所を判定し、この２連続のマーカー信号Ｐ０，Ｍのうち後者のマーカー信号Ｍの始端タイミングを分同期点として決定する。

図３には、サンプリングを行うマーカー特徴区間と信号特徴区間を表わした説明図を示す。同図（ａ）〜（ｃ）には、タイムコード信号を構成する０信号（０符号を表わすパルス信号）、１信号（１符号を表わすパルス信号）、マーカー信号（マーカーを表わすパルス信号）の理想的な信号波形を、（ｄ）には１秒間６４コマ（“０ｘ００”〜“０ｘ３Ｆ”）の各タイミングにおけるサンプリング処理の有無（×は無し、空白は有り）を、それぞれ表わしている。

分同期点検出用のパルス信号の計測は、図３に示すように、理想的なマーカー信号と他の信号とで信号レベルの異なるマーカー特徴区間Ｔｍにおいて、所定周波数（例えば６４Ｈｚ）でサンプリングを行い、タイムコード信号の信号レベルを検出することで行われる。例えば、図３（ｄ）に示すように、秒同期点ｔ０を基準とする１秒間を６４コマ“０ｘ００〜０ｘ３Ｆ”に分割したうち、マーカー特徴区間Ｔｍである１５コマ“０ｘ０Ｆ〜０ｘ１Ｄ”の信号レベル（ハイレベルかローレベル）を検出する。

そして、理想的なマーカー信号と合致するハイレベルの信号レベルを計数し、この計数値を検出データとしてマーカー検出用メモリＭ０〜Ｍ５９に加算・記憶させていく。６０個のマーカー検出用メモリＭ０〜Ｍ５９は、１フレーム長のタイムコード信号中の６０個のパルス位置にそれぞれ対応づけられ、上記の１個のパルス信号の検出データは、当該パルス信号のパルス位置に対応づけられたマーカー検出用メモリＭ０〜Ｍ５９に加算・記憶される。

そして、このようなパルス信号の計測が、複数フレーム長のタイムコード信号に対して実行される。初期状態でマーカー検出用メモリＭ０〜Ｍ５９の値は全てゼロにされているので、１フレーム目には、各パルス信号の検出データがマーカー検出用メモリＭ０〜Ｍ５９にそのまま記憶されていく。２フレーム目からは、各パルス信号の検出データが、既にマーカー検出用メモリＭ０〜Ｍ５９に記憶されている値に加算されて、この加算結果が記憶されていく。

理想的なタイムコード信号が入力される場合、１個のパルス信号の検出データは、マーカー信号のときにハイレベル数「１５」となり、他の信号のときにハイレベル数「０」となる。従って、上記のマーカー検出用メモリＭ０〜Ｍ５９の値を比較することでマーカー信号の位置を識別することが可能となる。ノイズの混入のある通常のタイムコード信号では、マーカー信号と他の信号とで検出データの差は小さくなり、ノイズが多くなってくると検出データからマーカー信号と他の信号とを区別することが困難になる場合もある。しかしながら、複数フレーム分の検出データを１フレーム長周期で加算してマーカー検出用メモリＭ０〜Ｍ５９に記憶していくことで、ノイズの影響を低減させてその値によりマーカー信号と他の信号とを区別することを容易にできる。

従って、ノイズの影響により誤った分同期点が検出される場合が生じた場合でも、パルス信号を計測するタイムコード信号のフレーム数を増して、検出データを１フレーム長周期で合算させていくことで、その後に正しい分同期点を検出することが可能となる。

上記デコード処理は、図１０に示すように、タイムコード信号中のマーカー信号Ｍ，Ｐ０〜Ｐ５以外のパルス信号の符号判別（０符号か１符号か）を行って、得られた符号列をタイムコードのフォーマットに従って復号することで遂行される。パルス信号の符号判別は、符号判別用の計測により得られた検出データを用いて行われる。

符号判別用のパルス信号の計測は、図３に示すように、理想的な０信号と理想的な１信号とで信号レベルの異なる信号特徴区間Ｔｂにおいて、所定周波数（例えば６４Ｈｚ）でサンプリングを行って、タイムコード信号の信号レベルを検出することで行われる。例えば、図３（ｄ）に示すように、秒同期点ｔ０を基準とする１秒間を６４コマ“０ｘ００〜０ｘ３Ｆ”に分割したうちの信号特徴区間Ｔｂの１５コマ“０ｘ２２〜０ｘ３０”の信号レベル（ハイレベルかローレベル）を検出する。

そして、例えば、ハイレベルの信号レベル数を計数し、この計数値を検出データとして０１識別用メモリＡ０〜Ａ１７９に順に記憶させていく。パルス信号の計測中は、分同期点が確定していないので、マーカー信号Ｍ，Ｐ０〜Ｐ５の配置箇所のパルス信号に対しても同様の処理が行われる。検出データは、０１識別用メモリＡ０〜Ａ１７９の個数分、すなわち、３フレーム分記憶させておくことができる。正しい時刻データが得られずに、符号判別用のパルス信号の計測が３フレーム長以上続いた場合には、０１識別用メモリＡ０〜Ａ１７９の最初から新しい検出データが上書きにより循環的に記憶されていくようになっている。

０１識別用メモリＡ０〜Ａ１７９に少なくとも２フレーム長分の検出データが記憶されている状態で、分同期点が確定することで、タイムコード信号の０秒位置から５９秒位置までの符号判定用の検出データが求められるので、これにより０信号と１信号とが配置される箇所の符号判別を行って時刻データを生成することができる。符号判別の方法は、例えば、個々のパルス信号ごとに符号判別するのであれば、特に制限されるものではないがハイレベル数が「８」以上であれば１符号、「７」以下であれば０符号と判定することができる。

次に、この実施形態の分同期検出＆デコード処理の具体的な一例について、図４と図５を参照しながら時系列に説明する。

図４には、分同期検出＆デコード処理の一つの具体例におけるメモリ内容を示す説明図を、図５には、分同期検出＆デコード処理の一つの具体例を示すタイムチャートを、それぞれ示す。図４（ａ）は、６０個のマーカー検出用メモリＭ０〜Ｍ５９を、図４（ｂ）〜（ｄ）は、１８０個の０１識別用メモリＡ０〜Ａ１７９を６０個ずつ、それぞれ示している。図５（ａ）〜（ｄ）には、分同期検出＆デコード処理の開始から１分目〜４分目をそれぞれ示している。

分同期検出＆デコード処理が開始されると（図５の０ｓ時点）、上述した分同期点検出用のパルス信号の計測（マーカー特徴区間Ｔｍのサンプリング処理）と、符号判別用のパルス信号の計測（信号特徴区間Ｔｂのサンプリング処理）とが実行されていく。そして、このパルス信号の計測が、その後に、時刻データが生成されてこの時刻データが整合と判定されるまで（図５に「受信成功」と記す）継続される。

これらの処理により、マーカー検出用メモリＭ０〜Ｍ５９には、各パルス信号のマーカー特徴区間Ｔｍのハイレベル数を表わす検出データが加算および記憶されていく。また、０１識別用メモリＡ０〜Ａ１７９には、各パルス信号の信号特徴区間Ｔｂのハイレベル数を表わす検出データが記憶されていく。

そして、処理開始から２分が経過すると（図５のタイミングＡ）、マーカー検出用メモリＭ０〜Ｍ５９に２フレーム長の検出データが蓄積されるので、この検出データを用いて分同期点の検出が実行される。図４と図５の例では、２連続のマーカー検出用メモリＭ１１，Ｍ１２に大きな数値が現れて、１２秒目が分同期点の箇所（ｈ１）であると検出されている。

分同期点が検出されたら、続く期間（図５の期間Ｂ）に、０１識別用メモリＡ０〜Ａ１７９の検出データを用いてタイムコード信号の符号判別が行われる。そして、判定された符号列に基づき時刻データが生成される。この時点では、２フレーム長の０１識別用メモリＡ０〜Ａ１１９に直前の検出データが記憶されているので、この中から分同期点（ｈ１）を先頭とした１フレーム分の検出データＤＡ１を用いて、時刻データが生成される。図４と図５の例では、この検出データＤＡ１により「２０１０年２月３日１２時００分」の時刻データが生成されている。

時刻データが生成されると、その直後（図５のタイミングＣ）に、時刻データの整合性チェックの処理が行われる。例えば、１回目と２回目の整合性チェックでは、計時回路１５の計時データと時刻データとが比較され、これらの時間差が所定範囲内（例えば±３０秒内）であれば整合、範囲外なら不整合とする。３回目の整合性チェックでは、前回、前々回の時刻データと生成された時刻データとが比較され、３個の時刻データが１分間隔になっていれば整合、それ以外なら不整合とする。図４と図５の例では、タイミングＣの整合性チェックで不整合（受信失敗）と判定されている。

時刻データが不整合（受信失敗）と判定されたら、さらに、１フレーム分の分同期点検出用のパルス信号の計測と、符号判別用のパルス信号の計測とを継続させる。そして、１フレーム分の処理が遂行されると（図５のタイミングＤ）、マーカー検出用メモリＭ０〜Ｍ５９に３フレーム長分の検出データが蓄積されるので、この検出データを用いて再度の分同期点の検出が実行される。図４と図５の例では、２連続のマーカー検出用メモリＭ２２，Ｍ２３に大きな数値が現れて、２３秒目が分同期点の箇所（ｈ２）であると検出されている。

そして、分同期点が検出されたら、再び、続く期間（図５期間Ｅ）に、０１識別用メモリＡ０〜Ａ１７９の検出データを用いてタイムコード信号の符号判別が行われて、判定された符号列に基づき時刻データが生成される。この時点では、３フレーム長の０１識別用メモリＡ０〜Ａ１７９に検出データが記憶されているので、この中から分同期点の箇所（ｈ２）を先頭とした直前の１フレーム分の検出データＤＡ２を用いて、時刻データが生成される。図４と図５の例では、この検出データＤＡ２により「２０１１年４月５日１５時００分」の時刻データが生成されている。

さらに、時刻データが生成されると、再び、その直後（図５のタイミングＦ）に、時刻データの整合性チェックの処理が行われる。図４と図５の例では、整合（受信成功）と判定されている。時刻データが整合（受信成功）と判定されたら、それ以降の検出データは不要なので、分同期点検出用のパルス信号の計測および符号判別用のパルス信号の計測は停止される。

一方、時刻データが整合（受信成功）と判定されたら、計時回路１５の計時データを修正するアジャスト処理を実行する。すなわち、先ず、整合と判定されてから数秒後の区切りの良いタイミング、例えば、数秒後のコンマゼロ秒のタイミング（図５のタイミングＧ）をアジャストタイミングとして設定する。さらに、整合と判定された時刻データは、分同期点の箇所（ｈ２）から１フレーム期間の時刻を表わすものなので、この分同期点（ｈ２）からアジャストタイミングＧまでの時間差を生成された時刻データに加えて、アジャストタイミングＧにおける設定時刻データを算出する。そして、このアジャストタイミングＧに計時回路１５の計時データを設定時刻データに修正する。この処理により分同期検出＆デコード処理が終了となる。

図６と図７には、図２のステップＳ４で実行される分同期検出＆デコード処理のフローチャートを示す。図８には、図６のステップＳ１４２で実行されるマーカー検出演算処理のフローチャートを、図９には、図７のステップＳ１５１で実行されるデコード演算処理のフローチャートを示す。

上述した分同期検出＆デコード処理は、例えば、図６〜図９に示す制御手順によって実現できる。図６と図７のフローチャートにおいて、変数ｉはサンプリング処理の対象となっているパルス信号が６０個のマーカー検出用メモリＭ０〜Ｍ５９の何れに対応するものかを表わすもの、変数ｊはサンプリング処理の検出データを０１識別用メモリＡ０〜Ａ１７９の何れに記憶させるかその番号を表わすもの、変数Ｆは、現在の処理ステータスを表わすものである。

この分同期検出＆デコード処理に移行すると、先ず、ＣＰＵ２０は、この処理で使用する各種変数に初期値をセットしたり、処理開始からの時間をカウントするタイマーをリセットしたり、分周回路１４から所定のタイミンク信号が供給されるようにする初期化処理を行う（ステップＳ１１）。この初期化処理において、変数ｉ、変数ｊおよび変数Ｆがそれぞれ「０」にセットされ、分周回路１４からマーカー検出用のサンプリング開始（秒同期点ｔ０から２３０ｍｓ後）を知らせる第１のタイミング信号と、０１識別用のサンプリング開始（秒同期点ｔ０から５３０ｍｓ後）を知らせる第２のタイミング信号と、サンプリング周期を知らせる６４Ｈｚのタイミング信号が供給されるように設定される。

初期化処理が済んだら、ステップＳ１２〜Ｓ１７の判別処理のループ処理に移行して、タイミングに応じた処理を選択的に実行する。ステップＳ１２では、マーカー検出用のサンプリング開始を知らせる第１のタイミング信号の入力があったか判別する。ステップＳ１３では、０１識別用のサンプリング開始を知らせる第２のタイミング信号の入力があったか判別する。ステップＳ１４では、変数Ｆの値が分同期点の検出前の処理ステータスを表わす「０」であるか判別する。ステップＳ１５では、変数Ｆの値が分同期点の検出後のデコード処理中の処理ステータスを表わす「１」であるか判別する。ステップＳ１６では、変数Ｆの値がデコード終了後で整合性チェック前の処理ステータスを表わす「２」であるか判別する。ステップＳ１７では、変数Ｆの値が整合性のある時刻データ生成後でアジャスト処理前の処理ステータスを表わす「３」であるか判別する。

このステップＳ１２〜Ｓ１７のループ処理により、個々のパルス信号のサンプリング期間に当該パルス信号のサンプリング処理が行われつつ、サンプリング期間を外れた期間に他の制御処理が実行されるようになっている。

すなわち、第１のタイミング信号の入力があってステップＳ１２の判別処理で“Ｙｅｓ”側へ移行すると、この時点がマーカー特徴区間Ｔｍ（図３参照）のほぼ始端のタイミングであるため、先ず、ＣＰＵ２０は、６４Ｈｚのタイミング信号に同期させてタイムコード信号の信号レベルの検出を１５コマ分実行する（ステップＳ１２１）。そして、その内のハイレベルの数をカウントして、マーカー検出用メモリＭｉに加算し記憶させる（ステップＳ１２２）。そして、変数ｉを次のパルス信号に対応させて「＋１」更新する（但し、「６０」に達したら「０」に戻す）（ステップＳ１２３）。

また、第２のタイミング信号の入力があってステップＳ１３の判別処理で“Ｙｅｓ”側へ移行すると、この時点が信号特徴区間Ｔｂ（図３参照）のほぼ始端のタイミングであるため、ＣＰＵ２０は、６４Ｈｚのタイミング信号に同期させてタイムコード信号の信号レベルの検出を１５コマ分実行する（ステップＳ１３１：検出データ取得手段）。そして、その内のハイレベルの数をカウントして０１識別用メモリＡｊに上書きして記憶させる（ステップＳ１３２：検出データ記憶手段）。そして、変数ｊを次のパルス信号に対応させて「＋１」更新する（但し、「１８０」に達したら「０」に戻す）（ステップＳ１３３）。

この分同期検出＆デコード処理の実行中（変数Ｆが「３」の期間以外）、１秒周期で上記のステップＳ１２１〜Ｓ１２３の処理とステップＳ１３１〜Ｓ１３３の処理とが繰り返し実行されて、マーカー検出用メモリＭ０〜Ｍ５９と、０１識別用メモリＡ０〜Ａ１７９とに検出データが蓄積されていく。

一方、マーカー特徴区間Ｔｍでも信号特徴区間Ｔｂでもなければ、処理ステータスを表わす変数Ｆの値に応じた分岐処理が実行される。処理開始時には、変数Ｆは分同期点の検出前を示す「０」であるので、ステップＳ１４の判別処理で“Ｙｅｓ”側へ移行する。すると、ＣＰＵ２０は、先ず、処理開始からの時間をカウントしているタイマーの値を確認して１２０ｓ、１８０ｓ、２４０ｓ…の分同期点の検出タイミングになったか判別する（ステップＳ１４１）。その結果、このタイミングになっていなければ、そのままステップＳ１２〜Ｓ１７の処理ループに戻る。

また、ステップＳ１４１の判別処理の結果、分同期点の検出タイミングになっていれば、マーカー検出用メモリＭ０〜Ｍ５９の検出データを用いてマーカー検出を行い、分同期点を決定する演算処理を行う（ステップＳ１４２）。次いで、処理ステータスを表わす変数Ｆを「１」に更新して（ステップＳ１４３）、ステップＳ１２〜Ｓ１７の処理ループに戻る。

つまり、上記のステップＳ１４１〜Ｓ１４３の処理により、図５のタイミングＡ，Ｄの分同期点の検出処理が実現される。また、上記のステップＳ１２１〜Ｓ１２３、Ｓ１４１、Ｓ１４２の処理により分同期点検出手段が構成される。

ステップＳ１４２のマーカー演算処理は、図８に示すように、マーカー検出用メモリＭ０〜Ｍ５９の中からマーカー信号を表わす数値大の７個を抽出し（ステップＳ３１）、このうちの２個連続の箇所を抽出し（ステップＳ３２）、この２連続の後者のパルス位置をフレーム開始の００秒の箇所に決定する（ステップＳ３３）ものである。

また、変数Ｆが分同期点の検出後でデコード前を表わす「１」であれば、ステップＳ１５の判別処理で“Ｙｅｓ”側へ移行する。すると、ＣＰＵ２０は、先ず、０１識別用メモリＡ０〜Ａ１７９の検出データを用いて時刻データを生成するデコード処理を実行する（ステップＳ１５１：復号手段）。ただし、デコード処理にかかるトータル時間は長く、一度に実行するとマーカー特徴区間Ｔｍや信号特徴区間Ｔｂを看過してしまう可能性があるため、このステップＳ１５１では、デコード処理を複数に分割した各分割ステップずつ実行する。

デコード処理の分割ステップを実行したら、続いて、デコード処理が終了したか判別し（ステップＳ１５２）、未だ終了でなければ、そのままステップＳ１２〜Ｓ１７の処理ループに戻る。一方、終了していれば、処理ステータスを表わす変数Ｆを「２」に更新して（ステップＳ１５３）、ステップＳ１２〜Ｓ１７の処理ループに戻る。

つまり、変数Ｆが「１」のとき、マーカー特徴区間Ｔｍや信号特徴区間Ｔｂのタイミングではサンプリング処理が実行され、その他の期間にステップＳ１５１のデコード処理の分割ステップが繰り返し実行されて、時刻データが生成されるようになっている。このステップＳ１５，Ｓ１５１〜Ｓ１５３の処理により、図５の期間Ｂ，Ｅにおける時刻データの生成処理が実現される。

ステップＳ１５１のデコード処理は、図９に示すように、ステップＳ４１，Ｓ４３，Ｓ４５の判別処理によって、このデコード処理が複数回繰り返し実行されることで、一連のデコード処理が複数に分割されてなる第１ステップＳ４２、第２ステップＳ４４、第３ステップＳ４６、および、第４ステップＳ４７の各処理が順に実行されるようになっている。

第１ステップＳ４２では、ＣＰＵ２０は、０１識別用メモリＡ０〜Ａ１７９のうち、分同期点の検出結果と変数ｊの値とから００秒箇所から１フレーム分の新しい検出データが格納されているメモリ位置を特定する。第２ステップＳ４４では、ＣＰＵ２０は、ステップＳ４２で特定したメモリ位置に基づいて０１識別用メモリＡ０〜Ａ１７９の中から００秒箇所〜１９秒箇所の検出データを読み出して符号判別を行い時分の値を決定する。

第３ステップＳ４６では、ＣＰＵ２０は、ステップＳ４２で特定したメモリ位置に基づいて０１識別用メモリＡ０〜Ａ１７９の中から２０秒箇所〜３９秒箇所の検出データを読み出して符号判別を行い通算日の値を決定する。第４ステップＳ４７では、同様に４０秒箇所〜５９秒箇所の検出データを読み出して符号判別を行い年の値を決定する。

このような処理により、図７のステップＳ１５１のデコード演算処理が複数回（上記例では４回）実行されることで１回のデコード処理が終了して時刻データが生成される。

図７のステップＳ１２〜Ｓ１７のループ処理において、変数Ｆがデコード後を表わす「２」であれば、ステップＳ１６の判別処理で“Ｙｅｓ”側に移行する。そして、ＣＰＵ２０は、先のデコード処理で生成された時刻データに対して整合性チェックの処理を行う（ステップＳ１６１：整合性判定手段）。整合性チェックの内容については上述した通りである。

そして、整合性チェックの結果がＯＫ（整合）か否（不整合）かを判別する（ステップＳ１６２）。そして、整合の判定結果であれば処理を進めるため変数Ｆを「３」に更新する（ステップＳ１６３）。一方、不整合の判定結果であれば処理を分同期点の検出処理に戻すために変数Ｆを「０」に更新する（ステップＳ１６４）。

つまり、上記ステップＳ１６１〜Ｓ１６４の処理により、図５のタイミングＣ，Ｆの整合性チェックの処理、および、その結果に基づきアジャスト処理に移行するか、分同期点の検出処理に戻るか処理の分岐が実現される。

なお、生成された時刻データが不整合と判定される回数が、所定回数に達したら、エラー終了させるようにしても良い。

図７のステップＳ１２〜Ｓ１７のループ処理において、変数Ｆがアジャスト処理前を表わす「３」であれば、ステップＳ１７の判別処理で“Ｙｅｓ”側に移行して、ＣＰＵ２０の処理はステップＳ１２〜Ｓ１７のループ処理から抜ける。

すると、先ず、ＣＰＵ２０は、アジャストタイミング（例えば、図５のタイミングＧ）の設定を行う（ステップＳ１７１：修正タイミング設定手段）。アジャストタイミングは、現在の計時時刻から数秒後の秒桁より下を切り捨てたタイミングに設定する。さらに、先にデコード処理の対象となったタイムコード信号のフレームの開始点からアジャストタイミングまでの時間間隔を求め（ステップＳ１７２：算出手段）、この時間間隔を先に取得された時刻データに加算して設定時刻データを用意する（ステップＳ１７３：算出手段）。

続いて、ＣＰＵ２０は、計時回路１５の計時時刻がアジャストタイミングになるのを待機し（ステップＳ１７４）、このタイミングに計時回路１５の計時データを、ステップＳ１７３で用意された設定時刻データに書き換えて修正する（ステップＳ１７５：時刻設定手段）。上記ステップＳ１７１〜Ｓ１７５の処理により時刻修正手段が構成される。

このような制御手順によって、先に図５のタイミングチャートを参照して説明した分同期検出＆デコード処理が実現されるようになっている。

以上のように、この実施形態の電波時計１および分同期検出＆デコード処理によれば、分同期点検出用の各パルス信号の計測（具体的にはマーカー特徴区間Ｔｍのサンプリング）と、符号判別用の各パルス信号の計測（具体的には信号特徴区間Ｔｂのサンプリング）とを並行して行い、分同期点が検出された時点で、それ以前に０１識別用メモリＡ０〜Ａ１７９に記憶してある検出データを用いてタイムコード信号の符号判別および時刻データの生成が行われる。従って、分同期点の検出後に符号判別用の処理を最初から実行する構成と比較して、速やかに時刻データを生成することができる。

さらに、時刻データの整合性チェックで不整合と判定された場合には、分同期点の検出用にパルス信号の計測処理が追加・実行されて、再度、分同期点の検出が行われるとともに、この分同期点が検出された時点で、それ以前に０１識別用メモリＡ０〜Ａ１７９に記憶してある検出データを用いてタイムコード信号の符号判別および時刻データの生成が行われる。従って、分同期点の検出結果が誤っていて正しい時刻データが得られなかった場合でも、再度の分同期点の検出に必要な時間の経過後に、速やかに再度の時刻データの生成が行われ、正確な時刻データを速やかに取得できるようになっている。

また、この実施形態の分同期検出＆デコード処理によれば、処理開始から２フレーム長のタイムコード信号のパルス信号の計測を行って、この検出データに基づいて最初の分同期点の検出が行われる。その後、時刻データが不整合の判定結果となった場合には、１フレーム長のタイムコード信号のパルス信号の計測が追加的に行なわれて、その検出データが含められて分同期点の検出が行われるようになっている。従って、時刻データが最短で生成されていき、正確な時刻データが生成された場合に、整合性のチェックによって整合と判定されて、速やかに正確な時刻データが取得されるようになっている。

また、この実施形態の分同期検出＆デコード処理によれば、分同期点が検出された場合に、０１識別用メモリＡ０〜Ａ１７９に記憶されている検出データのうち、分同期点から始まる検出データに基づいて、タイムコード信号をフレーム単位でデコード処理することができる。それゆえ、フレーム途中から１フレーム長の符号列に基づきデコード処理する場合と比較して、単純な処理によって、タイムコードのパリティチェックやタイムコードの復号処理を遂行できる。

また、この実施形態の分同期検出＆デコード処理によれば、整合と判定された時刻データが取得された場合に、この取得後の一定時間後にアジャストタイミングを設定し、時刻データの復号元であるタイムチャート信号のフレームの開始点からアジャストタイミングまでの時間差を算出し、さらに、この時間差を時刻データに加えた設定時刻データを算出する。そして、アジャストタイミングまで待機して計時回路１５の計時データを設定時刻データに設定変更するようになっている。従って、以前に入力されたタイムコード信号の検出データに基づいて、以前の入力時点の時刻を表わす時刻データが生成されていても、計時回路１５の計時データを現在の時刻に正しく修正することができる。

なお、本発明は、上記実施の形態に限られるものではなく、様々な変更が可能である。例えば、上記実施形態では、分同期点を検出する構成として、タイムコード信号の各パルス信号に対してマーカー特徴区間Ｔｍのサンプリングを行って、理想的なマーカー信号と合致するハイレベルの個数を検出データとしてマーカー検出用メモリＭ０〜Ｍ５９に記憶させるとともに、このような検出データを複数フレーム分取得して１フレーム長周期で合算させ、この合算された検出データに基づいてマーカー信号の位置を求める構成を例示したが、この構成に限られず、分同期点を検出する種々の公知技術を適用しても良い。

また、タイムコード信号から時刻データを生成する構成も、分同期点の検出処理中に各パルス信号を計測して得られた検出データを使用して時刻データを生成する構成であれば、各パルス信号の計測方法や符号判別の方法などは、種々の公知技術を適用可能である。また、上記実施形態では、１フレーム分の検出データを用いて１個の時刻データを生成する例を示したが、複数フレーム分の検出データが記憶されていれば複数フレーム分の検出データを用いて１個の時刻データを生成するようにしても良い。

また、上記実施形態では、０１識別用メモリＡ０〜Ａ１７９に符号判別用の検出データを３フレーム長記憶できる例を示したが、この長さに限られない。その他、実施形態で示した細部は発明の趣旨を逸脱しない範囲で適宜変更可能である。

１ 電波時計
２ 秒針
３ 分針
４ 時針
７ 液晶表示器
１１ アンテナ
１２ 電波受信回路
１３ 発振回路
１４ 分周回路
１５ 計時回路
１６ 第１モータ
１７ 第２モータ
１８ 輪列機構
１９ 操作部
２０ ＣＰＵ
２１ ＲＡＭ
Ａ０〜Ａ１７９ ０１識別用メモリ
Ｍ０〜Ｍ５９ マーカー検出用メモリ
２２ ＲＯＭ
２２ａ 時刻修正処理のプログラム
Ｔｂ 信号特徴区間
Ｔｍ マーカー特徴区間
Ａ，Ｄ 分同期点検出タイミング
Ｂ，Ｅ 時刻データの生成期間
Ｃ，Ｆ 整合性チェックのタイミング
Ｇ アジャストタイミング

Claims (7)

1. 標準電波から抽出されて入力されたタイムコード信号の個々のパルス信号の計測を行ってフレームの開始点を検出するための分同期点検出データを取得する分同期点検出データ取得手段と、
   この分同期点検出データ取得手段により取得された分同期点検出データを記憶する分同期点検出データ記憶手段と、
   前記分同期点検出データ記憶手段に記憶された分同期点検出データに基づいて前記タイムコード信号のフレームの開始点を検出する分同期点検出手段と、
   前記分同期点検出手段による取得処理中を含めて前記タイムコード信号の個々のパルス信号の計測を行って当該パルス信号を識別するための検出データを取得する検出データ取得手段と、
   この検出データ取得手段により取得された検出データを記憶する検出データ記憶手段と、
   前記タイムコード信号のフレームの開始点の情報と前記検出データ記憶手段に記憶された検出データとに基づいて前記タイムコード信号の一連の符号列を復号して時刻データを生成する復号手段と、
   この復号手段により復号された時刻データの整合性について判定する整合性判定手段と、
   前記整合性判定手段の判定結果が不整合である場合に、前記分同期点検出手段により前記フレームの開始点を再度検出させ、
   再度検出されたフレームの開始点と前記検出データ記憶手段に新たに記憶された検出データ及び上記不整合と判定した時に用いた検出データとに基づいて前記復号手段により時刻データを再度生成させる制御手段と、
   を備えたことを特徴とする時刻情報取得装置。
2. 前記制御手段は、
   先ず、少なくとも２フレーム長のタイムコード信号に基づいて前記分同期点検出手段に前記フレームの開始点を検出させ、
   次に、生成された時刻データが不整合と判定された場合に、１フレーム長のタイムコード信号を加えることによって前記分同期点検出手段に前記フレームの開始点を検出させることを特徴とする請求項１記載の時刻情報取得装置。
3. 前記復号手段は、
   前記分同期点検出手段の検出処理中に前記検出データ取得手段により取得されて前記検出データ記憶手段に記憶されている検出データの中から、前記分同期点検出手段により検出された前記フレームの開始点から始まる検出データに基づいて時刻データを生成することを特徴とする請求項１記載の時刻情報取得装置。
4. 時刻を計数する計時手段と、
   前記整合性判定手段により整合と判定された時刻データが得られた場合に前記計時手段の計時データを修正する時刻修正手段と、
   を備え、
   前記時刻修正手段は、
   前記整合と判定された時刻データが取得された場合に、この取得後の所定期間内に前記計時データの修正タイミングを設定する修正タイミング設定手段と、
   前記整合と判定された時刻データの復号元であるタイムコード信号のフレームの開始点から前記修正タイミングまでの時間差を当該時刻データに加えた設定時刻データを算出する算出手段と、
   前記修正タイミングに前記計時手段の計時データを前記設定時刻データに設定変更する時刻設定手段と、
   を有していることを特徴とする請求項１記載の時刻情報取得装置。
5. 時刻を計時する計時手段と、
   時刻を表示する時刻表示手段と、
   標準電波を受信して前記タイムコード信号を出力する電波受信手段と、
   前記タイムコード信号を入力して時刻情報を取得する請求項１〜３の何れか一項に記載の時刻情報取得装置と、
   この時刻情報取得装置により取得された時刻情報に基づいて前記計時手段の計時時刻を修正する時刻修正手段と、
   を備えたことを特徴とする電波時計。
6. 時刻を表示する時刻表示手段と、
   標準電波を受信して前記タイムコード信号を出力する電波受信手段と、
   請求項４記載の時刻情報取得装置と、
   を備えたことを特徴とする電波時計。
7. 標準電波から抽出されたタイムコード信号中のパルス信号を識別することで当該タイムコードのフレームの開始点を検出する分同期点検出手段と、
   前記分同期点検出手段による取得処理中を含めて前記タイムコード信号の個々のパルス信号の計測を行って当該パルス信号を識別するための検出データを取得する検出データ取得手段と、
   この検出データ取得手段により取得された検出データを記憶する検出データ記憶手段と、
   前記タイムコード信号のフレームの開始点の情報と前記検出データ記憶手段に記憶された検出データとに基づいて前記タイムコード信号の一連の符号列を復号して時刻データを生成する復号手段と、
   この復号手段により復号された時刻データの整合性について判定する整合性判定手段と、
   前記整合性判定手段の判定結果が不整合である場合に、前記分同期点検出手段により前記フレームの開始点を再度検出させ、
   再度検出されたフレームの開始点と前記検出データ記憶手段に新たに記憶された検出データ及び上記不整合と判定した時に用いた検出データとに基づいて前記復号手段により時刻データを再度生成させる制御手段と、
   を備えたことを特徴とする時刻情報取得装置。

Images