JPH06253546A - Ｐｗｍインバータ制御装置 - Google Patents
Ｐｗｍインバータ制御装置Info
- Publication number
- JPH06253546A JPH06253546A JP5041192A JP4119293A JPH06253546A JP H06253546 A JPH06253546 A JP H06253546A JP 5041192 A JP5041192 A JP 5041192A JP 4119293 A JP4119293 A JP 4119293A JP H06253546 A JPH06253546 A JP H06253546A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pwm
- command
- output
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 多パルスモードから少パルスモードまで、Ｐ
ＷＭインバータの出力基本周波数成分電圧が電圧指令値
と常に一致するようなパルス幅変調を行なえるようにす
る。 【構成】 交流電圧指令出力回路１１は、交流電圧の指
令値を｜Ｖ｜×ｓｉｎθと定義した場合の振幅｜Ｖ｜及
び電圧指令位相θの信号を出力する。比較波出力手段３
１は、この電圧指令位相θ、及びパルスモード指令出力
回路１２からのパルスモード指令の入力に基いて比較波
Ｖc1，Ｖc2を出力する。この比較波Ｖc1，Ｖc2は、基本
周波数成分を考慮し、フーリェ級数により演算したもの
を予め記憶していたものである。正負切換手段３２は、
位相θにより振幅｜Ｖ｜の符号を切り換えた信号Ｖs を
出力する。大小比較手段３３は、比較波Ｖc1，Ｖc2と信
号Ｖs との大小関係に基いて、ＰＷＭ制御信号を出力す
る。
ＷＭインバータの出力基本周波数成分電圧が電圧指令値
と常に一致するようなパルス幅変調を行なえるようにす
る。 【構成】 交流電圧指令出力回路１１は、交流電圧の指
令値を｜Ｖ｜×ｓｉｎθと定義した場合の振幅｜Ｖ｜及
び電圧指令位相θの信号を出力する。比較波出力手段３
１は、この電圧指令位相θ、及びパルスモード指令出力
回路１２からのパルスモード指令の入力に基いて比較波
Ｖc1，Ｖc2を出力する。この比較波Ｖc1，Ｖc2は、基本
周波数成分を考慮し、フーリェ級数により演算したもの
を予め記憶していたものである。正負切換手段３２は、
位相θにより振幅｜Ｖ｜の符号を切り換えた信号Ｖs を
出力する。大小比較手段３３は、比較波Ｖc1，Ｖc2と信
号Ｖs との大小関係に基いて、ＰＷＭ制御信号を出力す
る。
Description
【０００１】
【産業上の利用分野】本発明は、同期式ＰＷＭ制御を行
なうＰＷＭインバータ制御装置に関する。
なうＰＷＭインバータ制御装置に関する。
【０００２】
【従来の技術】図１１は従来のＰＷＭインバータ制御装
置の構成を示すブロック図である。この図において、Ｐ
ＷＭインバータ制御装置１４は交流電圧指令出力回路１
１、パルスモード指令出力回路１２、三角波比較回路１
６により構成されている。
置の構成を示すブロック図である。この図において、Ｐ
ＷＭインバータ制御装置１４は交流電圧指令出力回路１
１、パルスモード指令出力回路１２、三角波比較回路１
６により構成されている。
【０００３】三角波比較回路１６は、交流電圧指令出力
回路１１からの電圧指令信号と三角波との比較に基き、
パルスモード指令に対応する数のＰＷＭ制御信号をＰＷ
Ｍインバータ１５に出力する。
回路１１からの電圧指令信号と三角波との比較に基き、
パルスモード指令に対応する数のＰＷＭ制御信号をＰＷ
Ｍインバータ１５に出力する。
【０００４】図９は、三角波比較回路１６が入出力する
信号の対応関係を示す波形図であり、３レベルインバー
タにより三角波比較同期１パルスＰＷＭ制御を行なった
場合のものである。この図に示すように、三角波比較回
路１６は、三角波９１，９２と電圧指令信号９３との大
小関係の比較に基き、基本周波数成分電圧９５を有する
ＰＷＭ制御信号９４を生成する。
信号の対応関係を示す波形図であり、３レベルインバー
タにより三角波比較同期１パルスＰＷＭ制御を行なった
場合のものである。この図に示すように、三角波比較回
路１６は、三角波９１，９２と電圧指令信号９３との大
小関係の比較に基き、基本周波数成分電圧９５を有する
ＰＷＭ制御信号９４を生成する。
【０００５】
【発明が解決しようとする課題】上記のように従来のＰ
ＷＭインバータ制御装置では、パルス数の多少にかかわ
らず、三角波比較、あるいは、のこぎり波比較等に基い
てＰＷＭ制御を行なっていた。
ＷＭインバータ制御装置では、パルス数の多少にかかわ
らず、三角波比較、あるいは、のこぎり波比較等に基い
てＰＷＭ制御を行なっていた。
【０００６】しかし、多パルスモードの場合には、従来
の三角波比較や、のこぎり波比較などに基くＰＷＭ制御
でも特に問題は生じないが、図９の場合のように、パル
ス数の少ないモードの場合には問題となる場合がある。
の三角波比較や、のこぎり波比較などに基くＰＷＭ制御
でも特に問題は生じないが、図９の場合のように、パル
ス数の少ないモードの場合には問題となる場合がある。
【０００７】図１０は、電圧指令の振幅と、基本周波数
成分電圧との関係を示す特性図である。本来は、直線９
７のように、電圧指令の振幅と出力基本周波数成分の電
圧とが正確に一致するのが望ましいが、パルス数の少な
いモードの場合にも上記の三角波比較等に基く制御を行
なうと、曲線９８に示すように、両者の値が大きく異な
り、また、非線形な特性となる。
成分電圧との関係を示す特性図である。本来は、直線９
７のように、電圧指令の振幅と出力基本周波数成分の電
圧とが正確に一致するのが望ましいが、パルス数の少な
いモードの場合にも上記の三角波比較等に基く制御を行
なうと、曲線９８に示すように、両者の値が大きく異な
り、また、非線形な特性となる。
【０００８】そのため、多パルスモードからパルス数の
少ないモードに切換えた時には、出力基本周波数成分電
圧のステップ変化が起こる場合があり、なめらかな出力
電圧変化を必要とする用途では、問題となっていた。ま
た、このインバータを制御ループに含めて制御を行なっ
た場合には、制御特性が、ＰＷＭの非線形性により設定
した特性からずれて、不安定現象を起こすという問題が
起こり得る。
少ないモードに切換えた時には、出力基本周波数成分電
圧のステップ変化が起こる場合があり、なめらかな出力
電圧変化を必要とする用途では、問題となっていた。ま
た、このインバータを制御ループに含めて制御を行なっ
た場合には、制御特性が、ＰＷＭの非線形性により設定
した特性からずれて、不安定現象を起こすという問題が
起こり得る。
【０００９】本発明は、上記事情に鑑みてなされたもの
であり、多パルスモードから少パルスモードまで、ＰＷ
Ｍインバータの出力基本周波数成分電圧が電圧指令値と
常に一致するようなパルス幅変調を行なうことができる
ＰＷＭインバータ制御装置を提供することを目的とす
る。
であり、多パルスモードから少パルスモードまで、ＰＷ
Ｍインバータの出力基本周波数成分電圧が電圧指令値と
常に一致するようなパルス幅変調を行なうことができる
ＰＷＭインバータ制御装置を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】本発明は、上記課題を解
決するための手段として、出力交流電圧の周波数と搬送
波の周波数とを同期させる同期式ＰＷＭによりＰＷＭイ
ンバータに直流／交流変換を行なわせるＰＷＭインバー
タ制御装置において、前記ＰＷＭインバータに出力させ
る交流電圧の指令値を出力する交流電圧指令出力回路
と、前記ＰＷＭインバータに出力させるＰＷＭ波形のパ
ルス数の指令値を出力するパルスモード指令出力回路
と、前記パルスモード指令出力回路によって指令された
パルス数を持ったＰＷＭ電圧波形の基本周波数成分電圧
と、前記交流電圧の指令値とが一致するようにＰＷＭ波
形を演算し、この演算結果に基き前記ＰＷＭインバータ
にＰＷＭ制御信号を出力する基本周波数成分電圧演算回
路と、を備えたことを特徴とするものである。
決するための手段として、出力交流電圧の周波数と搬送
波の周波数とを同期させる同期式ＰＷＭによりＰＷＭイ
ンバータに直流／交流変換を行なわせるＰＷＭインバー
タ制御装置において、前記ＰＷＭインバータに出力させ
る交流電圧の指令値を出力する交流電圧指令出力回路
と、前記ＰＷＭインバータに出力させるＰＷＭ波形のパ
ルス数の指令値を出力するパルスモード指令出力回路
と、前記パルスモード指令出力回路によって指令された
パルス数を持ったＰＷＭ電圧波形の基本周波数成分電圧
と、前記交流電圧の指令値とが一致するようにＰＷＭ波
形を演算し、この演算結果に基き前記ＰＷＭインバータ
にＰＷＭ制御信号を出力する基本周波数成分電圧演算回
路と、を備えたことを特徴とするものである。
【００１１】
【作用】上記構成において、基本周波数成分電圧演算回
路は、ＰＷＭインバータの出力基本周波数成分電圧が電
圧指令値と一致するようなＰＷＭ波形を演算する。すな
わち、このＰＷＭインバータ制御装置を用いると、基本
波成分電圧を考慮にいれてＰＷＭ制御信号を作成するの
で、このＰＷＭ制御信号により動作するＰＷＭインバー
タの出力基本周波数成分電圧を電圧指令値に一致させる
ことができる。
路は、ＰＷＭインバータの出力基本周波数成分電圧が電
圧指令値と一致するようなＰＷＭ波形を演算する。すな
わち、このＰＷＭインバータ制御装置を用いると、基本
波成分電圧を考慮にいれてＰＷＭ制御信号を作成するの
で、このＰＷＭ制御信号により動作するＰＷＭインバー
タの出力基本周波数成分電圧を電圧指令値に一致させる
ことができる。
【００１２】
【実施例】以下、本発明の実施例を図１乃至図８に基き
説明する。但し、図１１と同様の構成要素には同一符号
を付することとし、重複した説明を省略する。
説明する。但し、図１１と同様の構成要素には同一符号
を付することとし、重複した説明を省略する。
【００１３】図１は本発明の実施例の構成を示すブロッ
ク図である。この図において、ＰＷＭインバータ制御装
置１４は、図１１における三角波比較回路１６の代わり
に、基本周波数成分電圧演算回路１３を有している。こ
の基本周波数成分電圧演算回路１３は、図３に示すよう
に、比較波出力手段３１、正負切換手段３２、大小比較
手段３３により構成されている。
ク図である。この図において、ＰＷＭインバータ制御装
置１４は、図１１における三角波比較回路１６の代わり
に、基本周波数成分電圧演算回路１３を有している。こ
の基本周波数成分電圧演算回路１３は、図３に示すよう
に、比較波出力手段３１、正負切換手段３２、大小比較
手段３３により構成されている。
【００１４】まず、３レベルインバータの同期１パルス
ＰＷＭモードについて図２乃至図４を参照しつつ説明す
る。３レベルインバータとは＋ＶDC，−ＶDC，０の３つ
のレベルの電圧を出力できるインバータであり、中性点
クランプ式インバータ、単相フルブリッジインバータな
どがこれにあたる。
ＰＷＭモードについて図２乃至図４を参照しつつ説明す
る。３レベルインバータとは＋ＶDC，−ＶDC，０の３つ
のレベルの電圧を出力できるインバータであり、中性点
クランプ式インバータ、単相フルブリッジインバータな
どがこれにあたる。
【００１５】図２により、３レベルインバータの同期Ｐ
ＷＭ１パルス波形の基本周波数成分電圧を演算するため
に行なうフーリェ級数展開について説明する。３レベル
インバータの同期ＰＷＭ１パルス波形を、図２に示すよ
うに、その基本波成分電圧がＡ×ｓｉｎθ（Ａは比例定
数）の形になるようにθを設定し、θの関数ｆ（θ）と
して式で表すと次のようになる。
ＷＭ１パルス波形の基本周波数成分電圧を演算するため
に行なうフーリェ級数展開について説明する。３レベル
インバータの同期ＰＷＭ１パルス波形を、図２に示すよ
うに、その基本波成分電圧がＡ×ｓｉｎθ（Ａは比例定
数）の形になるようにθを設定し、θの関数ｆ（θ）と
して式で表すと次のようになる。
【００１６】
【数１】 基本波成分電圧の振幅｜Ｖ｜は、フーリェ級数展開の公
式より、次式で表される。
式より、次式で表される。
【００１７】
【数２】 したがって、基本波成分電圧の振幅が｜Ｖ｜であるよう
な３レベルインバータの同期ＰＷＭ１パルスモードの波
形は、図２で定義されるθ1 について、 θ1 ＝ｃｏｓ-1（｜Ｖ｜・π／４・ＶDC）） を演算し、その結果により前記ｆ（θ）を求めることに
よって得られる。
な３レベルインバータの同期ＰＷＭ１パルスモードの波
形は、図２で定義されるθ1 について、 θ1 ＝ｃｏｓ-1（｜Ｖ｜・π／４・ＶDC）） を演算し、その結果により前記ｆ（θ）を求めることに
よって得られる。
【００１８】次に、図３の動作を説明する。交流電圧指
令出力回路１１は、出力電圧指令値を｜Ｖ｜・ｓｉｎθ
と定義した場合の振幅｜Ｖ｜と位相θとを出力する。パ
ルスモード指令出力回路１２は、ＰＷＭ波形のパルス数
指令値を出力する。比較波出力手段３１は、パルスモー
ド信号を受けて３レベルインバータ同期１パルスモード
ＰＷＭ用の比較波を出力するように切り換わる。さら
に、出力電圧指令の位相θを受けて、このθに応じた２
つの比較波Ｖc1，Ｖc2を、メモリに記憶されていた値か
ら読みだして出力する。これらの比較波Ｖc1，Ｖc2は１
パルスモード用として予め次のような演算をしてメモリ
に記憶させておいたものである。
令出力回路１１は、出力電圧指令値を｜Ｖ｜・ｓｉｎθ
と定義した場合の振幅｜Ｖ｜と位相θとを出力する。パ
ルスモード指令出力回路１２は、ＰＷＭ波形のパルス数
指令値を出力する。比較波出力手段３１は、パルスモー
ド信号を受けて３レベルインバータ同期１パルスモード
ＰＷＭ用の比較波を出力するように切り換わる。さら
に、出力電圧指令の位相θを受けて、このθに応じた２
つの比較波Ｖc1，Ｖc2を、メモリに記憶されていた値か
ら読みだして出力する。これらの比較波Ｖc1，Ｖc2は１
パルスモード用として予め次のような演算をしてメモリ
に記憶させておいたものである。
【００１９】 Ｖc1＝ ４・ＶDC／π×ｃｏｓθ Ｖc2＝−４・ＶDC／π×ｃｏｓθ 正負切換手段３２においては、出力電圧指令の位相θと
振幅｜Ｖ｜とを受けて、位相θにより振幅｜Ｖ｜の、符
号を切り換えた出力Ｖs を次のように出力する。
振幅｜Ｖ｜とを受けて、位相θにより振幅｜Ｖ｜の、符
号を切り換えた出力Ｖs を次のように出力する。
【００２０】
【数３】 大小比較手段３３においては、比較波出力手段３１より
出力されたＶc1，Ｖc2と、正負切換手段３２より出力さ
れたＶs とを大小比較し、その結果により次のようなＰ
ＷＭ制御信号ＶPWM を出力する。
出力されたＶc1，Ｖc2と、正負切換手段３２より出力さ
れたＶs とを大小比較し、その結果により次のようなＰ
ＷＭ制御信号ＶPWM を出力する。
【００２１】
【数４】 図４に大小比較手段３３で行なわれる大小比較とその出
力との関係を図示する。０≦θ＜π／２の範囲におい
て、Ｖs とＶc1との大小が入れ換わる位相θはＶs ＝Ｖ
c1を満たすθである。つまり｜Ｖ｜＝４・ＶDC／π×ｃ
ｏｓθを満たすθであり、これは図２に示すθ1 に相当
する。π／２≦θ＜πの範囲でＶs とＶc2、π≦θ＜３
π／２の範囲でＶs とＶc1、３π／２≦θ＜２πの範囲
でＶs とＶc2のそれぞれの大小が入れ換わる位相θも同
様にそれぞれ図２に示すθ2 ，θ3，θ4 に相当する。
力との関係を図示する。０≦θ＜π／２の範囲におい
て、Ｖs とＶc1との大小が入れ換わる位相θはＶs ＝Ｖ
c1を満たすθである。つまり｜Ｖ｜＝４・ＶDC／π×ｃ
ｏｓθを満たすθであり、これは図２に示すθ1 に相当
する。π／２≦θ＜πの範囲でＶs とＶc2、π≦θ＜３
π／２の範囲でＶs とＶc1、３π／２≦θ＜２πの範囲
でＶs とＶc2のそれぞれの大小が入れ換わる位相θも同
様にそれぞれ図２に示すθ2 ，θ3，θ4 に相当する。
【００２２】すなわち大小比較手段３３より出力される
ＰＷＭ制御信号ＶPWM は、基本波成分電圧が電圧指令値
に等しい３レベルインバータＰＷＭ１パルス波形とな
る。以上の結果から明らかなように、本発明では、基本
波成分電圧を考慮にいれてＰＷＭ制御信号を作成するの
で、このＰＷＭ制御信号により動作するＰＷＭインバー
タの出力基本周波数成分電圧を電圧指令値に一致させる
ことができる。
ＰＷＭ制御信号ＶPWM は、基本波成分電圧が電圧指令値
に等しい３レベルインバータＰＷＭ１パルス波形とな
る。以上の結果から明らかなように、本発明では、基本
波成分電圧を考慮にいれてＰＷＭ制御信号を作成するの
で、このＰＷＭ制御信号により動作するＰＷＭインバー
タの出力基本周波数成分電圧を電圧指令値に一致させる
ことができる。
【００２３】図５は３レベルインバータの同期ＰＷＭ１
パルスモードにおける本発明の第２の実施例を示す構成
図である。図５において、交流電圧指令出力回路１１
は、出力電圧指令値を｜Ｖ｜・ｓｉｎθと定義した場合
の振幅｜Ｖ｜と位相θとを出力する。パルスモード指令
出力回路１２は、ＰＷＭ波形のパルス数指令値として、
１パルスの波形を出力させる命令信号を出力する。位相
パターン出力手段５１は、パルスモード指令信号と電圧
指令波高値｜Ｖ｜をうけて、同期ＰＷＭ１パルスモード
で出力基本周波数成分電圧が｜Ｖ｜となるように図２に
示すようなＰＷＭ波形の電圧切換位相θ1 〜θ4 を、記
憶していた内部メモリから出力する。このθ1 〜θ
4 は、前記フーリェ級数展開をもとに求めた位相、 θ1 ＝ｃｏｓ-1（｜Ｖ｜・π／（４・ＶDC）） により、予め次の計算をしてメモリに記憶されている。
パルスモードにおける本発明の第２の実施例を示す構成
図である。図５において、交流電圧指令出力回路１１
は、出力電圧指令値を｜Ｖ｜・ｓｉｎθと定義した場合
の振幅｜Ｖ｜と位相θとを出力する。パルスモード指令
出力回路１２は、ＰＷＭ波形のパルス数指令値として、
１パルスの波形を出力させる命令信号を出力する。位相
パターン出力手段５１は、パルスモード指令信号と電圧
指令波高値｜Ｖ｜をうけて、同期ＰＷＭ１パルスモード
で出力基本周波数成分電圧が｜Ｖ｜となるように図２に
示すようなＰＷＭ波形の電圧切換位相θ1 〜θ4 を、記
憶していた内部メモリから出力する。このθ1 〜θ
4 は、前記フーリェ級数展開をもとに求めた位相、 θ1 ＝ｃｏｓ-1（｜Ｖ｜・π／（４・ＶDC）） により、予め次の計算をしてメモリに記憶されている。
【００２４】θ1 ＝θ1 、θ2 ＝π−θ1 、θ2 ＝π＋
θ1 、θ4 ＝２π−θ1 位相比較手段５２は、電圧指令位相θと位相パターン出
力手段５１より出力されるθ1 〜θ4 とを比較し、次の
条件分岐によりＰＷＭ制御信号ＶPWM を出力する。
θ1 、θ4 ＝２π−θ1 位相比較手段５２は、電圧指令位相θと位相パターン出
力手段５１より出力されるθ1 〜θ4 とを比較し、次の
条件分岐によりＰＷＭ制御信号ＶPWM を出力する。
【００２５】
【数５】 本実施例によって出力されるＰＷＭ制御信号ＶPWM は、
第１の実施例により出力されるＰＷＭ制御信号と同一で
あり、従って、本発明は、本実施例の構成によっても実
現することが可能である。
第１の実施例により出力されるＰＷＭ制御信号と同一で
あり、従って、本発明は、本実施例の構成によっても実
現することが可能である。
【００２６】本実施例は、１パルスモード以外の多パル
スモードにおいても実施することができる。図５の構成
を、３レベルインバータの同期３パルスモードへ適用し
た例を以下に示す。図６により、３レベルインバータの
同期ＰＷＭ３パルス波形の基本周波数成分電圧を演算す
るために行なうフーリェ級数展開について説明する。
スモードにおいても実施することができる。図５の構成
を、３レベルインバータの同期３パルスモードへ適用し
た例を以下に示す。図６により、３レベルインバータの
同期ＰＷＭ３パルス波形の基本周波数成分電圧を演算す
るために行なうフーリェ級数展開について説明する。
【００２７】３レベルインバータの同期１パルスＰＷＭ
モードと同様に図６により定義される位相θ1 ，θ2 ，
θ3 により同期３パルスモードの基本波成分電圧を計算
すると、次式のようになる。
モードと同様に図６により定義される位相θ1 ，θ2 ，
θ3 により同期３パルスモードの基本波成分電圧を計算
すると、次式のようになる。
【００２８】 ｜Ｖ｜＝４・ＶDC／π・（ｃｏｓθ1 −ｃｏｓθ2 ＋ｃｏｓθ3 ） したがって、基本周波数成分電圧の振幅が｜Ｖ｜である
ような３レベルインバータの同期ＰＷＭ３パルスモード
の波形は、図６で定義される位相θ1 ，θ2 ，θ3 につ
いて、０≦θ1 ，θ2 ，θ3 ＜π／２の範囲で上記式を
満たすような値を自由に選び、その結果により図６に示
すｆ（θ）を求めることによって得られる。例えば、θ
1 ，θ2 をそれぞれπ／６、π／４に固定すると基本波
成分は、次式で示すようにθ3 のみの関数となる。
ような３レベルインバータの同期ＰＷＭ３パルスモード
の波形は、図６で定義される位相θ1 ，θ2 ，θ3 につ
いて、０≦θ1 ，θ2 ，θ3 ＜π／２の範囲で上記式を
満たすような値を自由に選び、その結果により図６に示
すｆ（θ）を求めることによって得られる。例えば、θ
1 ，θ2 をそれぞれπ／６、π／４に固定すると基本波
成分は、次式で示すようにθ3 のみの関数となる。
【００２９】
【数６】 この場合の、基本波成分電圧の振幅が｜Ｖ｜であるよう
な３レベルインバータの同期ＰＷＭ３パルスモードの波
形は、次式でθ3 を演算することによって得られる。
な３レベルインバータの同期ＰＷＭ３パルスモードの波
形は、次式でθ3 を演算することによって得られる。
【００３０】
【数７】 次に、第３の実施例として、図５に示した第２の実施例
の構成を、＋ＶDC，−ＶDCの２値を出力とするフルブリ
ッジインバータの同期３パルスモードへ適用した例を説
明する。図７により、フルブリッジインバータの同期Ｐ
ＷＭ３パルス波形の基本周波数成分電圧を演算するため
に行なうフーリェ級数展開について説明する。
の構成を、＋ＶDC，−ＶDCの２値を出力とするフルブリ
ッジインバータの同期３パルスモードへ適用した例を説
明する。図７により、フルブリッジインバータの同期Ｐ
ＷＭ３パルス波形の基本周波数成分電圧を演算するため
に行なうフーリェ級数展開について説明する。
【００３１】フルブリッジインバータの同期ＰＷＭ３パ
ルス波形を、図８に示すように、その基本波成分電圧が
Ａ×ｓｉｎθ（Ａは比例定数）の形になるようにθを設
定し、θの関数ｆ（θ）として式で表すと次のようにな
る。
ルス波形を、図８に示すように、その基本波成分電圧が
Ａ×ｓｉｎθ（Ａは比例定数）の形になるようにθを設
定し、θの関数ｆ（θ）として式で表すと次のようにな
る。
【００３２】
【数８】 基本波成分の振幅｜Ｖ｜は、フーリェ級数展開の公式よ
り、次式で表される。
り、次式で表される。
【００３３】
【数９】 したがって、基本波成分電圧の振幅が｜Ｖ｜であるよう
なフルブリッジインバータの同期ＰＷＭ３パルスモード
の波形は、図８で定義されるθ1 について、 θ1 ＝ｃｏｓ-1（（｜Ｖ｜・π／（４・ＶDC）＋１）／２） を演算し、その結果により前記ｆ（θ）を求めることに
より得られる。
なフルブリッジインバータの同期ＰＷＭ３パルスモード
の波形は、図８で定義されるθ1 について、 θ1 ＝ｃｏｓ-1（（｜Ｖ｜・π／（４・ＶDC）＋１）／２） を演算し、その結果により前記ｆ（θ）を求めることに
より得られる。
【００３４】図５において、交流電圧指令出力回路１１
は、出力電圧指令値を｜Ｖ｜・ｓｉｎθと定義した場合
の振幅｜Ｖ｜と位相θとを出力する。パルスモード指令
出力回路１２は、ＰＷＭ波形のパルス数指令値として、
３パルスの波形を出力させる命令信号を出力する。位相
パターン出力手段５１は、パルスモード指令信号と電圧
指令波高値｜Ｖ｜をうけて、同期ＰＷＭ３パルスモード
で出力基本波成分電圧が｜Ｖ｜となるように図７に示す
ようなＰＷＭ波形の電圧切り換え位相θ1 〜θ4 を、記
憶していたメモリから出力する。このθ1 〜θ4 は、前
記フーリェ級数展開をもとに求めた位相θ1 ＝ｃｏｓ-1
（（｜Ｖ｜・π／（４・ＶDC）＋１）／２）により、予
め次の計算をしてメモリに記憶されている。
は、出力電圧指令値を｜Ｖ｜・ｓｉｎθと定義した場合
の振幅｜Ｖ｜と位相θとを出力する。パルスモード指令
出力回路１２は、ＰＷＭ波形のパルス数指令値として、
３パルスの波形を出力させる命令信号を出力する。位相
パターン出力手段５１は、パルスモード指令信号と電圧
指令波高値｜Ｖ｜をうけて、同期ＰＷＭ３パルスモード
で出力基本波成分電圧が｜Ｖ｜となるように図７に示す
ようなＰＷＭ波形の電圧切り換え位相θ1 〜θ4 を、記
憶していたメモリから出力する。このθ1 〜θ4 は、前
記フーリェ級数展開をもとに求めた位相θ1 ＝ｃｏｓ-1
（（｜Ｖ｜・π／（４・ＶDC）＋１）／２）により、予
め次の計算をしてメモリに記憶されている。
【００３５】θ1 ＝θ1 、θ2 ＝π−θ1 、θ3 ＝π−
θ1 、θ4 ＝２π−θ1 位相比較手段５２は、電圧指令位相θと位相パターン出
力手段１３より出力されるθ1 〜θ4 とを比較し、次の
条件分岐によりＰＷＭ制御信号ＶPWM を出力する。
θ1 、θ4 ＝２π−θ1 位相比較手段５２は、電圧指令位相θと位相パターン出
力手段１３より出力されるθ1 〜θ4 とを比較し、次の
条件分岐によりＰＷＭ制御信号ＶPWM を出力する。
【００３６】
【数１０】 このＰＷＭ制御信号ＶPWM によって動作するＰＷＭフル
ブリッジインバータより出力されるＰＷＭ電圧波形の基
本周波数成分は電圧指令値と一致する。
ブリッジインバータより出力されるＰＷＭ電圧波形の基
本周波数成分は電圧指令値と一致する。
【００３７】次に、第４の実施例として、図３に示した
第１の実施例の構成を、フルブリッジインバータの同期
３パルスモードへ適用した例を説明する。前記第３の実
施例で示したように、図７に示したフルブリッジインバ
ータの同期３パルスモード波形の、基本周波数成分電圧
の振幅｜Ｖ｜は、次式で与えられる。
第１の実施例の構成を、フルブリッジインバータの同期
３パルスモードへ適用した例を説明する。前記第３の実
施例で示したように、図７に示したフルブリッジインバ
ータの同期３パルスモード波形の、基本周波数成分電圧
の振幅｜Ｖ｜は、次式で与えられる。
【００３８】 ｜Ｖ｜＝４・ＶDC／π・（２・ｃｏｓ（θ1 ）−１） 交流電圧指令出力回路１１は、出力電圧指令値を｜Ｖ｜
・ｓｉｎθと定義した場合の振幅｜Ｖ｜と位相θとを出
力する。パルスモード出力回路１２は、ＰＷＭ波形のパ
ルス数指令値を出力する。比較波出力手段３１は、パル
スモード信号を受けてフルブリッジインバータ同期３パ
ルスモードＰＷＭ用の比較波を出力するように切り換わ
る。さらに、出力電圧指令の位相θを受けて、このθに
応じた比較波Ｖc1，Ｖc2を、内部メモリに記憶されてい
た値から読みだして出力する。この比較波Ｖc1，Ｖc2は
３パルスモード用として予め次のような演算をして内部
メモリに記憶させておいたものである。
・ｓｉｎθと定義した場合の振幅｜Ｖ｜と位相θとを出
力する。パルスモード出力回路１２は、ＰＷＭ波形のパ
ルス数指令値を出力する。比較波出力手段３１は、パル
スモード信号を受けてフルブリッジインバータ同期３パ
ルスモードＰＷＭ用の比較波を出力するように切り換わ
る。さらに、出力電圧指令の位相θを受けて、このθに
応じた比較波Ｖc1，Ｖc2を、内部メモリに記憶されてい
た値から読みだして出力する。この比較波Ｖc1，Ｖc2は
３パルスモード用として予め次のような演算をして内部
メモリに記憶させておいたものである。
【００３９】 Ｖc1＝Ｖc2＝４・ＶDC／π×（２・ｃｏｓθ−１） （０≦θ＜π／３） Ｖc1＝Ｖc2＝０ （π／３≦θ＜２π／３） Ｖc1＝Ｖc2＝−４・ＶDC／π×（２・ｃｏｓθ＋１） （２π／３≦θ＜π） Ｖc1＝Ｖc2＝４・ＶDC／π×（２・ｃｏｓθ＋１） （π≦θ＜４π／３） Ｖc1＝Ｖc2＝０ （４π／３≦θ＜５π／３） Ｖc1＝Ｖc2＝−４・ＶDC／π×（２・ｃｏｓθ−１） （５π／３≦θ＜２π） 正負切換手段３２においては、出力電圧指令の位相θと
振幅｜Ｖ｜とを受けて、位相θにより振幅｜Ｖ｜の符号
を切り換えた出力Ｖs を次のように出力する。
振幅｜Ｖ｜とを受けて、位相θにより振幅｜Ｖ｜の符号
を切り換えた出力Ｖs を次のように出力する。
【００４０】 Ｖs ＝＋｜Ｖ｜ （０≦θ＜π） ＝−｜Ｖ｜ （π≦θ＜２π） 大小比較手段３３においては、比較波出力手段３１より
出力されたＶc1，Ｖc2と、正負切換手段３２より出力さ
れたＶs とを大小比較し、その結果により次のようなＰ
ＷＭ制御信号ＶPWM を出力する。
出力されたＶc1，Ｖc2と、正負切換手段３２より出力さ
れたＶs とを大小比較し、その結果により次のようなＰ
ＷＭ制御信号ＶPWM を出力する。
【００４１】 ＶPWM ＝＋ＶDC（Ｖs ≧Ｖc1かつＶs ≧Ｖc2の時） ＝−ＶDC（Ｖs ＜Ｖc1かつＶs ＜Ｖc2の時） 比較波出力手段３１から出力される比較波Ｖc1，Ｖc2は
本実施例においては同一であるので、一つの比較波Ｖc
に置き換えても良い。この場合大小比較手段３３で行な
われる大小比較は、前記比較波Ｖc と、正負切換手段３
２より出力されたＶs とで行なう。
本実施例においては同一であるので、一つの比較波Ｖc
に置き換えても良い。この場合大小比較手段３３で行な
われる大小比較は、前記比較波Ｖc と、正負切換手段３
２より出力されたＶs とで行なう。
【００４２】図８に、比較波出力手段３１からの出力を
１つの比較波Ｖc にした場合に大小比較手段３３で行な
われる大小比較とその出力との関係を図示する。第１の
実施例と同様に、このＰＷＭ制御信号ＶPWM によって動
作するＰＷＭフルブリッジインバータより出力されるＰ
ＷＭ電圧波形の基本周波数成分は電圧指令値と一致す
る。
１つの比較波Ｖc にした場合に大小比較手段３３で行な
われる大小比較とその出力との関係を図示する。第１の
実施例と同様に、このＰＷＭ制御信号ＶPWM によって動
作するＰＷＭフルブリッジインバータより出力されるＰ
ＷＭ電圧波形の基本周波数成分は電圧指令値と一致す
る。
【００４３】
【発明の効果】以上のように、本発明によれば、ＰＷＭ
インバータの出力電圧の基本周波数成分が電圧指令値に
常に一致するので、パルスモードの切り換え時に、なめ
らかな電圧変化を得ることができると共に、このＰＷＭ
インバータ制御装置を制御ループに組み込んだ場合に設
定どうりの線形な制御特性を得ることができる。
インバータの出力電圧の基本周波数成分が電圧指令値に
常に一致するので、パルスモードの切り換え時に、なめ
らかな電圧変化を得ることができると共に、このＰＷＭ
インバータ制御装置を制御ループに組み込んだ場合に設
定どうりの線形な制御特性を得ることができる。
【図１】本発明の構成を示すブロック図。
【図２】３レベルインバータの同期１パルスＰＷＭモー
ド波形を示す波形図。
ド波形を示す波形図。
【図３】第１の実施例の要部構成を示すブロック図。
【図４】第１の実施例の大小比較手段での入出力関係を
示す波形図。
示す波形図。
【図５】第２の実施例の要部構成を示すブロック図。
【図６】３レベルインバータの同期３パルスＰＷＭモー
ド波形を示す波形図。
ド波形を示す波形図。
【図７】フルブリッジインバータ同期３パルスモードの
波形を示す波形図。
波形を示す波形図。
【図８】第４の実施例の大小比較手段での入出力関係を
示す波形図。
示す波形図。
【図９】従来の三角波比較に基く同期１パルスモードの
波形を示す波形図。
波形を示す波形図。
【図１０】従来の三角波比較同期１パルスモードの電圧
指令値振幅と出力基本波成分電圧の振幅との関係を示す
説明図。
指令値振幅と出力基本波成分電圧の振幅との関係を示す
説明図。
【図１１】従来の三角波比較ＰＷＭ制御装置の構成を示
すブロック図。
すブロック図。
１１ 交流電圧指令出力回路 １２ パルスモード指令出力回路 １３ 基本周波数成分電圧演算回路 １４ ＰＷＭインバータ制御装置 １５ ＰＷＭインバータ ３１ 比較波出力手段 ３２ 正負切換手段 ３３ 大小比較手段 ５１ 位相パターン出力手段 ５２ 位相比較手段
Claims (3)
- 【請求項１】出力交流電圧の周波数と搬送波の周波数と
を同期させる同期式ＰＷＭによりＰＷＭインバータに直
流／交流変換を行なわせるＰＷＭインバータ制御装置に
おいて、 前記ＰＷＭインバータに出力させる交流電圧の指令値を
出力する交流電圧指令出力回路と、 前記ＰＷＭインバータに出力させるＰＷＭ波形のパルス
数の指令値を出力するパルスモード指令出力回路と、 前記パルスモード指令出力回路によって指令されたパル
ス数を持ったＰＷＭ電圧波形の基本周波数成分電圧と、
前記交流電圧の指令値とが一致するようにＰＷＭ波形を
演算し、この演算結果に基き前記ＰＷＭインバータにＰ
ＷＭ制御信号を出力する基本周波数成分電圧演算回路
と、 を備えたことを特徴とするＰＷＭインバータ制御装置。 - 【請求項２】請求項１記載のＰＷＭインバータ制御装置
において、 前記交流電圧指令出力回路は、前記交流電圧の指令値を
｜Ｖ｜×ｓｉｎθと定義した場合の、振幅｜Ｖ｜及び電
圧指令位相θの信号を出力するものであり、 前記基本周波数成分電圧演算回路は、 前記パルスモード指令出力回路からのパルスモード指令
と前記交流電圧指令出力回路からの電圧指令位相θとを
入力し、パルスモード指令で与えられたパルス数に応
じ、基本周波数成分電圧を考慮して予め記憶していた比
較波を電圧指令位相θに従って出力する比較波出力手段
と、 前記交流電圧指令出力回路からの振幅｜Ｖ｜及び電圧指
令位相θを入力し、この振幅｜Ｖ｜につき、電圧指令位
相θに応じて正負を切換えた信号を出力する正負切換手
段と、 前記比較波出力手段からの比較波と前記正負切換手段か
らの信号のレベルとの大小関係を比較し、この比較結果
に基いて前記ＰＷＭ制御信号を出力する大小比較手段
と、 を有するものであることを特徴とするＰＷＭインバータ
制御装置。 - 【請求項３】請求項１記載のＰＷＭインバータ制御装置
において、 前記交流電圧指令出力回路は、前記交流電圧の指令値を
｜Ｖ｜×ｓｉｎθと定義した場合の、振幅｜Ｖ｜及び電
圧指令位相θの信号を出力するものであり、 前記基本周波数成分電圧演算回路は、 前記パルスモード指令出力回路からのパルスモード指令
と前記交流電圧指令出力回路からの振幅｜Ｖ｜とを入力
し、パルスモード指令で与えられたパルス数に応じ、前
記ＰＷＭ制御信号の基本周波数成分電圧の振幅が｜Ｖ｜
となるときの電圧切換位相について、予め記憶していた
電圧切換位相パターンを出力する位相パターン出力手段
と、 前記交流電圧指令出力回路からの電圧指令位相θと前記
位相パターン出力手段からの電圧切換位相パターンとを
比較し、この比較結果に基いて前記ＰＷＭ制御信号を出
力する位相比較手段と、 を有するものであることを特徴とするＰＷＭインバータ
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04119293A JP3171505B2 (ja) | 1993-03-02 | 1993-03-02 | Ｐｗｍインバータ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04119293A JP3171505B2 (ja) | 1993-03-02 | 1993-03-02 | Ｐｗｍインバータ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06253546A true JPH06253546A (ja) | 1994-09-09 |
| JP3171505B2 JP3171505B2 (ja) | 2001-05-28 |
Family
ID=12601566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04119293A Expired - Lifetime JP3171505B2 (ja) | 1993-03-02 | 1993-03-02 | Ｐｗｍインバータ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3171505B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009013835A1 (ja) * | 2007-07-26 | 2009-01-29 | Mitsubishi Electric Corporation | 電力変換装置 |
| DE112007003741T5 (de) | 2007-12-27 | 2011-03-17 | Mitsubishi Electric Corp. | Steuergerät eines Leistungswandlers |
-
1993
- 1993-03-02 JP JP04119293A patent/JP3171505B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009013835A1 (ja) * | 2007-07-26 | 2009-01-29 | Mitsubishi Electric Corporation | 電力変換装置 |
| JP4707740B2 (ja) * | 2007-07-26 | 2011-06-22 | 三菱電機株式会社 | 電力変換装置 |
| US8030874B2 (en) | 2007-07-26 | 2011-10-04 | Mitsubishi Electric Corporation | Power converting apparatus |
| DE112007003741T5 (de) | 2007-12-27 | 2011-03-17 | Mitsubishi Electric Corp. | Steuergerät eines Leistungswandlers |
| US8750009B2 (en) | 2007-12-27 | 2014-06-10 | Mitsubishi Electric Corporation | Controller of a power converter that uses pulse width modulation |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3171505B2 (ja) | 2001-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2017947B1 (en) | Matrix converter, and control method for the matrix converter | |
| EP0229656B1 (en) | A control method for pulse width modulation inverters | |
| US5680299A (en) | Electric power conversion equipment | |
| JPS63234877A (ja) | インバ−タ制御装置 | |
| WO2009084097A1 (ja) | 電力変換器の制御装置 | |
| JP3455788B2 (ja) | 電力変換装置 | |
| JP2005237194A (ja) | 電気車の制御装置 | |
| JP2923727B2 (ja) | 電力変換装置 | |
| JP3171505B2 (ja) | Ｐｗｍインバータ制御装置 | |
| JP3747259B2 (ja) | 電気車の制御装置 | |
| JP3182322B2 (ja) | Ｎｐｃインバータのｐｗｍ制御装置 | |
| JP4002096B2 (ja) | 中性点クランプ式電力変換装置 | |
| US20020121875A1 (en) | Method and apparatus for pulse width modulation | |
| JPH07177753A (ja) | 電力変換装置の制御方法および装置 | |
| JP4277360B2 (ja) | ３レベルインバータの制御装置 | |
| JPH09149658A (ja) | 直列多重型インバータ装置 | |
| Albatran et al. | Comparative harmonic analysis of hybrid 2D-3D SVM and conventional 2D SVM | |
| JPS62181674A (ja) | パルス幅変調形インバ−タ装置 | |
| JP4503937B2 (ja) | 電力変換装置の制御装置 | |
| JP2531681B2 (ja) | 電流形ｐｗｍコンバ―タの制御装置 | |
| JP2531590B2 (ja) | Ｐｗｍ信号の発生方法 | |
| JP2644853B2 (ja) | 電圧形インバータの制御方法 | |
| JPS58148673A (ja) | 三相ブリッジインバ−タのｐｗｍ制御方法 | |
| JPH09163754A (ja) | 直列多重型インバータの制御装置 | |
| KR940012827A (ko) | 위상추적 제어시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080323 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090323 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120323 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130323 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |