JPH06252941A - セルデータ乗せ換え方法及び回路 - Google Patents
セルデータ乗せ換え方法及び回路Info
- Publication number
- JPH06252941A JPH06252941A JP3662793A JP3662793A JPH06252941A JP H06252941 A JPH06252941 A JP H06252941A JP 3662793 A JP3662793 A JP 3662793A JP 3662793 A JP3662793 A JP 3662793A JP H06252941 A JPH06252941 A JP H06252941A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- shift register
- data
- cell data
- control means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Hardware Redundancy (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【目的】 ＡＴＭ伝送方式におけるセルデータ乗せ換え
方法と回路に関し、簡単にセルデータを他の回路に乗せ
換えることができる方法と回路を提供することを目的と
するものである。ものである。 【構成】 ＡＴＭ伝送方式で交換機に伝送されてきたセ
ルデータを他の回線に乗せ換えるセルデータ乗せ換え方
法において、セルデータ長に対応する長さのシフトレジ
スタ１０に入力データＤ１を順次シフトしながら書き込
み、フレーム乗せ換え対象セルが上記シフトレジスタ１
０に書き込まれたとき、該フレーム乗せ換え対象セルを
一時ラッチしておき、上記ラッチされた乗せ換え対象セ
ルの各データを順次読み出して、他回線に乗せ換えるよ
うにしている。
方法と回路に関し、簡単にセルデータを他の回路に乗せ
換えることができる方法と回路を提供することを目的と
するものである。ものである。 【構成】 ＡＴＭ伝送方式で交換機に伝送されてきたセ
ルデータを他の回線に乗せ換えるセルデータ乗せ換え方
法において、セルデータ長に対応する長さのシフトレジ
スタ１０に入力データＤ１を順次シフトしながら書き込
み、フレーム乗せ換え対象セルが上記シフトレジスタ１
０に書き込まれたとき、該フレーム乗せ換え対象セルを
一時ラッチしておき、上記ラッチされた乗せ換え対象セ
ルの各データを順次読み出して、他回線に乗せ換えるよ
うにしている。
Description
【０００１】
【産業上の利用分野】本発明はＡＴＭ伝送方式における
セルデータ乗せ換え方法と回路に関するものである。
セルデータ乗せ換え方法と回路に関するものである。
【０００２】
【従来技術】伝送路に障害が発生したとき、受信側交換
機は該障害を対局（送信側交換機）に通知し、この障害
通知を受け取った対局では、回線変更手続きをして伝送
に支障を来たさないようにする。
機は該障害を対局（送信側交換機）に通知し、この障害
通知を受け取った対局では、回線変更手続きをして伝送
に支障を来たさないようにする。
【０００３】ＳＴＭ(Synchronus Trancefer Mode) にお
いては、この障害通知は１ビット単位（例えば障害通知
回線に伝送されるデータを構成する各ビットがすべて
“１”になる）で扱うので、上記障害通知のための回路
は比較的簡単になる。
いては、この障害通知は１ビット単位（例えば障害通知
回線に伝送されるデータを構成する各ビットがすべて
“１”になる）で扱うので、上記障害通知のための回路
は比較的簡単になる。
【０００４】例えば、図９に示すように障害検知手段１
００が障害を検知したとき、セレクタ２００を切り換
え、通常の伝送データに代えて障害データとしての
“１”を対局に伝送する構成とする。
００が障害を検知したとき、セレクタ２００を切り換
え、通常の伝送データに代えて障害データとしての
“１”を対局に伝送する構成とする。
【０００５】ところが、ＡＴＭ(Asynchronus Transfer
Mode) 通信方式では情報がセルと称せられる固定長（例
えば５４バイト）のパケットに分割して伝送されるよう
になっており、障害が発生したときにも該障害の情報は
警報セルと称せられるセルを単位として伝送される。
Mode) 通信方式では情報がセルと称せられる固定長（例
えば５４バイト）のパケットに分割して伝送されるよう
になっており、障害が発生したときにも該障害の情報は
警報セルと称せられるセルを単位として伝送される。
【０００６】例えば伝送路に障害が発生したとき、障害
種別（信号断、フレーム同期はずれ、パスＡｉｓ等）と
障害発生位置の情報が書き込まれた警報セルが図１０
(b) に示すように中継機Ｃ、あるいは図１０(a) に示す
ように受信側交換機Ｂで作成され、該警報セルを受信側
交換機Ｂより対局Ａにそのまま返送するようになってい
る。
種別（信号断、フレーム同期はずれ、パスＡｉｓ等）と
障害発生位置の情報が書き込まれた警報セルが図１０
(b) に示すように中継機Ｃ、あるいは図１０(a) に示す
ように受信側交換機Ｂで作成され、該警報セルを受信側
交換機Ｂより対局Ａにそのまま返送するようになってい
る。
【０００７】
【発明が解決しようとする課題】上記警報セルは所定長
（５４バイト）あるため、ＳＴＭ方式の場合のように回
路は簡単にはならず、相当複雑になることが予想され
る。
（５４バイト）あるため、ＳＴＭ方式の場合のように回
路は簡単にはならず、相当複雑になることが予想され
る。
【０００８】本発明は上記従来の事情に鑑みて提案され
たものであって、簡単にセルデータを他の回路に乗せ換
えることができる方法と回路を提供することを目的とす
るものである。
たものであって、簡単にセルデータを他の回路に乗せ換
えることができる方法と回路を提供することを目的とす
るものである。
【０００９】
【課題を解決するための手段】本発明は上記目的を達成
するために以下の手段を採用している。すなわち、ＡＴ
Ｍ伝送方式で交換機に伝送されてきたセルデータを他の
回線に乗せ換えるセルデータ乗せ換え方法において、図
１、及び図２に示すようにセルデータ長に対応する長さ
のシフトレジスタ１０に入力データＤ１を順次シフトし
ながら書き込み、フレーム乗せ換え対象セルが上記シフ
トレジスタ１０に書き込まれたとき、該フレーム乗せ換
え対象セルを一時ラッチしておき、上記ラッチされたフ
レーム乗せ換え対象セルの各データを順次読み出して、
他回線に乗せ換えるようにしている。
するために以下の手段を採用している。すなわち、ＡＴ
Ｍ伝送方式で交換機に伝送されてきたセルデータを他の
回線に乗せ換えるセルデータ乗せ換え方法において、図
１、及び図２に示すようにセルデータ長に対応する長さ
のシフトレジスタ１０に入力データＤ１を順次シフトし
ながら書き込み、フレーム乗せ換え対象セルが上記シフ
トレジスタ１０に書き込まれたとき、該フレーム乗せ換
え対象セルを一時ラッチしておき、上記ラッチされたフ
レーム乗せ換え対象セルの各データを順次読み出して、
他回線に乗せ換えるようにしている。
【００１０】上記方法を実現するために以下の手段が採
用されている。即ち、図１に示すように、入力データＤ
1 が順次書き込まれるシフトレジスタ１０と、上記シフ
トレジスタ１０に乗せ換える対象セルが書き込まれたと
きにフレーム乗せ換え対象セルを、該シフトレジスタ１
０に一時的にラッチするためのイネーブル信号ＥＮを出
力する書き込み制御手段２０と、上記シフトレジスタ１
０で乗せ換える対象セルデータがラッチされている間に
該セルデータを読み出す読み出し制御手段３０と、読み
出したセルデータと、通常データとを切り換えるセレク
タ４０を制御して、上記フレーム乗せ換え対象セルを他
回線に乗せ換えるセレクタ制御手段５０とよりなる構成
としている。
用されている。即ち、図１に示すように、入力データＤ
1 が順次書き込まれるシフトレジスタ１０と、上記シフ
トレジスタ１０に乗せ換える対象セルが書き込まれたと
きにフレーム乗せ換え対象セルを、該シフトレジスタ１
０に一時的にラッチするためのイネーブル信号ＥＮを出
力する書き込み制御手段２０と、上記シフトレジスタ１
０で乗せ換える対象セルデータがラッチされている間に
該セルデータを読み出す読み出し制御手段３０と、読み
出したセルデータと、通常データとを切り換えるセレク
タ４０を制御して、上記フレーム乗せ換え対象セルを他
回線に乗せ換えるセレクタ制御手段５０とよりなる構成
としている。
【００１１】上記書き込み制御手段２０は、フレーム乗
せ換え対象セルがシフトレジスタ１０に入力されたこと
を示す乗せ換え対象信号Ｆｓに基づいて、上記イネーブ
ル信号ＥＮを出力する構成とする。
せ換え対象セルがシフトレジスタ１０に入力されたこと
を示す乗せ換え対象信号Ｆｓに基づいて、上記イネーブ
ル信号ＥＮを出力する構成とする。
【００１２】上記セレクタ制御手段５０は、返送回路に
通常の伝送データが載っていないことを示す乗せ換え許
可信号Ｆｍと、上記イネーブル信号ＥＮと読み出し制御
手段３０が形成する読み出し信号Ｓｒに基づいて、乗せ
換えセレクタ４０を制御するセレクタ切り換え信号Ｓｓ
を出力する構成とする。
通常の伝送データが載っていないことを示す乗せ換え許
可信号Ｆｍと、上記イネーブル信号ＥＮと読み出し制御
手段３０が形成する読み出し信号Ｓｒに基づいて、乗せ
換えセレクタ４０を制御するセレクタ切り換え信号Ｓｓ
を出力する構成とする。
【００１３】上記セレクタ制御手段５０は上記シフトレ
ジスタ１０でのフレーム乗せ換え対象セルのラッチ時間
の終了時を規定する乗せ換え終了信号Ｓｅを書き込み制
御手段２０に出力する構成とする。
ジスタ１０でのフレーム乗せ換え対象セルのラッチ時間
の終了時を規定する乗せ換え終了信号Ｓｅを書き込み制
御手段２０に出力する構成とする。
【００１４】
【作用】シフトレジスタ１０に送信回線のマスタークロ
ックＭｃ1 と先頭識別信号Ｍｓ 1 （図２(a),(b) ）に基
づいて順次入力されたセルデータＤ1 （図２(c) ）は、
それがフレーム乗せ換え対象セルでないときには、順次
上書きされて新しいデータに更新される。
ックＭｃ1 と先頭識別信号Ｍｓ 1 （図２(a),(b) ）に基
づいて順次入力されたセルデータＤ1 （図２(c) ）は、
それがフレーム乗せ換え対象セルでないときには、順次
上書きされて新しいデータに更新される。
【００１５】フレーム乗せ換え対象セルが上記シフトレ
ジスタ１０に入力されたときには、書き込み制御手段２
０より出力されるイネーブル信号ＥＮ（図２(e) ）によ
ってシフトレジスタ１０への新たなデータ入力を一時禁
止して、書き込み対象セルがラッチされる（図２(d)
）。このようにシフトレジスタ１０にフレーム乗せ換
え対象セルがラッチされたときに、読み出し制御手段３
０によって返信回線のマスタークロックＭｃ2 と先頭識
別信号Ｍｓ2 （図２(f) ,(g)）に基づいて上記のように
ラッチされたフレーム乗せ換え対象セルの各データを順
次読み出す（図２(h) ）。
ジスタ１０に入力されたときには、書き込み制御手段２
０より出力されるイネーブル信号ＥＮ（図２(e) ）によ
ってシフトレジスタ１０への新たなデータ入力を一時禁
止して、書き込み対象セルがラッチされる（図２(d)
）。このようにシフトレジスタ１０にフレーム乗せ換
え対象セルがラッチされたときに、読み出し制御手段３
０によって返信回線のマスタークロックＭｃ2 と先頭識
別信号Ｍｓ2 （図２(f) ,(g)）に基づいて上記のように
ラッチされたフレーム乗せ換え対象セルの各データを順
次読み出す（図２(h) ）。
【００１６】このとき、対局への返送回線をセレクタ制
御手段５０によって制御されるセレクタ４０によって通
常データ端子からシフトレジスタ１０側に切り換えて、
上記読み出したフレーム乗せ換え対象セルを返送回線に
乗せ換える。また、乗せ換えが終了したときには乗せ換
え終了信号Ｓｅ（図２(i) ）が読み出し制御手段に入力
されて、上記イネーブル信号ＥＮの状態を換え（“０”
→“１”）シフトレジスタ１０を書き込み禁止状態から
書き込み許容状態にする。
御手段５０によって制御されるセレクタ４０によって通
常データ端子からシフトレジスタ１０側に切り換えて、
上記読み出したフレーム乗せ換え対象セルを返送回線に
乗せ換える。また、乗せ換えが終了したときには乗せ換
え終了信号Ｓｅ（図２(i) ）が読み出し制御手段に入力
されて、上記イネーブル信号ＥＮの状態を換え（“０”
→“１”）シフトレジスタ１０を書き込み禁止状態から
書き込み許容状態にする。
【００１７】
【実施例】図３は本発明の一実施例を示すブロック図で
あり、図４は図３に示す回路のタイムチャートである。
３つの５４ビットシフトレジスタ１０ａ、１０ｂ、１０
ｃが直列に接続され、入力データＤ1 （図４(c) ）が送
信回線のマスタークロックＭｃ1 と先頭識別信号Ｍｓ1
（図４(a) ,(b)）に基づいて順次シフトされる。
あり、図４は図３に示す回路のタイムチャートである。
３つの５４ビットシフトレジスタ１０ａ、１０ｂ、１０
ｃが直列に接続され、入力データＤ1 （図４(c) ）が送
信回線のマスタークロックＭｃ1 と先頭識別信号Ｍｓ1
（図４(a) ,(b)）に基づいて順次シフトされる。
【００１８】一方、図示しない警報検出手段は該検出手
段に入力されるセルが警報セルであるか否かを判別し、
その結果を示す乗せ換え対象信号Ｆｓを書き込み制御手
段２０に入力する。すなわち警報セルであるときには
“１”（フレーム乗せ換え対象セル）、警報セルでない
ときには“０”（非フレーム乗せ換え対象セル）を書き
込み制御手段２０に入力する。この書き込み制御手段２
０には更に各セルの先頭を示す上記先頭識別信号Ｍｓ1
（図４(b) ）が入力される。
段に入力されるセルが警報セルであるか否かを判別し、
その結果を示す乗せ換え対象信号Ｆｓを書き込み制御手
段２０に入力する。すなわち警報セルであるときには
“１”（フレーム乗せ換え対象セル）、警報セルでない
ときには“０”（非フレーム乗せ換え対象セル）を書き
込み制御手段２０に入力する。この書き込み制御手段２
０には更に各セルの先頭を示す上記先頭識別信号Ｍｓ1
（図４(b) ）が入力される。
【００１９】図５は上記書き込み制御手段２０の詳細を
示すブロック図である。フリップフロップ２１ａ, ２１
ｂ, ２１ｃが、それぞれオアゲート２４、２５を介して
直列に接続され、上記フレーム乗せ換え対象セル信号Ｆ
ｓはオアゲート２２を介して、フリップフロップ２１ａ
のＤ端子に入力され、また上記先頭識別信号Ｍｓ1 が各
フリップフロップ２１ａ, ２１ｂ, ２１ｃのｃｋ端子に
入力される。
示すブロック図である。フリップフロップ２１ａ, ２１
ｂ, ２１ｃが、それぞれオアゲート２４、２５を介して
直列に接続され、上記フレーム乗せ換え対象セル信号Ｆ
ｓはオアゲート２２を介して、フリップフロップ２１ａ
のＤ端子に入力され、また上記先頭識別信号Ｍｓ1 が各
フリップフロップ２１ａ, ２１ｂ, ２１ｃのｃｋ端子に
入力される。
【００２０】これによってフレーム乗せ換え対象セル
が、シフトレジスタ１０ａ→１０ｂ→１０ｃをシフトす
るに従って、上記乗せ換え対象信号Ｆｓ（“１”）がフ
リップフロップ２１ａ→２１ｂ→２１ｃをシフトし、フ
リップフロップ２１ｃの出力がインバータ２９ｃを介し
てシフトレジスタ２１ｃのイネーブル信号ＥＮｃとして
出力される。
が、シフトレジスタ１０ａ→１０ｂ→１０ｃをシフトす
るに従って、上記乗せ換え対象信号Ｆｓ（“１”）がフ
リップフロップ２１ａ→２１ｂ→２１ｃをシフトし、フ
リップフロップ２１ｃの出力がインバータ２９ｃを介し
てシフトレジスタ２１ｃのイネーブル信号ＥＮｃとして
出力される。
【００２１】これによってフリップフロップ２１ｃに
“１”がラッチされているとき、すなわちシフトレジス
タ１０ｃにフレーム乗せ換え対象セルが入力されたとき
イネーブル信号ＥＮｃは“０”となり、該フレーム乗せ
換え対象セルはシフトレジスタ１０ｃにラッチされるこ
とになる（図４(g) 参照）。
“１”がラッチされているとき、すなわちシフトレジス
タ１０ｃにフレーム乗せ換え対象セルが入力されたとき
イネーブル信号ＥＮｃは“０”となり、該フレーム乗せ
換え対象セルはシフトレジスタ１０ｃにラッチされるこ
とになる（図４(g) 参照）。
【００２２】上記フリップフロップ２１ｃの前段にはア
ンドゲート２６が備えられ、上記オアゲート２５の出力
が該アンドゲート２６を介してフリップフロップ２１ｃ
のＤ端子に入力されるとともに、上記アンドゲート２６
には図６, 図７で説明する乗せ換え終了信号Ｓｅがフリ
ップフロップ２８を介して入力されている。
ンドゲート２６が備えられ、上記オアゲート２５の出力
が該アンドゲート２６を介してフリップフロップ２１ｃ
のＤ端子に入力されるとともに、上記アンドゲート２６
には図６, 図７で説明する乗せ換え終了信号Ｓｅがフリ
ップフロップ２８を介して入力されている。
【００２３】これによって、フリップフロップ２１ｃへ
の乗せ換え信号Ｆｓの入力は乗せ換え終了信号Ｓｅの規
制を受けることになる。すなわち、シフトレジスタ１０
ｃより読み出されたフレーム乗せ換え対象セルのデータ
の乗せ換えが終了しているとき（乗せ換え終了信号Ｓｅ
が“０”のとき）にのみ前段のフリップフロップ２１ｂ
にラッチされたフレーム乗せ換え対象セル信号Ｆｓを該
フリップフロップ２１ｃにシフトする。
の乗せ換え信号Ｆｓの入力は乗せ換え終了信号Ｓｅの規
制を受けることになる。すなわち、シフトレジスタ１０
ｃより読み出されたフレーム乗せ換え対象セルのデータ
の乗せ換えが終了しているとき（乗せ換え終了信号Ｓｅ
が“０”のとき）にのみ前段のフリップフロップ２１ｂ
にラッチされたフレーム乗せ換え対象セル信号Ｆｓを該
フリップフロップ２１ｃにシフトする。
【００２４】更に、上記シフトレジスタ２１ｃへの乗せ
換え対象信号Ｆｓの入力は該シフトレジスタ２１ｃ自身
の出力の規制を受ける。すなわち、シフトレジスタ２１
ｃの出力はオアゲート２５に返されており、シフトレジ
スタ２１ｃに“１”がラッチされているとき（フレーム
乗せ換え対象セルがシフトレジスタ１０ｃにあるとき）
には乗せ換えを中断しないように（この件に関しては以
下に説明する）先頭識別信号Ｍｓ1 によって、上記フリ
ップフロップ２１ｃ自身の出力“１”がオアゲート２５
とアンドゲート２６を介してラッチされる。
換え対象信号Ｆｓの入力は該シフトレジスタ２１ｃ自身
の出力の規制を受ける。すなわち、シフトレジスタ２１
ｃの出力はオアゲート２５に返されており、シフトレジ
スタ２１ｃに“１”がラッチされているとき（フレーム
乗せ換え対象セルがシフトレジスタ１０ｃにあるとき）
には乗せ換えを中断しないように（この件に関しては以
下に説明する）先頭識別信号Ｍｓ1 によって、上記フリ
ップフロップ２１ｃ自身の出力“１”がオアゲート２５
とアンドゲート２６を介してラッチされる。
【００２５】一方、上記のようにシフトレジスタ１０ｃ
にフレーム乗せ換え対象セルがラッチされているときで
あって、シフトレジスタ１０ｂにもフレーム乗せ換え対
象セルがラッチされているときには、該シフトレジスタ
１０ｂにラッチされているデータを上記シフトレジスタ
１０ｃにラッチされているデータが読み出される迄保持
しておく必要がある。
にフレーム乗せ換え対象セルがラッチされているときで
あって、シフトレジスタ１０ｂにもフレーム乗せ換え対
象セルがラッチされているときには、該シフトレジスタ
１０ｂにラッチされているデータを上記シフトレジスタ
１０ｃにラッチされているデータが読み出される迄保持
しておく必要がある。
【００２６】ここで、上記フリップフロップ２１ｂの出
力はアンドゲート２７とインバータ２９ｂを介してシフ
トレジスタ１０ｂのイネーブル信号ＥＮｂとなってい
る。そこで、フリップフロップ２１ｂの出力はアンドゲ
ート２７に入力され、また該アンドゲート２７にはフリ
ップフロップ２１ｃの出力も入力され、その反転出力が
イネーブル信号ＥＮｂとして利用されるとともに、該ア
ンドゲート２７の出力はオアゲート２４を介してフリッ
プフロップ２１ｂに返還されている。これによってフリ
ップフロップ２１ｃと２１ｂの両方が“１”（フレーム
乗せ換え対象セル）であるとき、先頭識別信号Ｍｓ1 が
フリップフロップ２１ｂのｃｋ端子に入力されたとき該
フリップフロップ２１ｂの出力が該フリップフロップ２
１ｂのｂ端子に返還されてフリップフロップ２１ｂは
“１”の状態を保持する。
力はアンドゲート２７とインバータ２９ｂを介してシフ
トレジスタ１０ｂのイネーブル信号ＥＮｂとなってい
る。そこで、フリップフロップ２１ｂの出力はアンドゲ
ート２７に入力され、また該アンドゲート２７にはフリ
ップフロップ２１ｃの出力も入力され、その反転出力が
イネーブル信号ＥＮｂとして利用されるとともに、該ア
ンドゲート２７の出力はオアゲート２４を介してフリッ
プフロップ２１ｂに返還されている。これによってフリ
ップフロップ２１ｃと２１ｂの両方が“１”（フレーム
乗せ換え対象セル）であるとき、先頭識別信号Ｍｓ1 が
フリップフロップ２１ｂのｃｋ端子に入力されたとき該
フリップフロップ２１ｂの出力が該フリップフロップ２
１ｂのｂ端子に返還されてフリップフロップ２１ｂは
“１”の状態を保持する。
【００２７】同様にフリップフロップ２１ｃ, ２１ｂ,
２１ａが“１”であるとき、すなわち、シフトレジスタ
１０ｃ, １０ｂ, １０ａにいずれもフレーム乗せ換え対
象セルがラッチされているときには、シフトレジスタ１
０ｃにラッチされているデータの乗せ換えが完了する
迄、シフトレジスタ１０ａにラッチされているデータを
保持する必要がある。ここで、フリップフロップ２１ａ
の出力はアンドゲート２３とインバータ２９ａを介して
シフトレジスタ１０ａのイネーブル信号ＮＥａとなって
いる。そこで、フリップフロップ２１ｂの出力がアンド
ゲート２３及びフリップフロップ２１ａ自身の出力がア
ンドゲート２３に入力され、該アンドゲート２３の出力
はオアゲート２２を介してフリップフロップ２１ａに返
還されている。
２１ａが“１”であるとき、すなわち、シフトレジスタ
１０ｃ, １０ｂ, １０ａにいずれもフレーム乗せ換え対
象セルがラッチされているときには、シフトレジスタ１
０ｃにラッチされているデータの乗せ換えが完了する
迄、シフトレジスタ１０ａにラッチされているデータを
保持する必要がある。ここで、フリップフロップ２１ａ
の出力はアンドゲート２３とインバータ２９ａを介して
シフトレジスタ１０ａのイネーブル信号ＮＥａとなって
いる。そこで、フリップフロップ２１ｂの出力がアンド
ゲート２３及びフリップフロップ２１ａ自身の出力がア
ンドゲート２３に入力され、該アンドゲート２３の出力
はオアゲート２２を介してフリップフロップ２１ａに返
還されている。
【００２８】これによって、フリップフロップ２１ｃ、
２１ｂ、２１ａが“１”をラッチしているときには、先
頭識別信号Ｍｓ1 がフリップフロップ２１ａのｃｋ端子
に入力されても“１”の状態を保持し、上記シフトレジ
スタ１０ａに新たなデータが書き込まれることを禁止し
ている。
２１ｂ、２１ａが“１”をラッチしているときには、先
頭識別信号Ｍｓ1 がフリップフロップ２１ａのｃｋ端子
に入力されても“１”の状態を保持し、上記シフトレジ
スタ１０ａに新たなデータが書き込まれることを禁止し
ている。
【００２９】尚、図４(d) ,(e),(f)ではシフトレジスタ
１０ｃと１０ｂに同時にフレーム乗せ換え対象セルがラ
ッチされ、また１セル分遅れてシフトレジスタ１０ａに
フレーム乗せ換え対象セルがラッチされる場合を示して
いる。
１０ｃと１０ｂに同時にフレーム乗せ換え対象セルがラ
ッチされ、また１セル分遅れてシフトレジスタ１０ａに
フレーム乗せ換え対象セルがラッチされる場合を示して
いる。
【００３０】局Ｂから局Ａへの返送回線の先頭識別信号
Ｍｓ2 とマスタークロックＭｃ2 （図４(h) ,(i)）は図
３に示す読み出し制御手段３０を構成するカウンタ３１
に入力され、ここで、５４クロックが計数される（図８
(a) ,(b)参照）。このカウンタ３１の出力はタイミング
パルス発生手段３２に入力されて、図８(c) に示すよう
に上記マスタークロックＭｃ2 の発生順序に対応する５
４個の読み出し信号Ｓｒ1 〜Ｓｒ54を形成する。この読
み出し信号Ｓｒ1 〜Ｓｒ54はアンドゲートＧ1〜Ｇ54に
入力される一方、該アンドゲートＧ1 〜Ｇ54にはシフト
レジスタ１０ｃの対応する各フリップフロップの出力が
入力されている。
Ｍｓ2 とマスタークロックＭｃ2 （図４(h) ,(i)）は図
３に示す読み出し制御手段３０を構成するカウンタ３１
に入力され、ここで、５４クロックが計数される（図８
(a) ,(b)参照）。このカウンタ３１の出力はタイミング
パルス発生手段３２に入力されて、図８(c) に示すよう
に上記マスタークロックＭｃ2 の発生順序に対応する５
４個の読み出し信号Ｓｒ1 〜Ｓｒ54を形成する。この読
み出し信号Ｓｒ1 〜Ｓｒ54はアンドゲートＧ1〜Ｇ54に
入力される一方、該アンドゲートＧ1 〜Ｇ54にはシフト
レジスタ１０ｃの対応する各フリップフロップの出力が
入力されている。
【００３１】これによって、上記シフトレジスタ１０ｃ
にラッチされたセルデータが順次アンドゲートＧ1 〜Ｇ
54を介してシリアルにセレクタ４０に入力される。この
セレクタ４０はセレクタ制御手段５０によって制御され
る。セレクタ制御手段５０は図６に示すような構成にな
っており、また図７に示すタイムチャートのように動作
する。尚、ここではシフトレジスタ１０ｃへの新たなデ
ータの書き込みが禁止されているときの動作が重要であ
るので、上記イネーブル信号ＥＮｃが“０”であるとき
について説明する。
にラッチされたセルデータが順次アンドゲートＧ1 〜Ｇ
54を介してシリアルにセレクタ４０に入力される。この
セレクタ４０はセレクタ制御手段５０によって制御され
る。セレクタ制御手段５０は図６に示すような構成にな
っており、また図７に示すタイムチャートのように動作
する。尚、ここではシフトレジスタ１０ｃへの新たなデ
ータの書き込みが禁止されているときの動作が重要であ
るので、上記イネーブル信号ＥＮｃが“０”であるとき
について説明する。
【００３２】すなわち、シフトレジスタ１０ｃのイネー
ブル信号ＥＮｃ（図７(a) ）はインバータ４１を介して
フリップフロップ４２のＤ端子に入力される。このフリ
ップフロップ４２のｃｋ端子には上記タイミング発生手
段３２の出力する読み出し信号Ｓｒ1 〜Ｓｒ54の中の１
つが図７(b) に示すようにタイミング信号Ｓｔ1 として
入力され、図７(c) に示すようにインバータ４１の出力
“１”をフリップフロップ４２に取り込む。
ブル信号ＥＮｃ（図７(a) ）はインバータ４１を介して
フリップフロップ４２のＤ端子に入力される。このフリ
ップフロップ４２のｃｋ端子には上記タイミング発生手
段３２の出力する読み出し信号Ｓｒ1 〜Ｓｒ54の中の１
つが図７(b) に示すようにタイミング信号Ｓｔ1 として
入力され、図７(c) に示すようにインバータ４１の出力
“１”をフリップフロップ４２に取り込む。
【００３３】このフリップフロップ４２の出力はフリッ
プフロップ４３のＤ端子に入力される一方、フリップフ
ロップ４３のｃｋ端子には、図７(d) に示すようにタイ
ミング信号Ｓｔ1 より遅れたタイミング信号Ｓｔ3 （こ
のタイミング信号Ｓｔ2 も読み出し信号Ｓｒ1 〜Ｓｒ54
のいずれかを抽出する）が入力される。これによって図
７(e) に示すように、上記タイミング信号Ｓｔ3 の立ち
上がりでフリップフロップ４２の出力がフリップフロッ
プ４３にラッチされる。このフリップフロップ４３の出
力はアンドゲート４４で乗せ換え許可信号Ｆｍとの論理
積がとられ、セレクタ切り換え信号Ｓｓとして出力され
る（尚、図７では乗せ換え許可信号Ｆｍは“１”として
扱っている）。
プフロップ４３のＤ端子に入力される一方、フリップフ
ロップ４３のｃｋ端子には、図７(d) に示すようにタイ
ミング信号Ｓｔ1 より遅れたタイミング信号Ｓｔ3 （こ
のタイミング信号Ｓｔ2 も読み出し信号Ｓｒ1 〜Ｓｒ54
のいずれかを抽出する）が入力される。これによって図
７(e) に示すように、上記タイミング信号Ｓｔ3 の立ち
上がりでフリップフロップ４２の出力がフリップフロッ
プ４３にラッチされる。このフリップフロップ４３の出
力はアンドゲート４４で乗せ換え許可信号Ｆｍとの論理
積がとられ、セレクタ切り換え信号Ｓｓとして出力され
る（尚、図７では乗せ換え許可信号Ｆｍは“１”として
扱っている）。
【００３４】一方、上記セレクタ切り換え信号Ｓｓはフ
リップフロップ４５のＤ端子に入力され、該フリップフ
ロップ４５のｃｋ端子には上記タイミング信号Ｓｔ1 よ
り遅れ、タイミング信号Ｓｔ3 より進んだ位相のタイミ
ング信号Ｓｔ2 （図７(f) ）が入力され、該タイミング
信号Ｓｔ2 の立ち上がりで上記セレクタ切り換え信号Ｓ
ｓの“１”がラッチされ、図７(g) （又は図４(h) ）に
示すように乗せ換え終了信号Ｓｅとして出力される。こ
の乗せ換え終了信号Ｓｅは１フレームの間“１”の状態
を保って、上記書き込み制御手段２０を構成するフリッ
プフロップ２８に入力されるようになっている。
リップフロップ４５のＤ端子に入力され、該フリップフ
ロップ４５のｃｋ端子には上記タイミング信号Ｓｔ1 よ
り遅れ、タイミング信号Ｓｔ3 より進んだ位相のタイミ
ング信号Ｓｔ2 （図７(f) ）が入力され、該タイミング
信号Ｓｔ2 の立ち上がりで上記セレクタ切り換え信号Ｓ
ｓの“１”がラッチされ、図７(g) （又は図４(h) ）に
示すように乗せ換え終了信号Ｓｅとして出力される。こ
の乗せ換え終了信号Ｓｅは１フレームの間“１”の状態
を保って、上記書き込み制御手段２０を構成するフリッ
プフロップ２８に入力されるようになっている。
【００３５】一方、上記乗せ換え終了信号Ｓｅはアンド
ゲート４７に入力され、またこのアンドゲート４７には
上記タイミング信号Ｓｔ2 が遅延回路４６を介して入力
され、更にこのアンドゲート４７の出力はフリップフロ
ップ４２にリセット信号として入力されている。これに
よって乗せ換え終了信号Ｓｅが“１”になった時点でフ
リップフロップ４２が“０”となり、該フリップフロッ
プ４２の出力を受けてセレクタ切り換え信号Ｓｓがタイ
ミング信号Ｓｔ2 の立ち上がりで“０”となる。
ゲート４７に入力され、またこのアンドゲート４７には
上記タイミング信号Ｓｔ2 が遅延回路４６を介して入力
され、更にこのアンドゲート４７の出力はフリップフロ
ップ４２にリセット信号として入力されている。これに
よって乗せ換え終了信号Ｓｅが“１”になった時点でフ
リップフロップ４２が“０”となり、該フリップフロッ
プ４２の出力を受けてセレクタ切り換え信号Ｓｓがタイ
ミング信号Ｓｔ2 の立ち上がりで“０”となる。
【００３６】これによって図４(i) に示すように、上記
セレクタ４０はセレクタ切り換え信号Ｓｓが“１”の
間、シフトレジスタ１０ｃよりのデータ、すなわち、フ
レーム乗せ換え対象セルのデータを返送回線に出力する
ことになる。
セレクタ４０はセレクタ切り換え信号Ｓｓが“１”の
間、シフトレジスタ１０ｃよりのデータ、すなわち、フ
レーム乗せ換え対象セルのデータを返送回線に出力する
ことになる。
【００３７】以上、シフトレジスタ１０が３つの場合に
ついてのみ説明したが、この数は自在に増やせることは
もちろんである。また、シフトレジスタ１０が１つであ
る場合の書き込み制御手段２０は図５における破線部の
みとなる。
ついてのみ説明したが、この数は自在に増やせることは
もちろんである。また、シフトレジスタ１０が１つであ
る場合の書き込み制御手段２０は図５における破線部の
みとなる。
【００３８】
【発明の効果】以上説明したようにこの発明は、ＡＴＭ
通信方式におけるフレーム乗せ換え対象セルのみを一旦
シフトレジスタにラッチし、そのデータを順次読み出し
て返送回線に乗せ換えるようにしているので、構成が非
常に簡単でありながら、セル単位のフレームの乗せ換え
ができる効果がある。
通信方式におけるフレーム乗せ換え対象セルのみを一旦
シフトレジスタにラッチし、そのデータを順次読み出し
て返送回線に乗せ換えるようにしているので、構成が非
常に簡単でありながら、セル単位のフレームの乗せ換え
ができる効果がある。
【図１】本発明の原理図である。
【図２】図１のタイムチャートである。
【図３】本発明の一実施例ブロック図である。
【図４】図３のタイムチャートである。
【図５】書き込み制御手段のブロック図である。
【図６】切り換え制御手段のブロック図である。
【図７】図６のタイムチャートである。
【図８】読み出し信号のタイムチャートである。
【図９】従来例ブロック図である。
【図１０】ＡＴＭ通信方式による障害通知の概念図であ
る。
る。
１０ シフトレジスタ Ｄ1 入力データ ＥＮ イネーブル信号 ２０ 書き込み制御手段 ３０ 読み出し制御手段 ４０ セレクタ ５０ セレクタ制御手段 Ｆｓ 乗せ換え対象信号 Ｆｍ 乗せ換え許可信号 Ｓｒ 読み出し信号 Ｓｓ セレクタ切り換え信号 Ｓｅ 乗せ換え終了信号
Claims (5)
- 【請求項１】 ＡＴＭ伝送方式で交換機に伝送されてき
たセルデータを他の回線に乗せ換えるセルデータ乗せ換
え方法において、 セルデータ長に対応する長さのシフトレジスタ(10)に入
力データ(D1)を順次フトしながら書き込み、 フレーム乗せ換え対象セルが上記シフトレジスタ(10)に
書き込まれたとき、該フレーム乗せ換え対象セルを一時
ラッチしておき、 上記ラッチされたフレーム乗せ換え対象セルの各データ
を順次読み出して、他回線に乗せ換えることを特徴とす
るセルデータ乗せ換え方法。 - 【請求項２】 ＡＴＭ伝送方式で交換機に伝送されてき
たセルデータを他の回線に乗せ換えるセルデータ乗せ換
え回路において、 入力データ(D1)が順次書き込まれるシフトレジスタ(10)
と、 上記シフトレジスタ(10)に乗せ換える対象セルが書き込
まれたときにフレーム乗せ換え対象セルを、該シフトレ
ジスタ(10)に一時的にラッチするためのイネーブル信号
(EN)を出力する書き込み制御手段(20)と、 上記シフトレジスタ(10)で乗せ換える対象セルデータが
ラッチされている間に該セルデータを読み出す読み出し
制御手段(30)と、 読み出したセルデータと、通常データとを切り換えるセ
レクタ(40)を制御して、上記フレーム乗せ換え対象セル
を他回線に乗せ換えるセレクタ制御手段(50)とよりなる
セルデータ乗せ換え回路。 - 【請求項３】 上記書き込み制御手段(20)が、フレーム
乗せ換え対象セルがシフトレジスタ(10)に入力されたこ
とを示す乗せ換え対象信号(Fs)に基づいて、上記イネー
ブル信号(EN)を出力する請求項２に記載のセルデータ乗
せ換え回路。 - 【請求項４】 上記セレクタ制御手段(50)が返送回路に
通常の伝送データが載っていないことを示す乗せ換え許
可信号(Fm)と、上記イネーブル信号(EN)と読み出し制御
手段(30)が形成する読み出し信号(Sr)に基づいて、乗せ
換えセレクタ(40)を制御するセレクタ切り換え信号(Ss)
を出力する請求項２に記載のセルデータ乗せ換え回路。 - 【請求項５】 上記セレクタ制御手段(50)が上記シフト
レジスタ(10)でのフレーム乗せ換え対象セルのラッチ時
間の終了時を規定する乗せ換え終了信号(Se)を書き込み
制御手段(20)に出力する請求項２に記載のセルデータ乗
せ換え回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3662793A JPH06252941A (ja) | 1993-02-25 | 1993-02-25 | セルデータ乗せ換え方法及び回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3662793A JPH06252941A (ja) | 1993-02-25 | 1993-02-25 | セルデータ乗せ換え方法及び回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252941A true JPH06252941A (ja) | 1994-09-09 |
Family
ID=12475068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3662793A Withdrawn JPH06252941A (ja) | 1993-02-25 | 1993-02-25 | セルデータ乗せ換え方法及び回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252941A (ja) |
-
1993
- 1993-02-25 JP JP3662793A patent/JPH06252941A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1293888B1 (en) | Methods and circuitry for implementing a first-in first-out structure | |
| US5365485A (en) | Fifo with fast retransmit mode | |
| EP0051332B1 (en) | Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations | |
| US4056851A (en) | Elastic buffer for serial data | |
| JPH04220829A (ja) | セル位相乗換回路 | |
| KR100255511B1 (ko) | 이중센싱출력경로를구비한동기화메모리장치 | |
| US4769813A (en) | Ring communication system | |
| US20020080672A1 (en) | First-in first-out memory device and method of generating flag signal in the same | |
| JP3456398B2 (ja) | プロセッサ間ネットワークのフロー制御方法および装置 | |
| JPH098781A (ja) | 伝送速度変換装置 | |
| JPH11163864A (ja) | セルバッファ回路 | |
| JPH06252941A (ja) | セルデータ乗せ換え方法及び回路 | |
| US5325404A (en) | Synchronization device for performing synchronous circuit switching functions thru an asynchronous communication node | |
| JP2000078026A (ja) | 直列通信インタ―フェ―ス回路 | |
| US6144612A (en) | Address decoder for a synchronous type memory capable of preventing multi-wordline selection | |
| US4794593A (en) | Time-division multiplexed communication apparatus | |
| JPH06188695A (ja) | 情報保持回路 | |
| US4212038A (en) | Double density read recovery | |
| KR100546319B1 (ko) | 반도체 메모리 장치의 입출력 데이터 파이프라인회로 및상기 반도체 메모리 장치 | |
| JPH09274599A (ja) | バッファメモリ装置 | |
| KR200193481Y1 (ko) | 에이티엠 교환기의 셀 바운더리 버스 매칭 장치 | |
| SU1332384A2 (ru) | Буферное запоминающее устройство | |
| JP2000183859A (ja) | スリップ制御装置 | |
| US6341096B1 (en) | Semiconductor memory device | |
| SU1430957A2 (ru) | Устройство дл тестового контрол цифровых блоков |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |