JPH06252341A - 半導体装置及びこの半導体装置を実装した回路基板 - Google Patents
半導体装置及びこの半導体装置を実装した回路基板Info
- Publication number
- JPH06252341A JPH06252341A JP5062966A JP6296693A JPH06252341A JP H06252341 A JPH06252341 A JP H06252341A JP 5062966 A JP5062966 A JP 5062966A JP 6296693 A JP6296693 A JP 6296693A JP H06252341 A JPH06252341 A JP H06252341A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- integrated circuit
- chips
- chip
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 集積回路チップ間の電気的接続の距離を最小
にすることができると共に接続構造を単純化することが
できるようにする。 【構成】 集積回路チップ１１の上面に集積回路チップ
１２に対する相互接続用の電極パッド１３と外部装置に
対する外部接続用の電極パッド１４とを設ける。集積回
路チップ１２の下面に集積回路チップ１１に対する相互
接続用の電極パッド１５を設ける。集積回路チップ１１
上に集積回路チップ１２を積層し、これらチップ１１及
び１２の相互接続用の電極パッド１３及び１５どうし
を、接着用合金を用いないバンプレスによって直接接合
して、半導体装置１０を構成する。 【効果】 チップ間の信号伝送距離が最小になり電磁気
特性が向上する。半導体パッケージの寸法縮小化が可能
で、封止用樹脂が削減できる。バンプ形成工程を省略で
き、半導体製造の歩留りが向上し、加熱及び加圧が必要
ないので集積回路に対する損傷を防止できる。
にすることができると共に接続構造を単純化することが
できるようにする。 【構成】 集積回路チップ１１の上面に集積回路チップ
１２に対する相互接続用の電極パッド１３と外部装置に
対する外部接続用の電極パッド１４とを設ける。集積回
路チップ１２の下面に集積回路チップ１１に対する相互
接続用の電極パッド１５を設ける。集積回路チップ１１
上に集積回路チップ１２を積層し、これらチップ１１及
び１２の相互接続用の電極パッド１３及び１５どうし
を、接着用合金を用いないバンプレスによって直接接合
して、半導体装置１０を構成する。 【効果】 チップ間の信号伝送距離が最小になり電磁気
特性が向上する。半導体パッケージの寸法縮小化が可能
で、封止用樹脂が削減できる。バンプ形成工程を省略で
き、半導体製造の歩留りが向上し、加熱及び加圧が必要
ないので集積回路に対する損傷を防止できる。
Description
【０００１】
【産業上の利用分野】本発明は、複数の集積回路チップ
からなる半導体装置及びこの半導体装置を実装した回路
基板に関する。
からなる半導体装置及びこの半導体装置を実装した回路
基板に関する。
【０００２】
【従来の技術】従来、集積回路どうしの接続は、例え
ば、「Microelectronics Packaging Handbook （R.R.Tu
mmala, E.J.Rymaszewski編著，Van Nostrand Reinhold
社刊）８６３頁，１０６２頁，１０７０頁」或いは「日
経マイクロデバイス，１９９１年７月号５８頁」に記載
されているように、銅箔等により回路パターンを形成し
たガラスエポキシ等の回路基板上に、集積回路チップを
含む半導体パッケージを実装するか或いは同チップを直
接搭載し、フィルムキャリヤのリード或いはボンディン
グワイヤ等を用いて、信号線や電源線の接続を行ってい
た。
ば、「Microelectronics Packaging Handbook （R.R.Tu
mmala, E.J.Rymaszewski編著，Van Nostrand Reinhold
社刊）８６３頁，１０６２頁，１０７０頁」或いは「日
経マイクロデバイス，１９９１年７月号５８頁」に記載
されているように、銅箔等により回路パターンを形成し
たガラスエポキシ等の回路基板上に、集積回路チップを
含む半導体パッケージを実装するか或いは同チップを直
接搭載し、フィルムキャリヤのリード或いはボンディン
グワイヤ等を用いて、信号線や電源線の接続を行ってい
た。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
たような従来の集積回路チップどうしの回路的結合、或
いはそれら集積回路チップが実装された回路基板は、そ
の接続用リードが存在するが故に、信号伝播速度の低
下、信号波形の乱れ、ノイズ特性の悪化等、電磁気特性
に劣化を引き起こす可能性を有していた。
たような従来の集積回路チップどうしの回路的結合、或
いはそれら集積回路チップが実装された回路基板は、そ
の接続用リードが存在するが故に、信号伝播速度の低
下、信号波形の乱れ、ノイズ特性の悪化等、電磁気特性
に劣化を引き起こす可能性を有していた。
【０００４】また、接続用リードを用いるために、集積
回路チップの外周囲に一定の空間が必要であり、特にボ
ンディングワイヤを使用する場合は、そのワイヤがチッ
プのエッジに接触すると短絡（エッジショート）が発生
するので、ワイヤに所定のループを形成する必要があ
る。このため、半導体パッケージの寸法縮小化に制約を
与えていた上に、これを樹脂封止する際には封止用樹脂
が多く必要であった。
回路チップの外周囲に一定の空間が必要であり、特にボ
ンディングワイヤを使用する場合は、そのワイヤがチッ
プのエッジに接触すると短絡（エッジショート）が発生
するので、ワイヤに所定のループを形成する必要があ
る。このため、半導体パッケージの寸法縮小化に制約を
与えていた上に、これを樹脂封止する際には封止用樹脂
が多く必要であった。
【０００５】さらに、集積回路チップの電極部と接続用
リードとは、バンプという接着用合金を介して接合され
るのが通常であるため、その接続抵抗の良否に起因する
信号異常の可能性をも有していた。しかも、電極部また
はリードの何れかにバンプを設けるためのバンプ形成工
程が必要である上に、電極部とリードとの接合時に加熱
及び加圧する必要があるので集積回路に対して損傷を与
え易いという問題もあった。
リードとは、バンプという接着用合金を介して接合され
るのが通常であるため、その接続抵抗の良否に起因する
信号異常の可能性をも有していた。しかも、電極部また
はリードの何れかにバンプを設けるためのバンプ形成工
程が必要である上に、電極部とリードとの接合時に加熱
及び加圧する必要があるので集積回路に対して損傷を与
え易いという問題もあった。
【０００６】そこで本発明は、集積回路チップ間の電気
的接続の距離を最小にすることができると共に接続構造
を単純化することができる半導体装置及びこれを実装し
た回路基板を提供することを目的とする。
的接続の距離を最小にすることができると共に接続構造
を単純化することができる半導体装置及びこれを実装し
た回路基板を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、複数の集積回路チップを積層または並置
することによって構成される半導体装置であって、前記
複数の集積回路チップはその対向する表面または側面に
それぞれ相互接続用の電極部を有し、前記複数の集積回
路チップの積層または並置によって前記相互接続用の電
極部どうしが直接接合されているものである。
に、本発明は、複数の集積回路チップを積層または並置
することによって構成される半導体装置であって、前記
複数の集積回路チップはその対向する表面または側面に
それぞれ相互接続用の電極部を有し、前記複数の集積回
路チップの積層または並置によって前記相互接続用の電
極部どうしが直接接合されているものである。
【０００８】なお、前記半導体装置において、前記相互
接続用の電極部を有する面の少なくとも一方に外部接続
用の電極部を設け、前記相互接続用の電極部どうしが直
接接合されると共に、前記外部接続用の電極部に接続用
リードが接合されていてもよい。
接続用の電極部を有する面の少なくとも一方に外部接続
用の電極部を設け、前記相互接続用の電極部どうしが直
接接合されると共に、前記外部接続用の電極部に接続用
リードが接合されていてもよい。
【０００９】また、本発明による回路基板は、前記半導
体装置が基板に実装され、その半導体装置に設けた外部
接続用の電極部と基板の回路パターンとが直接或いは接
続用リードを介して接続されているものである。
体装置が基板に実装され、その半導体装置に設けた外部
接続用の電極部と基板の回路パターンとが直接或いは接
続用リードを介して接続されているものである。
【００１０】
【作用】上記のように構成された本発明によれば、複数
の集積回路チップの相互接続用の電極部どうしを直接接
合することによって、集積回路チップ間の信号伝送距離
が最小になるので、信号伝播速度の高速化、信号波形の
乱れ防止、ノイズ特性の向上等、電磁気特性の向上が可
能となる。
の集積回路チップの相互接続用の電極部どうしを直接接
合することによって、集積回路チップ間の信号伝送距離
が最小になるので、信号伝播速度の高速化、信号波形の
乱れ防止、ノイズ特性の向上等、電磁気特性の向上が可
能となる。
【００１１】また、集積回路チップの外周囲で接続用リ
ードの占める空間が不要となるので、半導体パッケージ
の寸法縮小化が可能な上に、これを樹脂封止する際には
封止用樹脂が削減される。
ードの占める空間が不要となるので、半導体パッケージ
の寸法縮小化が可能な上に、これを樹脂封止する際には
封止用樹脂が削減される。
【００１２】さらに、集積回路チップの電極部どうしの
接合に関して、従来用いられていた接着用合金を使用し
ない、バンプレス接合を実現することによって、バンプ
に関する以下の問題が解消される。即ち、接続抵抗の減
少により信号異常の発生が防止され、しかも、電極部に
対するバンプ形成工程が省略され、半導体製造の歩留り
を向上させることができる上に、電極部どうしの接合時
に加熱及び加圧する必要がないので集積回路に対する損
傷が防止される。
接合に関して、従来用いられていた接着用合金を使用し
ない、バンプレス接合を実現することによって、バンプ
に関する以下の問題が解消される。即ち、接続抵抗の減
少により信号異常の発生が防止され、しかも、電極部に
対するバンプ形成工程が省略され、半導体製造の歩留り
を向上させることができる上に、電極部どうしの接合時
に加熱及び加圧する必要がないので集積回路に対する損
傷が防止される。
【００１３】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は第１実施例における半導体装置の斜視図、
図２はその接合部分を示す要部の拡大断面図である。
する。図１は第１実施例における半導体装置の斜視図、
図２はその接合部分を示す要部の拡大断面図である。
【００１４】図１（ａ）に示すように、この半導体装置
１０は、集積回路チップ１１とこのチップ１１上に積層
される集積回路チップ１２とによって構成されている。
この例では、チップ１１が主集積回路チップであり、チ
ップ１２はチップ１１よりも寸法の小さな副集積回路チ
ップである。集積回路チップ１１の表面（上面）には、
集積回路チップ１２に対する相互接続用の電極パッド１
３と、外部装置に対する外部接続用の電極パッド１４と
が設けられている。また、集積回路チップ１２の表面
（下面）には、集積回路チップ１１に対する相互接続用
の電極パッド１５が設けられている。
１０は、集積回路チップ１１とこのチップ１１上に積層
される集積回路チップ１２とによって構成されている。
この例では、チップ１１が主集積回路チップであり、チ
ップ１２はチップ１１よりも寸法の小さな副集積回路チ
ップである。集積回路チップ１１の表面（上面）には、
集積回路チップ１２に対する相互接続用の電極パッド１
３と、外部装置に対する外部接続用の電極パッド１４と
が設けられている。また、集積回路チップ１２の表面
（下面）には、集積回路チップ１１に対する相互接続用
の電極パッド１５が設けられている。
【００１５】そして、図１（ｂ）に示すように、集積回
路チップ１１上に集積回路チップ１２が積層され、これ
らチップ１１及び１２の相互接続用の電極パッド１３及
び１５どうしが接合されることによって、半導体装置１
０が構成されている。
路チップ１１上に集積回路チップ１２が積層され、これ
らチップ１１及び１２の相互接続用の電極パッド１３及
び１５どうしが接合されることによって、半導体装置１
０が構成されている。
【００１６】ここで、図２に示すように、電極パッド１
３及び１５どうしは、接着用合金を用いないバンプレス
によって直接接合されている。この接合は、例えば表面
活性化法などの方法を用いることができる。なお、表面
活性化法は、例えば「サーキットテクノロジー，VOL.7,
No.1,（１９９２）５２頁，常温接合の可能性，須賀唯
知著」に記載されているように、接合用介在物を用いず
に金属どうしを常温で接合することができ、十分な接合
強度を得ることができるものである。
３及び１５どうしは、接着用合金を用いないバンプレス
によって直接接合されている。この接合は、例えば表面
活性化法などの方法を用いることができる。なお、表面
活性化法は、例えば「サーキットテクノロジー，VOL.7,
No.1,（１９９２）５２頁，常温接合の可能性，須賀唯
知著」に記載されているように、接合用介在物を用いず
に金属どうしを常温で接合することができ、十分な接合
強度を得ることができるものである。
【００１７】このように構成された半導体装置１０によ
れば、集積回路チップ１１及び１２の電極部１３及び１
５どうしが直接接合されることによって、集積回路チッ
プ１１及び１２間の信号伝送距離が最小になるので、信
号伝播速度の高速化、信号波形の乱れ防止、ノイズ特性
の向上等、電磁気特性の向上を図ることができる。
れば、集積回路チップ１１及び１２の電極部１３及び１
５どうしが直接接合されることによって、集積回路チッ
プ１１及び１２間の信号伝送距離が最小になるので、信
号伝播速度の高速化、信号波形の乱れ防止、ノイズ特性
の向上等、電磁気特性の向上を図ることができる。
【００１８】また、電極部１３及び１５どうしの接合に
関して、従来用いられていた接着用合金を使用しない、
バンプレス接合が実現されることによって、バンプに関
する以下の問題を解消することができる。即ち、接続抵
抗の減少により信号異常の発生を防止でき、しかも、電
極パッド１３または１５に対するバンプ形成工程を省略
できる上に、電極部１３及び１５どうしの接合時に加熱
及び加圧する必要がないので集積回路に対して損傷を与
えることもない。
関して、従来用いられていた接着用合金を使用しない、
バンプレス接合が実現されることによって、バンプに関
する以下の問題を解消することができる。即ち、接続抵
抗の減少により信号異常の発生を防止でき、しかも、電
極パッド１３または１５に対するバンプ形成工程を省略
できる上に、電極部１３及び１５どうしの接合時に加熱
及び加圧する必要がないので集積回路に対して損傷を与
えることもない。
【００１９】さらに、集積回路チップ１１及び１２の外
周囲で相互接続用リードの占める空間が不要となるの
で、半導体パッケージの寸法縮小化を図ることができる
上に、これを樹脂封止する際には封止用樹脂を削減する
ことができる。なお、図２に示すように、集積回路チッ
プ１１及び１２の間隙を必要に応じて樹脂１６により封
止してもよい。この場合、上記間隙は狭いので、必要最
少限の樹脂１６を流し込むだけで、電極パッド１３及び
１５部分の封止が可能である。
周囲で相互接続用リードの占める空間が不要となるの
で、半導体パッケージの寸法縮小化を図ることができる
上に、これを樹脂封止する際には封止用樹脂を削減する
ことができる。なお、図２に示すように、集積回路チッ
プ１１及び１２の間隙を必要に応じて樹脂１６により封
止してもよい。この場合、上記間隙は狭いので、必要最
少限の樹脂１６を流し込むだけで、電極パッド１３及び
１５部分の封止が可能である。
【００２０】次に、図３は第２実施例における半導体装
置の斜視図である。図３（ａ）に示すように、この半導
体装置１０は、集積回路チップ１１とこのチップ１１の
横に並置される同一寸法の集積回路チップ１２とによっ
て構成されている。集積回路チップ１１及び１２の対向
する側面には相互接続用の電極パッド１３及び１５が設
けられ、表面（上面）には外部接続用の電極パッド１４
が設けられている。
置の斜視図である。図３（ａ）に示すように、この半導
体装置１０は、集積回路チップ１１とこのチップ１１の
横に並置される同一寸法の集積回路チップ１２とによっ
て構成されている。集積回路チップ１１及び１２の対向
する側面には相互接続用の電極パッド１３及び１５が設
けられ、表面（上面）には外部接続用の電極パッド１４
が設けられている。
【００２１】そして、図３（ｂ）に示すように、集積回
路チップ１１と集積回路チップ１２とが並置され、これ
らチップ１１及び１２の相互接続用の電極パッド１３及
び１５どうしが接合されることによって、半導体装置１
０が構成されている。前述と同様に、電極パッド１３及
び１５どうしは、接着用合金を用いないバンプレスによ
って直接接合されている。
路チップ１１と集積回路チップ１２とが並置され、これ
らチップ１１及び１２の相互接続用の電極パッド１３及
び１５どうしが接合されることによって、半導体装置１
０が構成されている。前述と同様に、電極パッド１３及
び１５どうしは、接着用合金を用いないバンプレスによ
って直接接合されている。
【００２２】ところで、前記第１実施例によれば、チッ
プ１１及び１２を積層することによって、占有面積を増
加させることなく高密度化された半導体装置１０を得る
ことができる。そして、上記第２実施例によれば、チッ
プ１１及び１２を並置することによって、占有面積は大
きくなるが、薄型化を損なうことなく高密度化された半
導体装置１０を得ることができる。
プ１１及び１２を積層することによって、占有面積を増
加させることなく高密度化された半導体装置１０を得る
ことができる。そして、上記第２実施例によれば、チッ
プ１１及び１２を並置することによって、占有面積は大
きくなるが、薄型化を損なうことなく高密度化された半
導体装置１０を得ることができる。
【００２３】なお、第１及び第２実施例における外部接
続用の電極パッド１４からの配線引き出しは、フィルム
キャリヤのリード、フレキシブル基板のリード、ボンデ
ィングワイヤ等によって可能である。また、ピングリッ
ドアレイ構造としてチップの裏面（下面）に電極ピンを
設けてもよい。
続用の電極パッド１４からの配線引き出しは、フィルム
キャリヤのリード、フレキシブル基板のリード、ボンデ
ィングワイヤ等によって可能である。また、ピングリッ
ドアレイ構造としてチップの裏面（下面）に電極ピンを
設けてもよい。
【００２４】次に、図４は第３実施例における半導体装
置の斜視図であり、図５はその接合部分を示す要部の拡
大断面図である。この半導体装置１０においては、同一
寸法の集積回路チップ１１及び１２の積層と同時に、予
めリード１７が設けられている。即ち、図５に示すよう
に、チップ１１及び１２の相互接続用の電極パッド１３
及び１５どうしが直接接合されると共に、チップ１１及
び１２側に設けた外部接続用の電極パッド１４及びダミ
ーパッド１８にリード１７が接合されている。なお、こ
の例ではチップ１２側にはダミーパッド１８が形成され
ているが、両側とも外部接続用の電極パッドにしてもよ
い。また、図２と同様にチップ１１及び１２の間隙を樹
脂１６により封止してもよい。
置の斜視図であり、図５はその接合部分を示す要部の拡
大断面図である。この半導体装置１０においては、同一
寸法の集積回路チップ１１及び１２の積層と同時に、予
めリード１７が設けられている。即ち、図５に示すよう
に、チップ１１及び１２の相互接続用の電極パッド１３
及び１５どうしが直接接合されると共に、チップ１１及
び１２側に設けた外部接続用の電極パッド１４及びダミ
ーパッド１８にリード１７が接合されている。なお、こ
の例ではチップ１２側にはダミーパッド１８が形成され
ているが、両側とも外部接続用の電極パッドにしてもよ
い。また、図２と同様にチップ１１及び１２の間隙を樹
脂１６により封止してもよい。
【００２５】次に、図６は本発明による回路基板の実施
例における斜視図である。この回路基板２０において
は、複数の集積回路チップ１２が前述したようなバンプ
レス接合によって集積回路チップ１１上に積層され、こ
の集積回路チップ１１が基板２１上に他の電源回路やＩ
Ｆ回路等を構成する電子部品２２と共に実装されてい
る。そして、この例においては、集積回路チップ１１の
表面に設けた外部接続用の電極パッド１４と、基板２１
上に形成された回路パターン２３とが、ボンディングワ
イヤ２４によって接続されている。
例における斜視図である。この回路基板２０において
は、複数の集積回路チップ１２が前述したようなバンプ
レス接合によって集積回路チップ１１上に積層され、こ
の集積回路チップ１１が基板２１上に他の電源回路やＩ
Ｆ回路等を構成する電子部品２２と共に実装されてい
る。そして、この例においては、集積回路チップ１１の
表面に設けた外部接続用の電極パッド１４と、基板２１
上に形成された回路パターン２３とが、ボンディングワ
イヤ２４によって接続されている。
【００２６】この回路基板２０によれば、前述したよう
に接合構造が簡単で電磁気特性等に優れた半導体装置１
０を、基板２１に実装することによって、回路基板２０
全体としての高密度化が可能となる。
に接合構造が簡単で電磁気特性等に優れた半導体装置１
０を、基板２１に実装することによって、回路基板２０
全体としての高密度化が可能となる。
【００２７】なお、前記第１及び第２実施例のような半
導体装置１０を上記基板２１に実装する場合は、上記ボ
ンディングワイヤ２４以外に、前述したフィルムキャリ
ヤのリード、フレキシブル基板のリード等が基板２１の
回路パターン２３に接続される。また、前記第３実施例
のような予めリード１７を設けた半導体装置１０を上記
基板２１に実装する場合は、そのリード１７が基板２１
の回路パターン２３に接続される。
導体装置１０を上記基板２１に実装する場合は、上記ボ
ンディングワイヤ２４以外に、前述したフィルムキャリ
ヤのリード、フレキシブル基板のリード等が基板２１の
回路パターン２３に接続される。また、前記第３実施例
のような予めリード１７を設けた半導体装置１０を上記
基板２１に実装する場合は、そのリード１７が基板２１
の回路パターン２３に接続される。
【００２８】さらに、図６において、集積回路チップ１
１の下面に外部接続用の電極部を設け、この電極部と基
板２１の回路パターン２３とをバンプレス接合すれば、
また、複数個の回路基板２０を結合する場合に、それぞ
れの回路基板２０に結合用の端子部（例えば側面の端子
部２５）を設け、この端子部２５どうしをバンプレス接
合すれば、さらに電磁気特性の向上、生産性の向上等を
図ることができる。
１の下面に外部接続用の電極部を設け、この電極部と基
板２１の回路パターン２３とをバンプレス接合すれば、
また、複数個の回路基板２０を結合する場合に、それぞ
れの回路基板２０に結合用の端子部（例えば側面の端子
部２５）を設け、この端子部２５どうしをバンプレス接
合すれば、さらに電磁気特性の向上、生産性の向上等を
図ることができる。
【００２９】以上、本発明の実施例に付き説明したが、
本発明は上記実施例に限定されることなく、本発明の技
術的思想に基づいて各種の有効な変更並びに応用が可能
である。例えば、積層または並置される集積回路チップ
は３つ以上でもよい。また、積層と並置とを任意に組み
合わせることも可能である。
本発明は上記実施例に限定されることなく、本発明の技
術的思想に基づいて各種の有効な変更並びに応用が可能
である。例えば、積層または並置される集積回路チップ
は３つ以上でもよい。また、積層と並置とを任意に組み
合わせることも可能である。
【００３０】
【発明の効果】以上説明したように、本発明によれば、
集積回路チップ間の信号伝送距離が最小になるので、信
号伝播速度の高速化、信号波形の乱れ防止、ノイズ特性
の向上等、電磁気特性の向上を図ることができ、半導体
装置の信頼性を大幅に高めることができる。また、半導
体パッケージの寸法縮小化が可能な上に、これを樹脂封
止する際には封止用樹脂の削減を図ることができるの
で、半導体装置の小型薄型化並びに低コスト化を図るこ
とができる。さらに、バンプレス接合を実現することに
よって、従来のバンプに関する以下の問題を解消するこ
とができる。即ち、接続抵抗の減少により信号異常の発
生を防止することができ、しかも、電極部に対するバン
プ形成工程を省略することができ、半導体製造の歩留り
を向上させることができる上に、電極部どうしの接合時
に加熱及び加圧する必要がないので集積回路に対する損
傷を防止することができる。従って、半導体装置の安定
した高生産性に貢献することができる。
集積回路チップ間の信号伝送距離が最小になるので、信
号伝播速度の高速化、信号波形の乱れ防止、ノイズ特性
の向上等、電磁気特性の向上を図ることができ、半導体
装置の信頼性を大幅に高めることができる。また、半導
体パッケージの寸法縮小化が可能な上に、これを樹脂封
止する際には封止用樹脂の削減を図ることができるの
で、半導体装置の小型薄型化並びに低コスト化を図るこ
とができる。さらに、バンプレス接合を実現することに
よって、従来のバンプに関する以下の問題を解消するこ
とができる。即ち、接続抵抗の減少により信号異常の発
生を防止することができ、しかも、電極部に対するバン
プ形成工程を省略することができ、半導体製造の歩留り
を向上させることができる上に、電極部どうしの接合時
に加熱及び加圧する必要がないので集積回路に対する損
傷を防止することができる。従って、半導体装置の安定
した高生産性に貢献することができる。
【００３１】また、本発明の回路基板によれば、上述し
たように接合構造が簡単で電磁気特性等に優れた半導体
装置を基板に実装することによって、回路基板全体とし
ての著しい高密度化を図ることができる。
たように接合構造が簡単で電磁気特性等に優れた半導体
装置を基板に実装することによって、回路基板全体とし
ての著しい高密度化を図ることができる。
【図１】本発明による半導体装置の第１実施例における
斜視図である。
斜視図である。
【図２】上記第１実施例における接合部分を示す要部の
拡大断面図である。
拡大断面図である。
【図３】本発明による半導体装置の第２実施例における
斜視図である。
斜視図である。
【図４】本発明による半導体装置の第３実施例における
斜視図である。
斜視図である。
【図５】上記第３実施例における接合部分を示す要部の
拡大断面図である。
拡大断面図である。
【図６】本発明による回路基板の実施例における斜視図
である。
である。
１０ 半導体装置 １１、１２ 集積回路チップ １３、１５ 相互接続用の電極パッド １４ 外部接続用の電極パッド １６ 封止用樹脂 １７ リード １８ ダミーパッド ２０ 回路基板 ２１ 基板 ２２ 電子部品 ２３ 回路パターン ２４ ボンディングワイヤ ２５ 端子部
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｗ 9272−4Ｍ
Claims (5)
- 【請求項１】 複数の集積回路チップを積層することに
よって構成される半導体装置であって、前記複数の集積
回路チップはその対向する表面にそれぞれ相互接続用の
電極部を有し、前記複数の集積回路チップの積層によっ
て前記相互接続用の電極部どうしが直接接合されている
ことを特徴とする半導体装置。 - 【請求項２】 複数の集積回路チップを並置することに
よって構成される半導体装置であって、前記複数の集積
回路チップはその対向する側面にそれぞれ相互接続用の
電極部を有し、前記複数の集積回路チップの並置によっ
て前記相互接続用の電極部どうしが直接接合されている
ことを特徴とする半導体装置。 - 【請求項３】 前記相互接続用の電極部を有する面の少
なくとも一方に外部接続用の電極部を設け、前記相互接
続用の電極部どうしが直接接合されると共に、前記外部
接続用の電極部に接続用リードが接合されていることを
特徴とする請求項１または２記載の半導体装置。 - 【請求項４】 請求項１または２記載の半導体装置が基
板に実装され、その半導体装置に設けた外部接続用の電
極部と基板の回路パターンとが接続されていることを特
徴とする回路基板。 - 【請求項５】 請求項３記載の半導体装置が基板に実装
され、その半導体装置の前記接続用リードと基板の回路
パターンとが接続されていることを特徴とする回路基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5062966A JPH06252341A (ja) | 1993-02-26 | 1993-02-26 | 半導体装置及びこの半導体装置を実装した回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5062966A JPH06252341A (ja) | 1993-02-26 | 1993-02-26 | 半導体装置及びこの半導体装置を実装した回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252341A true JPH06252341A (ja) | 1994-09-09 |
Family
ID=13215591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5062966A Withdrawn JPH06252341A (ja) | 1993-02-26 | 1993-02-26 | 半導体装置及びこの半導体装置を実装した回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252341A (ja) |
-
1993
- 1993-02-26 JP JP5062966A patent/JPH06252341A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5739588A (en) | Semiconductor device | |
| JP3916854B2 (ja) | 配線基板、半導体装置およびパッケージスタック半導体装置 | |
| US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
| JP3499202B2 (ja) | 半導体装置の製造方法 | |
| JP2816028B2 (ja) | 半導体装置の製造方法 | |
| JP2002222889A (ja) | 半導体装置及びその製造方法 | |
| JP3055619B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0448767A (ja) | 樹脂封止型半導体装置 | |
| JPH0685161A (ja) | 高密度実装型半導体装置 | |
| JP2003078105A (ja) | スタックチップモジュール | |
| JP2851609B2 (ja) | 半導体チップパッケージとその製造方法及びそれを用いた積層パッケージ | |
| KR20040043839A (ko) | 더미 와이어를 이용한 열방출형 적층 칩 패키지 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JPH08288316A (ja) | 半導体装置 | |
| JP2845218B2 (ja) | 電子部品の実装構造およびその製造方法 | |
| JPH06252341A (ja) | 半導体装置及びこの半導体装置を実装した回路基板 | |
| JP3672885B2 (ja) | 半導体装置 | |
| JPH0878599A (ja) | 集積回路パッケージ及びその製造方法 | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JPH06302757A (ja) | 電子部品搭載装置及びその実装方法 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 | |
| KR0152576B1 (ko) | 센터 패드를 갖는 적층칩 패키지 | |
| JPH11297738A (ja) | 半導体チップの基板実装構造 | |
| JPH05315481A (ja) | フィルムキャリア半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |