JPH06252174A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPH06252174A JPH06252174A JP3531793A JP3531793A JPH06252174A JP H06252174 A JPH06252174 A JP H06252174A JP 3531793 A JP3531793 A JP 3531793A JP 3531793 A JP3531793 A JP 3531793A JP H06252174 A JPH06252174 A JP H06252174A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- region
- resist layer
- source
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 ソース抵抗の低減と共にドレイン耐圧の向上
を図り、かつ通常の光学露光装置を用いて０．５μｍ以
下の短いゲート長を得ることができる電界効果トランジ
スタの製造方法を提供する。 【構成】 チャネル領域１２を有するＧａＡｓ基板１１
上にゲート電極１３を形成し、ゲート電極１３をマスク
としてイオン注入を行うことにより自己整合的にソース
領域およびドレイン領域となる第１および第２の高濃度
不純物領域１５Ａおよび１６Ａを形成し、少なくとも前
記ゲート電極１３のソース領域となる第１の高濃度領域
１５Ａ側の一部と前記第１の高濃度不純物領域１５Ａと
を覆うレジスト層１７ａを形成し、必要に応じて等方向
エッチングによりレジスト層１７ａの前記ゲート電極１
３を覆う部分の長さを小さくした後、当該レジスト層１
７ａで覆われていない部分のゲート電極１３を除去す
る。
を図り、かつ通常の光学露光装置を用いて０．５μｍ以
下の短いゲート長を得ることができる電界効果トランジ
スタの製造方法を提供する。 【構成】 チャネル領域１２を有するＧａＡｓ基板１１
上にゲート電極１３を形成し、ゲート電極１３をマスク
としてイオン注入を行うことにより自己整合的にソース
領域およびドレイン領域となる第１および第２の高濃度
不純物領域１５Ａおよび１６Ａを形成し、少なくとも前
記ゲート電極１３のソース領域となる第１の高濃度領域
１５Ａ側の一部と前記第１の高濃度不純物領域１５Ａと
を覆うレジスト層１７ａを形成し、必要に応じて等方向
エッチングによりレジスト層１７ａの前記ゲート電極１
３を覆う部分の長さを小さくした後、当該レジスト層１
７ａで覆われていない部分のゲート電極１３を除去す
る。
Description
【０００１】
【産業上の利用分野】本発明は、化合物半導体、特にＧ
ａＡｓを用いた電界効果トランジスタ（Field Effect T
ransistor ；ＦＥＴ）の製造方法に関する。
ａＡｓを用いた電界効果トランジスタ（Field Effect T
ransistor ；ＦＥＴ）の製造方法に関する。
【０００２】
【従来の技術】従来より、金属−半導体接触を応用した
ＭＥＳＦＥＴ（Metal-SemiconductorFET ）として、半
絶縁性基板としてＧａＡｓ基板を用いたものが知られて
いる。このＭＥＳＦＥＴは、図２に示すような構造を有
している。すなわち、ＧａＡｓ基板１のチャネル領域２
上にゲート電極３を設けるとともに、このゲート電極３
の両側のＧａＡｓ基板１内に高濃度不純物を含有する活
性層であるソース領域４およびドレイン領域５を形成
し、これらソース領域４およびドレイン領域５上にソー
ス電極６およびドレイン電極７を設けている。
ＭＥＳＦＥＴ（Metal-SemiconductorFET ）として、半
絶縁性基板としてＧａＡｓ基板を用いたものが知られて
いる。このＭＥＳＦＥＴは、図２に示すような構造を有
している。すなわち、ＧａＡｓ基板１のチャネル領域２
上にゲート電極３を設けるとともに、このゲート電極３
の両側のＧａＡｓ基板１内に高濃度不純物を含有する活
性層であるソース領域４およびドレイン領域５を形成
し、これらソース領域４およびドレイン領域５上にソー
ス電極６およびドレイン電極７を設けている。
【０００３】かかるＭＥＳＦＥＴにおいては、一般的に
は、ソース抵抗の低減のために、ソース領域４およびド
レイン領域５をゲート電極３に対して自己整合的に形成
する、すなわち、ＧａＡｓ基板１上に形成されたゲート
電極３をマスクとして用いてソース領域４およびドレイ
ン領域５を形成する方法が採用されている。
は、ソース抵抗の低減のために、ソース領域４およびド
レイン領域５をゲート電極３に対して自己整合的に形成
する、すなわち、ＧａＡｓ基板１上に形成されたゲート
電極３をマスクとして用いてソース領域４およびドレイ
ン領域５を形成する方法が採用されている。
【０００４】この方法によるＭＥＳＦＥＴの一製造例を
図３に示す。図３に示すように、まず、ＧａＡｓ基板１
上にイオン注入技術によりｎ型活性層からなるチャネル
領域２を形成する（工程(a) ）。次いで、メタライゼー
ションおよびエッチングによりゲート電極３を形成する
（工程(b) ）。続いて、ＧａＡｓ基板１上のチャネル領
域２以外の部分にＳｉＯ2 膜８を形成し、このＳｉＯ2
膜８およびゲート電極３をマスクとして用いて高濃度に
Ｓｉ+ をＧａＡｓ基板１にイオン注入し（工程(c) ）、
その後、ＧａＡｓ基板１およびゲート電極３をＳｉＯ2
膜９で覆った状態でＧａＡｓ基板１をアニーリングし、
ソース領域４おびドレイン領域５を自己整合的に形成す
る（工程(d) ）。最後に、ソース領域４およびドレイン
領域５上に、オーミックメタライゼーションによりソー
ス電極６およびドレイン電極７を、それぞれソース領域
４およびドレイン領域５上に形成する（工程(e) ）。
図３に示す。図３に示すように、まず、ＧａＡｓ基板１
上にイオン注入技術によりｎ型活性層からなるチャネル
領域２を形成する（工程(a) ）。次いで、メタライゼー
ションおよびエッチングによりゲート電極３を形成する
（工程(b) ）。続いて、ＧａＡｓ基板１上のチャネル領
域２以外の部分にＳｉＯ2 膜８を形成し、このＳｉＯ2
膜８およびゲート電極３をマスクとして用いて高濃度に
Ｓｉ+ をＧａＡｓ基板１にイオン注入し（工程(c) ）、
その後、ＧａＡｓ基板１およびゲート電極３をＳｉＯ2
膜９で覆った状態でＧａＡｓ基板１をアニーリングし、
ソース領域４おびドレイン領域５を自己整合的に形成す
る（工程(d) ）。最後に、ソース領域４およびドレイン
領域５上に、オーミックメタライゼーションによりソー
ス電極６およびドレイン電極７を、それぞれソース領域
４およびドレイン領域５上に形成する（工程(e) ）。
【０００５】
【発明が解決しようとする課題】しかし、上述したよう
にソース領域４をゲート電極３に対して自己整合的に形
成した場合、ソース領域４だけでなくドレイン領域５も
ゲート電極３に近接して形成されてしまうので、ドレイ
ン耐圧が低いという問題がある。
にソース領域４をゲート電極３に対して自己整合的に形
成した場合、ソース領域４だけでなくドレイン領域５も
ゲート電極３に近接して形成されてしまうので、ドレイ
ン耐圧が低いという問題がある。
【０００６】また、通常の光学露光装置では、０．５μ
ｍ以下の短いパターンの形成が難しいので、これより短
いゲート長の形成には、電子ビーム露光装置等の高価な
装置を用いなければならないという問題もある。
ｍ以下の短いパターンの形成が難しいので、これより短
いゲート長の形成には、電子ビーム露光装置等の高価な
装置を用いなければならないという問題もある。
【０００７】本発明の目的は、このような事情に鑑み、
ソース抵抗の低減と共にドレイン耐圧の向上を図り、か
つ通常の光学露光装置で０．５μｍ以下の短いゲート長
を得ることができる電界効果トランジスタの製造方法を
提供することにある。
ソース抵抗の低減と共にドレイン耐圧の向上を図り、か
つ通常の光学露光装置で０．５μｍ以下の短いゲート長
を得ることができる電界効果トランジスタの製造方法を
提供することにある。
【０００８】
【課題を解決するための手段】かかる目的を達成するた
めに、本発明の電界効果トランジスタの製造方法は、チ
ャネル領域を有する基板上にゲート電極を形成する工程
と、前記ゲート電極をマスクとしてイオン注入を行うこ
とにより自己整合的にソース領域およびドレイン領域と
なる高濃度不純物領域を形成する工程と、少なくとも前
記ゲート電極の前記ソース領域側の一部と前記ソース領
域となる高濃度不純物領域あるいはソース領域とを覆う
レジスト層を形成する工程と、必要に応じて等方向エッ
チングにより前記レジスト層の前記ゲート電極を覆う部
分の長さを短くした後当該レジスト層で覆われていない
部分のゲート電極を除去する工程とを具備するようにし
たものである。
めに、本発明の電界効果トランジスタの製造方法は、チ
ャネル領域を有する基板上にゲート電極を形成する工程
と、前記ゲート電極をマスクとしてイオン注入を行うこ
とにより自己整合的にソース領域およびドレイン領域と
なる高濃度不純物領域を形成する工程と、少なくとも前
記ゲート電極の前記ソース領域側の一部と前記ソース領
域となる高濃度不純物領域あるいはソース領域とを覆う
レジスト層を形成する工程と、必要に応じて等方向エッ
チングにより前記レジスト層の前記ゲート電極を覆う部
分の長さを短くした後当該レジスト層で覆われていない
部分のゲート電極を除去する工程とを具備するようにし
たものである。
【０００９】ここで、ソース領域およびドレイン領域と
なる高濃度不純物領域の活性化アニーリングは、イオン
注入の直後、あるいはゲート電極の一部を除去した後な
ど、どの時点で行ってもよい。
なる高濃度不純物領域の活性化アニーリングは、イオン
注入の直後、あるいはゲート電極の一部を除去した後な
ど、どの時点で行ってもよい。
【００１０】また、本発明の他の形態では、前記ゲート
電極の一部を除去した後、この除去した部分の前記チャ
ネル領域にイオン注入して前記高濃度不純物領域よりも
低い不純物濃度の中濃度不純物領域を形成する工程を具
備する。
電極の一部を除去した後、この除去した部分の前記チャ
ネル領域にイオン注入して前記高濃度不純物領域よりも
低い不純物濃度の中濃度不純物領域を形成する工程を具
備する。
【００１１】
【作用】本発明の製造方法では、通常の光学露光装置に
よりゲート長を例えば０．５μｍ以下にすることができ
る。また、ソース領域がゲート電極に対して自己整合的
に形成され、ソース領域とゲート電極とが近接している
ので、ソース抵抗が低い。一方、ドレイン領域は、ゲー
ト電極が除去された分だけゲート電極から離れているの
で、ドレイン耐圧は高い。
よりゲート長を例えば０．５μｍ以下にすることができ
る。また、ソース領域がゲート電極に対して自己整合的
に形成され、ソース領域とゲート電極とが近接している
ので、ソース抵抗が低い。一方、ドレイン領域は、ゲー
ト電極が除去された分だけゲート電極から離れているの
で、ドレイン耐圧は高い。
【００１２】
【実施例】以下、図面を参照して本発明を詳細に説明す
る。
る。
【００１３】図１は、本発明に係る電界効果トランジス
タの製造方法の一実施例の製造工程を示す。図１に示す
ように、まず、半絶縁性のＧａＡｓ基板１１の表層部に
ｎ型活性層からなるチャネル領域１２をイオン注入ある
いはエピタキシャル成長により形成し（工程(a) ）、こ
のチャネル領域１２上に例えばＷＮ，ＷＡｌ，ＴｉＷＳ
ｉ，ＷＳｉ等の耐熱性金属からなるゲート電極１３をメ
タライゼーションおよびエッチングにより形成する（工
程(b) ）。このときのゲート長ＬGDは、使用する光露光
装置の重ね合わせ誤差を±ｔ、目標とする所定のゲート
長ＬG とすると、ＬGD＞ＬG ＋２ｔとするのが好まし
い。
タの製造方法の一実施例の製造工程を示す。図１に示す
ように、まず、半絶縁性のＧａＡｓ基板１１の表層部に
ｎ型活性層からなるチャネル領域１２をイオン注入ある
いはエピタキシャル成長により形成し（工程(a) ）、こ
のチャネル領域１２上に例えばＷＮ，ＷＡｌ，ＴｉＷＳ
ｉ，ＷＳｉ等の耐熱性金属からなるゲート電極１３をメ
タライゼーションおよびエッチングにより形成する（工
程(b) ）。このときのゲート長ＬGDは、使用する光露光
装置の重ね合わせ誤差を±ｔ、目標とする所定のゲート
長ＬG とすると、ＬGD＞ＬG ＋２ｔとするのが好まし
い。
【００１４】次に、チャネル領域が形成された部分以外
のＧａＡｓ基板１１表面にレジストからなるマスク層１
４を形成した後イオン注入し、ゲート電極１３以外のチ
ャネル領域１２にイオンを打ち込み、ソース領域および
ドレイン領域となる第１および第２のの高濃度不純物領
域（高濃度領域）１５Ａおよび１６Ａを形成する（工程
(c) ）。
のＧａＡｓ基板１１表面にレジストからなるマスク層１
４を形成した後イオン注入し、ゲート電極１３以外のチ
ャネル領域１２にイオンを打ち込み、ソース領域および
ドレイン領域となる第１および第２のの高濃度不純物領
域（高濃度領域）１５Ａおよび１６Ａを形成する（工程
(c) ）。
【００１５】次いで、マスク層１４を除去した後、ソー
ス領域となる第１の高濃度領域１５Ａの全体およびゲー
ト電極１３の一部を覆うレジスト層１７ａ並びにドレイ
ン領域となる第２の高濃度領域１６Ａのゲート電極側以
外の一部分を覆うレジスト層１７ｂを形成する（工程
(d) 。このときのレジスト層１７ａのゲート電極１３へ
の重なりＬR は、ＬR ＝ＬG ＋ｔとなるように設定す
る。
ス領域となる第１の高濃度領域１５Ａの全体およびゲー
ト電極１３の一部を覆うレジスト層１７ａ並びにドレイ
ン領域となる第２の高濃度領域１６Ａのゲート電極側以
外の一部分を覆うレジスト層１７ｂを形成する（工程
(d) 。このときのレジスト層１７ａのゲート電極１３へ
の重なりＬR は、ＬR ＝ＬG ＋ｔとなるように設定す
る。
【００１６】次に、Ｏ2 プラズマエッチング等の等方性
エッチングによりＬR ＝ＬG となるようにレジスト層１
７ａの端面を後退させる（工程(e) ）。すなわち、ＬR
＝ＬG ＋ｔと設定することにより、レジスト層１７ａの
端面の位置が設定通りの位置になった場合にはｔだけ後
退させればよい。第１の高濃度領域１５Ａ側にｔだけず
れて設定された場合には、ＬR ＝ＬG となるので等方性
エッチングは必要なくなる。逆に第２の高濃度領域１６
Ａ側にｔだけずれて設定された場合には、２ｔだけエッ
チングにより後退させる必要がある。
エッチングによりＬR ＝ＬG となるようにレジスト層１
７ａの端面を後退させる（工程(e) ）。すなわち、ＬR
＝ＬG ＋ｔと設定することにより、レジスト層１７ａの
端面の位置が設定通りの位置になった場合にはｔだけ後
退させればよい。第１の高濃度領域１５Ａ側にｔだけず
れて設定された場合には、ＬR ＝ＬG となるので等方性
エッチングは必要なくなる。逆に第２の高濃度領域１６
Ａ側にｔだけずれて設定された場合には、２ｔだけエッ
チングにより後退させる必要がある。
【００１７】次に、反応性イオンエッチング（ＲＩＥ）
等によりゲート電極１３をゲート長ＬG となるようにエ
ッチングする（工程(f) ）。続いて、このエッチング工
程によりゲート電極１３が除去された部分および第２の
高濃度領域１６Ａにイオン注入を行い、不純物濃度がチ
ャネル領域１２よりも高く、高濃度領域１５Ａおよび１
６Ｂよりも低い中濃度領域１８Ａを形成する（工程(g)
）。
等によりゲート電極１３をゲート長ＬG となるようにエ
ッチングする（工程(f) ）。続いて、このエッチング工
程によりゲート電極１３が除去された部分および第２の
高濃度領域１６Ａにイオン注入を行い、不純物濃度がチ
ャネル領域１２よりも高く、高濃度領域１５Ａおよび１
６Ｂよりも低い中濃度領域１８Ａを形成する（工程(g)
）。
【００１８】なお、この中濃度領域１８Ａの深さはチャ
ネル領域１２よりも浅くする必要がある。ここで、中濃
度領域１８Ａはゲート電極１３をドレイン領域となる第
１の高濃度領域１６Ａから離したことによる抵抗の増加
を抑えてＦＥＴの特性の劣化を抑えるためのものであ
る。したがって、かかる抵抗の増加抑制効果を期待せ
ず、工程(f) によりゲート耐圧を向上させるだけで十分
な場合には、工程(g) は不要である。
ネル領域１２よりも浅くする必要がある。ここで、中濃
度領域１８Ａはゲート電極１３をドレイン領域となる第
１の高濃度領域１６Ａから離したことによる抵抗の増加
を抑えてＦＥＴの特性の劣化を抑えるためのものであ
る。したがって、かかる抵抗の増加抑制効果を期待せ
ず、工程(f) によりゲート耐圧を向上させるだけで十分
な場合には、工程(g) は不要である。
【００１９】次に、レジスト層１７ａおよび１７ｂを除
去し（工程(h) ）、続いて、ウェハ全体にＳｉＯ2 など
の絶縁膜１９を形成した後、高濃度領域１５Ａおよび１
６Ａ並びに中濃度領域１８Ａの活性化アニールを行い、
ソース領域１５、ドレイン領域１６および中濃度活性層
１８を形成する（工程(i) ）。
去し（工程(h) ）、続いて、ウェハ全体にＳｉＯ2 など
の絶縁膜１９を形成した後、高濃度領域１５Ａおよび１
６Ａ並びに中濃度領域１８Ａの活性化アニールを行い、
ソース領域１５、ドレイン領域１６および中濃度活性層
１８を形成する（工程(i) ）。
【００２０】最後に、絶縁膜１９のうち、ソース領域１
５およびドレイン領域１６に対応する部分の一部を除去
した後、その除去された部分にソース電極２０およびド
レイン電極２１を形成し、ＭＥＳＦＥＴを形成する（工
程(j) ）。
５およびドレイン領域１６に対応する部分の一部を除去
した後、その除去された部分にソース電極２０およびド
レイン電極２１を形成し、ＭＥＳＦＥＴを形成する（工
程(j) ）。
【００２１】以上説明した製造方法では、ゲート電極１
３に重なるレジスト層１７ａの重なり量を、等方性エッ
チングにより精密に調整した後、ゲート電極１３をエッ
チングするので、通常の光学露光装置を用いても、ゲー
ト長を例えば０．５μｍ以下と小さくすることができ
る。
３に重なるレジスト層１７ａの重なり量を、等方性エッ
チングにより精密に調整した後、ゲート電極１３をエッ
チングするので、通常の光学露光装置を用いても、ゲー
ト長を例えば０．５μｍ以下と小さくすることができ
る。
【００２２】しかも、かかる方法では、ソース領域１５
はゲート電極１３に近接させたまま、ドレイン領域１６
のみをゲート電極１３から離すことができるので、ソー
ス抵抗を低減させたまま、ドレイン耐圧の向上を図るこ
とができる。さらに、本実施例のように中濃度活性層１
８を形成することにより、ゲート電極１３をドレイン領
域１６から離したことによる抵抗増加を抑え、以てＦＥ
Ｔの特性を向上させることができる。
はゲート電極１３に近接させたまま、ドレイン領域１６
のみをゲート電極１３から離すことができるので、ソー
ス抵抗を低減させたまま、ドレイン耐圧の向上を図るこ
とができる。さらに、本実施例のように中濃度活性層１
８を形成することにより、ゲート電極１３をドレイン領
域１６から離したことによる抵抗増加を抑え、以てＦＥ
Ｔの特性を向上させることができる。
【００２３】上述した実施例では、工程(g) によりゲー
ト電極１３を除去したチャネル領域に中濃度領域１８Ａ
を形成したが、上述したように、ドレイン耐圧の向上の
みを目的とする場合には工程(g) を省いてもよい。
ト電極１３を除去したチャネル領域に中濃度領域１８Ａ
を形成したが、上述したように、ドレイン耐圧の向上の
みを目的とする場合には工程(g) を省いてもよい。
【００２４】あるいはまた、上述した実施例では、高濃
度領域１５Ａおよび１６Ａの活性化アニールを最後に行
っているが、かかる活性化アニールを（ＡｓＨ3 ＋Ｈ
2 ；アシメン＋水素）雰囲気下で行ってもよい。
度領域１５Ａおよび１６Ａの活性化アニールを最後に行
っているが、かかる活性化アニールを（ＡｓＨ3 ＋Ｈ
2 ；アシメン＋水素）雰囲気下で行ってもよい。
【００２５】なお、本発明で等方性エッチングとは、ド
ライエッチングあるいはウェットエッチングの如何を問
わず、レジスト層のゲート電極への重なり量を調節でき
るものであればよい。
ライエッチングあるいはウェットエッチングの如何を問
わず、レジスト層のゲート電極への重なり量を調節でき
るものであればよい。
【００２６】さらにまた、基板やゲート電極等の材質も
上述したものに限定されず、従来から公知のものを使用
できることは言うまでもない。
上述したものに限定されず、従来から公知のものを使用
できることは言うまでもない。
【００２７】
【発明の効果】以上説明したように、本発明は、ゲート
電極の一部にレジスト層を重ねてこのレジスト層の重な
りを等方向エッチングで調節した後、ゲート長を短くす
るようにゲート電極の一部をエッチングで除去するよう
にしたので、通常の光学露光装置を用いてもゲート長を
０．５μｍ以下とすることができる。しかも、本発明に
よれば、ソース領域はゲート電極に近接させたまま、ド
レイン領域のみをゲート電極から離すことができるの
で、ソース抵抗を低減させた状態でドレイン耐圧の向上
を図ることができるという効果を奏する。
電極の一部にレジスト層を重ねてこのレジスト層の重な
りを等方向エッチングで調節した後、ゲート長を短くす
るようにゲート電極の一部をエッチングで除去するよう
にしたので、通常の光学露光装置を用いてもゲート長を
０．５μｍ以下とすることができる。しかも、本発明に
よれば、ソース領域はゲート電極に近接させたまま、ド
レイン領域のみをゲート電極から離すことができるの
で、ソース抵抗を低減させた状態でドレイン耐圧の向上
を図ることができるという効果を奏する。
【図１】本発明の電界効果トランジスタの製造方法の一
実施例を示す工程図である。
実施例を示す工程図である。
【図２】従来技術に係るＭＥＳＦＥＴの一例を示す模式
図である。
図である。
【図３】従来技術に係るＭＥＳＦＥＴの製造方法の一例
を説明する工程図である。
を説明する工程図である。
１１ ＧａＡｓ基板 １２ チャネル領域 １３ ゲート電極 １４ マスク層 １５Ａ 第１の高濃度領域 １５ ソース領域 １６Ａ 第２の高濃度領域 １６ ゲート領域 １７ａ，１７ｂ レジスト層 １８Ａ 中濃度領域 １８ 中濃度活性層 １９ 絶縁膜 ２０ ソース電極 ２１ ドレイン電極
Claims (2)
- 【請求項１】 チャネル領域を有する基板上にゲート電
極を形成する工程と、前記ゲート電極をマスクとしてイ
オン注入を行うことにより自己整合的にソース領域およ
びドレイン領域となる高濃度不純物領域を形成する工程
と、 少なくとも前記ゲート電極の前記ソース領域側の一部と
前記ソース領域となる高濃度不純物領域あるいはソース
領域とを覆うレジスト層を形成する工程と、 必要に応じて等方向エッチングにより前記レジスト層の
前記ゲート電極を覆う部分の長さを短くした後当該レジ
スト層で覆われていない部分のゲート電極を除去する工
程とを具備することを特徴とする電界効果トランジスタ
の製造方法。 - 【請求項２】 請求項１記載の電界効果トランジスタの
製造方法において、前記ゲート電極の一部を除去した
後、この除去した部分の前記チャネル領域にイオン注入
して前記高濃度不純物領域よりも低い不純物濃度の中濃
度不純物領域を形成する工程を具備することを特徴とす
る電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3531793A JPH06252174A (ja) | 1993-02-24 | 1993-02-24 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3531793A JPH06252174A (ja) | 1993-02-24 | 1993-02-24 | 電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252174A true JPH06252174A (ja) | 1994-09-09 |
Family
ID=12438436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3531793A Pending JPH06252174A (ja) | 1993-02-24 | 1993-02-24 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252174A (ja) |
-
1993
- 1993-02-24 JP JP3531793A patent/JPH06252174A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2826924B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| US4992387A (en) | Method for fabrication of self-aligned asymmetric field effect transistors | |
| US7491591B2 (en) | Thin film transistor having LDD structure | |
| US5100820A (en) | MOSFET fabrication process with lightly-doped drain using local oxidation step to pattern gate electrode | |
| KR19980029024A (ko) | 모스펫 및 그 제조방법 | |
| JPH10178172A (ja) | 半導体装置及びその製造方法 | |
| JPH11354541A (ja) | 半導体装置およびその製造方法 | |
| US5001077A (en) | Method of producing an asymmetrically doped LDD MESFET | |
| JPS6344770A (ja) | 電界効果型トランジスタの製造方法 | |
| JP2746482B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| GB2230899A (en) | Method of producing a gate | |
| US6656810B1 (en) | Semiconductor device capable of reducing dispersion in electrical characteristics and operating at high speed and method for fabricating the same | |
| KR100218299B1 (ko) | 트랜지스터 제조방법 | |
| JPH07302805A (ja) | エレベーテッド・ゲート（ｅｌｅｖａｔｅｄ ｇａｔｅ）電界効果トランジスタ構造およびその製造方法 | |
| US7217625B2 (en) | Method of fabricating a semiconductor device having a shallow source/drain region | |
| JPH06252174A (ja) | 電界効果トランジスタの製造方法 | |
| KR0186090B1 (ko) | 박막트랜지스터 제조방법 | |
| JPH08153878A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3139208B2 (ja) | 電界効果トランジスタの製造方法 | |
| US7378322B2 (en) | Semiconductor device having non-uniformly thick gate oxide layer for improving refresh characteristics | |
| JP3374534B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3158591B2 (ja) | 化合物半導体ｍｅｓｆｅｔにおけるｌｄｄ構造の形成方法 | |
| KR100215915B1 (ko) | 반도체소자의 oed제어방법 | |
| KR100587379B1 (ko) | 반도체 소자의 제조방법 | |
| JP3373676B2 (ja) | 電界効果トランジスタ素子の製造方法 |