JPH06250986A - マルチマイクロプロセッサシステムおよびそれに使用される情報振分回路 - Google Patents

Abstract

(57)【要約】 【目的】 複数のマイクロプロセッサを有するマルチマ
イクロプロセッサシステムにおいて、各マイクロプロセ
ッサの使用頻度に応じて、情報量を調節することによ
り、各マイクロプロセッサを有効活用する。 【構成】 情報出力回路１１より出力される原情報信号
Ｉo が情報振分回路３１に供給される。情報振分回路３
１はマイクロプロセッサ群２１〜２３から出力される使
用頻度の状況Ｓf1〜Ｓf3に基づいて、個々のマイクロプ
ロセッサの使用頻度を認識しており、原情報信号Ｉo が
供給された時点でマイクロプロセッサ群２１〜２３の中
の使用状況の低いものに対して、入力情報信号Ｉi1〜Ｉ
i3を出力する。 【効果】 マイクロプロセッサ群２１〜２３の使用効率
が高まる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、それぞれ入力情報信号
に応答して作動する複数のマイクロプロセッサを有する
マルチマイクロプロセッサシステムに関し、特に、情報
出力回路から出力された原情報信号を複数のマイクロプ
ロセッサに振り分ける情報振分回路に関する。

【０００２】

【従来の技術】マルチマイクロプロセッサシステムは、
それぞれ入力情報信号に応答して作動する複数のマイク
ロプロセッサを有する。このようなマルチマイクロプロ
セッサシステムに情報信号を供給する場合、従来におい
ては、各マイクロプロセッサの使用頻度を考慮せずにマ
イクロプロセッサに情報信号を供給していた。

【０００３】

【発明が解決しようとする課題】上述したように、従来
のマルチマイクロプロセッサシステムでは、各マイクロ
プロセッサの使用頻度を考慮せずにマイクロプロセッサ
に情報信号を供給していたので、個々のマイクロプロセ
ッサが速やかに処理を行うことができなかった。その結
果、個々のマイクロプロセッサはそれに入力する情報信
号を処理する為に、長時間かかるという欠点がある。

【０００４】したがって、本発明の目的は、各マイクロ
プロセッサを有効活用できるマルチマイクロプロセッサ
システムおよびそれに使用される情報振分回路を提供す
ることにある。

【０００５】本発明の他の目的は、各マイクロプロセッ
サの使用頻度に応じて、情報量を調整することができる
マルチマイクロプロセッサシステムおよびそれに使用さ
れる情報振分回路を提供することにある。

【０００６】

【課題を解決するための手段】本発明によるマルチマイ
クロプロセッサシステムは、原情報信号を出力する情報
出力回路と、それぞれ、入力情報信号に応答して作動
し、使用頻度の状況を出力する複数のマイクロプロセッ
サと、原情報信号を使用頻度の状況に応じて複数のマイ
クロプロセッサに振り分けて入力情報信号として供給す
る情報振分回路とを有することを特徴とする。

【０００７】本発明による情報振分回路は、情報出力回
路から出力された原情報信号を複数のマイクロプロセッ
サに振り分ける情報振分回路であって、複数のマイクロ
プロセッサの各々は自己の使用頻度の状況を出力する機
能を有し、情報振分回路は、原情報信号を使用頻度の状
況に応じて複数のマイクロプロセッサに振り分けること
を特徴とする。

【０００８】

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。

【０００９】図１を参照すると、本発明の一実施例によ
るマルチマイクロプロセッサシステムは、原情報信号Ｉ
o を出力する情報出力回路１１と、それぞれ第１乃至第
３の入力情報信号Ｉi1，Ｉi2，Ｉi3に応答して作動し、
第１乃至第３の使用頻度の状況Ｓf1，Ｓf2，Ｓf3を出力
する第１乃至第３のマイクロプロセッサ２１、２２、２
３と、原情報信号Ｉo を第１乃至第３の使用頻度の状況
Ｓf1〜Ｓf3に応じて第１乃至第３のマイクロプロセッサ
２１〜２３に振り分けて第１乃至第３の入力情報信号Ｉ
i1〜Ｉi3として供給する情報振分回路３１とを有する。
第１乃至第３のマイクロプロセッサ２１〜２３は一纏め
にしてマイクロプロセッサ群と呼ばれる。

【００１０】情報振分回路３１は、第１乃至第３のマイ
クロプロセッサ２１〜２３から出力される第１乃至第３
の使用頻度の状況Ｓf1〜Ｓf3から各マイクロプロセッサ
の使用状況を判定する判定回路（図示せず）と、この判
定回路からの判定結果に基づいて使用頻度の一番低いマ
イクロプロセッサに対して原情報信号Ｉo を第１乃至第
３の入力情報信号Ｉi1〜Ｉi3のいずれか１つとして供給
する供給回路（図示せず）とを有する。

【００１１】次に、本実施例のマルチマイクロプロセッ
サシステムの動作を説明する。情報出力回路１１は、マ
イクロプロセッサ群２１〜２３に出力すべき原情報信号
Ｉoを出力している。この原情報信号Ｉo は、情報振分
回路３１により第１乃至第３のマイクロプロセッサ２１
〜２３のいずれか１つに、第１乃至第３の入力情報信号
Ｉi1〜Ｉi3のいずれか１つの形で出力される。この時、
第１乃至第３のマイクロプロセッサ２１〜２３は、それ
ぞれ第１乃至第３の使用頻度の状況Ｓf1〜Ｓf3を情報振
分回路３１に出力している。情報振分回路３１の判定回
路は、これら第１乃至第３の使用頻度の状況Ｓf1〜Ｓf3
に基づいて各マイクロプロセッサの使用状況を監視（判
定）している。

【００１２】ここで、情報振分回路３１の判定回路が第
１のマイクロプロセッサ２１の使用頻度が一番低いと判
定したとしよう。このような場合、情報振分回路３１の
供給回路は、情報出力回路１１から出力される原情報信
号Ｉo を第１の入力情報信号Ｉi1として第１のマイクロ
プロセッサ２１に供給する。

【００１３】この後、情報振分回路３１の判定回路が、
第１のマイクロプロセッサ２１の使用頻度が高くなり、
第２のマイクロプロセッサ２２の使用頻度が一番低くな
ったと判定したとする。このような状況では、情報振分
回路３１の供給回路は、情報出力回路１１から出力され
る原情報信号Ｉo を第２の入力情報信号Ｉi2として第２
のマイクロプロセッサ２２に供給する。

【００１４】同様に、情報振分回路３１の判定回路が、
第２のマイクロプロセッサ２２の使用頻度が高くなり、
第３のマイクロプロセッサ２３の使用頻度が一番低くな
ったと判定したとする。このような場合、情報振分回路
３１の供給回路は、情報出力回路１１から出力される原
情報信号Ｉo を第３の入力情報信号Ｉi3として第３のマ
イクロプロセッサ２３に供給する。

【００１５】このように、情報振分回路３１は、第１乃
至第３のマイクロプロセッサ２１〜２３の使用頻度の低
い順に原情報信号Ｉo を第１乃至第３の入力情報信号Ｉ
i1〜Ｉi3として振り分けて出力することを繰り返す。

【００１６】尚、本発明は上述した実施例に限定せず、
本発明の要旨を逸脱しない範囲で種々の変形が可能であ
るのは勿論である。例えば、マイクロプロセッサの台数
は３に限定されず、本発明は複数のマイクロプロセッサ
を有するマルチマイクロプロセッサシステムに適用でき
る。

【００１７】

【発明の効果】以上説明したように本発明は、各マイク
ロプロセッサの使用頻度を判定し、使用頻度の低いマイ
クロプロセッサに対して情報信号を振り分ける情報振分
回路を設けることにより、マイクロプロセッサの使用頻
度が高くなった時に、情報信号を処理すべき個々のマイ
クロプロセッサに負荷をかけることなく、情報の処理時
間を短縮することができるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施例によるマルチマイクロプロセ
ッサシステムを示すブロック図である。

【符号の説明】

１１ 情報出力回路 ２１〜２３ マイクロプロセッサ ３１ 情報振分回路 Ｉo 原情報信号 Ｉi1〜Ｉi3 入力情報信号 Ｓf1〜Ｓf3 使用頻度の状況

Claims (3)

【特許請求の範囲】
1. 【請求項１】 原情報信号を出力する情報出力回路と、 それぞれ、入力情報信号に応答して作動し、使用頻度の
   状況を出力する複数のマイクロプロセッサと、 前記原情報信号を前記使用頻度の状況に応じて前記複数
   のマイクロプロセッサに振り分けて前記入力情報信号と
   して供給する情報振分回路とを有することを特徴とする
   マルチマイクロプロセッサシステム。
2. 【請求項２】 情報出力回路から出力された原情報信号
   を複数のマイクロプロセッサに振り分ける情報振分回路
   であって、前記複数のマイクロプロセッサの各々は自己
   の使用頻度の状況を出力する機能を有し、 前記情報振分回路は、前記原情報信号を前記使用頻度の
   状況に応じて前記複数のマイクロプロセッサに振り分け
   ることを特徴とする情報振分回路。
3. 【請求項３】 前記情報振分回路は、前記使用頻度の状
   況から各マイクロプロセッサの使用状況を判定する判定
   回路と、該判定回路からの判定結果に基づいて使用頻度
   の一番低いマイクロプロセッサに対して前記原情報信号
   Ｉo を前記入力情報信号として供給する供給回路とを有
   することを特徴とする請求項２記載の情報振分回路。