JPH06244884A

JPH06244884A - 変調信号波形整形回路

Info

Publication number: JPH06244884A
Application number: JP5055187A
Authority: JP
Inventors: Yasuo Shima; 康夫嶋; Hayato Ishihara; 走人石原
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-02-19
Filing date: 1993-02-19
Publication date: 1994-09-02

Abstract

(57)【要約】【目的】波形整形結果を格納したＲＯＭを逐次読出す
ことで変調信号波形整形を実現するものにおいて、変調
信号波形の立上り、立下がり部の整形処理を可能にし、
ＲＯＭ容量を低減する。【構成】変調信号をためこむシフトレジスタ３とその
出力に基づいて形成されるアドレス信号によってアクセ
スされるＲＯＭ１４から構成され、ＲＯＭから読出され
る離散的なフィルタの応答波形に対応されるデータによ
って波形整形を行うものにおいて、波形整形処理のオン
／オフ（開始／停止）に伴う波形の立上り部と立下がり
部を生成するための論理７，１１を採用し、また、変調
信号波形の正負対称性を利用してＲＯＭ容量を低減する
ためにシフトレジスタの出力及びＲＯＭの出力を選択的
に反転する回路５，１８を採用する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル位相変調処
理を行なうのに必要な変調信号波形整形回路に係り、特
に種々のフェ−ズ．シフト．キ−イング（ＰＳＫ）変調
信号波形整形機能を、単独または復調機能その他を含め
て、半導体集積回路（ＬＳＩ）で実現するのに適した変
調回路に適用して有効な技術に関するものである。さら
には、低消費電力化を可能とし、特に小型電池による長
時間通話と同時に小型軽量化の実現が望まれるディジタ
ル移動体無線端末への適用に好適なπ／４シフトＱ（４
相）ＰＳＫ復調ＬＳＩ、そして復調機能その他を含めた
モデムＬＳＩに適用して有効なものに関する。

【０００２】

【従来の技術】ディジタル通信に用いられる変調波形整
形方法としてディジタル処理方式を採用した場合、ディ
ジタル．シグナル．プロセッサ（ＤＳＰ）を用いた積和
演算によって処理するもの、所定のフィルタのインパル
ス応答の記憶値を入力デ−タの極性に従ってたたみ込ん
で処理するもの、また処理結果の波形全てを記憶してお
き、それを逐次読み出して処理を行なうもの等がある。

【０００３】

【発明が解決しようとする課題】処理結果の波形全てを
ＲＯＭ記憶しておき、それを逐次読み出して波形整形処
理を行なうには、入力値をためこむシフトレジスタとＲ
ＯＭを用いる。シフトレジスタのシフト段数は所定のフ
ィルタのインパルス応答の打切り幅に比例し、連続的に
整形処理を行なうだけであれば、ＲＯＭ容量は、「入力
値のビット数×レジスタのシフト段数＋オ−バ−サンプ
リング処理に必要なカウンタのビット数」となる。した
がって、精度よく所定のフィルタの特性を再現しようと
するとＲＯＭ容量はかなり大きくなりＬＳＩ化が困難と
なる。また、送受信などの間歇的な通信を行なう通信シ
ステムに対応するためには変調信号波形の立上り、立下
がり部の整形処理を行なう必要がある。しかしながら、
変調信号波形の立上り、立下がり部の整形処理を行なう
機能を実現するものや、ＲＯＭ容量の低減を図ったＲＯ
Ｍ逐次読出し形式の変調信号波形整形回路は従来提供さ
れていなかった。

【０００４】本発明の目的は、ＲＯＭにあらかじめ波形
整形結果を格納しておき、そのＲＯＭを逐次読出すこと
で変調信号波形整形機能を実現するものにおいて、変調
信号波形の立上り、立下がり部の整形処理を行うことが
できるようにすることである。本発明の別の目的は、そ
のような変調信号波形整形機能を実現するものにおい
て、ＲＯＭ容量を低減することができる、換言すればＲ
ＯＭ容量を著しく増大させることなく波形整形精度を向
上させることができる変調信号波形整形回路を提供する
ことにある。本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【０００５】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【０００６】すなわち、波形整形されるべき変調された
入力値をためこむシフトレジスタとその出力に基づいて
形成されるアドレス信号によってアクセスされるＲＯＭ
から構成され、ＲＯＭから読出される離散的なフィルタ
の応答波形に対応されるデータによって波形整形を行う
ものにおいて、波形整形処理のオン／オフ（開始／停
止）に伴う波形の立上り部と立下がり部を生成するため
の論理を採用し、また、変調信号波形の正負対称性を利
用してＲＯＭ容量を低減するためにシフトレジスタの出
力及びＲＯＭの出力を選択的に反転する回路を採用する
ものである。

【０００７】ＲＯＭの容量低減に関し更に詳しくは、離
散的なフィルタの応答波形に対応される複数のデータを
格納したＲＯＭを備え、ディジタル入力に対する波形整
形処理を、その入力に基づいて上記ＲＯＭのデータを逐
次読出しながら行なう変調信号波形整形回路において、
クロック信号に同期して上記ディジタル入力信号を順次
取り込んでシフトさせて保持する所定シフト段数のシフ
トレジスタと、前記シフトレジスタの各シフト段の保持
データを並列的に入力し、入力した並列データの所定ビ
ットの論理値が第１の論理値のときには上記並列データ
の残りのビットを反転し、それが第２の論理値のときに
は上記並列データの残りのビットを非反転として出力す
るアドレス反転回路と、このアドレス反転回路から反転
又は非反転で出力された出力に基づいて形成されるアド
レス信号にてＲＯＭから読出されたデータを入力とし、
前記所定ビットが第１の論理値であるときＲＯＭからの
読出しデータを反転し、それが第２の論理値であるとき
はＲＯＭからの読出しデータを非反転として出力する出
力反転回路と、を含んで変調信号波形整形回路を構成す
る。ＲＯＭ容量を更に低減するには、前記シフトレジス
タ、アドレス反転回路、及び出力反転回路を夫々備えた
第１の系統と第２の系統とを採用し、両系統におけるシ
フトレジスタは位相反転されたクロック信号が供給され
ることによって前記ディジタル入力信号が一つおきに振
り分け入力されるようにし、前記ＲＯＭに対しては、そ
の振り分け入力に同期して、第１の系統側で生成される
アドレス信号によるデータ読出しと第２の系統側で生成
されるアドレス信号によるデータ読出しとが交互に行わ
れるようにし、前記一つおきのディジタル入力に対し
て、第１の系統側で生成されるアドレス信号によってＲ
ＯＭから読出されたデータと第２の系統側で生成される
アドレス信号によって読出されたデータと加算合成する
加算器を更に設けるものである。２系統に分けたとき、
ＲＯＭのアクセス速度に厳しい高速性を要求しなくても
済むようにするには、第１の系統側と第２の系統側に夫
々各別にＲＯＭを設けるとよい。

【０００８】波形の立上り部と立下がり部の生成に関し
更に詳しくは、離散的なフィルタの応答波形に対応され
る複数のデータを格納したＲＯＭを備え、ディジタル入
力に対する波形整形処理を、その入力に基づいて上記Ｒ
ＯＭのデータを逐次読出しながら行なう変調信号波形整
形回路において、クロック信号に同期して上記ディジタ
ル入力信号を順次取り込んでシフトさせて保持する所定
シフト段数のシフトレジスタと、ディジタル入力信号に
対する波形整形開始の指示の後に前記シフトレジスタの
各シフト段の出力が有効値になるまでの無効値のシフト
段と、ディジタル入力信号に対する波形整形停止の指示
の後に前記シフトレジスタの各シフト段の出力が無効値
になるまでの無効値のシフト段を判定し、当該無効値の
シフト段からの出力を無視してＲＯＭのアクセスアドレ
スを生成する論理手段と、を採用し、前記ＲＯＭには、
ディジタル入力信号に対する波形整形開始の指示の後に
前記シフトレジスタの各シフト段の出力が有効値になる
までの立ち上がり波形のデータと、ディジタル入力信号
に対する波形整形停止の指示の後に前記シフトレジスタ
の各シフト段の出力が無効値になるまでの立ち下がり波
形のデータと、立ち上がり後から立ち下がり開始までの
波形データとを格納しておく。

【０００９】

【作用】上記した手段によれば、ＲＯＭのアクセスアド
レスを形成するためのシフトレジスタの出力及びＲＯＭ
の出力を選択的に反転することは、正負対称性を有する
変調信号波形に対してのＲＯＭのデータを共通化するよ
うに作用し、このことが、ＲＯＭ容量の低減を実現す
る。波形整形開始の指示の後にシフトレジスタの各シフ
ト段の出力が有効値になるまでの無効値のシフト段と、
ディジタル入力信号に対する波形整形停止の指示の後に
シフトレジスタの各シフト段の出力が無効値になるまで
の無効値のシフト段を判定して、当該無効値のシフト段
からの出力を無視するようにＲＯＭのアクセスアドレス
を生成することは、波形整形処理のオン／オフ（開始／
停止）に伴う波形の立上り部と立下がり部の生成を可能
にする。

【００１０】

【実施例】図１には本発明の一実施例に係る変調信号波
形整形回路のブロック図が示される。同図に示される変
調信号波形整形回路は、特に制限されないが、携帯通信
端末装置の変調器に適用され、公知の半導体集積回路製
造技術によって単結晶シリコンのような１個の半導体基
板に形成される。

【００１１】本実施例の変調信号波形整形回路は、ある
レ−トで送られてくるディジタル入力信号としての変調
信号１のディジタル値に対しディジタル的なフィルタリ
ング処理を行なう回路である。この変調信号波形整形回
路は、インパルス応答波形のデータを保有するＲＯＭ
（リード・オンリ・メモリ）１４，１５を備え、ＲＯＭ
１４，１５から読出すべきデータの選択は、変調すべき
入力信号１に基づいてデコーダ７で形成される１０ビッ
トのアドレス信号３０ａ又は３０ｂと、カウンタ１６か
ら出力される４ビットの信号１２ａ（１ビット），１２
ｂ（３ビット）とに基づいて行われる。特に制限されな
いが、アドレス信号３０ａ又は３０ｂはＲＯＭ１４，１
５をアクセスするための上位アドレス（１０ビット）と
され、信号１２ａ，１２ｂは下位アドレス（４ビット）
とされる。信号１２ａ，１２ｂは、アドレス信号３０ａ
又は３０ｂが一定にされている期間にカウンタ１６で順
次歩進されて１６回変化される。例えば図２に示される
ように、シフトレジスタ３の出力１ａが有効な値ａを出
力している時、カウンタ１６の出力（１２ａ＋１２ｂ）
は初期値０から最終値Ｆまで変化される。これは、オー
バーサンプリングによるデータの補間によって波形を滑
らかにするための意味を持つ。

【００１２】この変調信号１は一つおきに２個のシフト
レジスタ３，４に振り分けてため込まれる。振り分けの
タイミングはカウンタ１６の最上位ビット１２ａとその
反転信号によって制御される。従ってカウンタ１６の計
数動作が１順する毎に振り分けが行われる。例えば、図
２に示されるように、有効な変調信号信号１がａ〜ｋと
すると、シフトレジスタ３の出力１ａ〜１ｅは順次その
有効ビットがシフトされて取り込まれていく。

【００１３】変調信号１は、ある周期で変化する波形整
形前の変調信号のレベルを表す入力値である。例えば、
この変調信号１は１９２ＫＨｚで変化する２ビットの信
号とされる。このとき、シフトレジスタ３，４は、２ビ
ット毎に５段シフトするレジスタ（５段のシフト段を有
する）とされる。これは、所定のフィルタのインパルス
応答の打切り幅を１０ビットとするものであり、時間的
には１０／１９２０００ｓｅｃとされ、９６ＫＨｚ（カ
ウンタ１６の出力の最上位ビット１２ａ）のクロックの
立上りエッジ、立下がりエッジでそれぞれに取り込むこ
ととする。これは１つおきの入力値に対して変調信号波
形整形処理を行ない、後でそれらを加算器２０で加算合
成することで所望の変調信号波形を得るためであり、加
算器２０を１個追加する必要はあるが、一つのＲＯＭ１
４，１５のアドレスビット数を半分程度にできるため、
インパルス応答波形のデータを格納するＲＯＭそれ自体
のの容量を著しく低減できることになる。

【００１４】ここで、変調信号の波形整形においては、
波形整形処理が開始になった直後における波形の立ち上
がり、波形整形処理が停止になった直後における波形の
立ち下がりにおいては、レジスタ３，４の１０ビットの
出力に対して有効なビットだけを用いて波形整形を行わ
なければならない。そこで、波形整形の開始／停止を示
す波形整形オン／オフ信号９を入力して５段シフトする
シリアルイン・パラレルアウト形式のシフトレジスタ１
１，１２を設ける。シフトレジスタ１１，１２は、上記
レジスタ３，４の振り分け入力と同様にカウンタ１６の
最上位ビット１２ａとその反転信号に同期して、波形整
形オン／オフ信号９を交互に振り分け入力してシフトし
ていく。

【００１５】シフトレジスタ１１，１２の出力はデコー
ダ７でデコードされることによって、シフトレジスタ
３，４側からのデータのどのビットが有効かが判断され
る。例えば、図２に示されるように、ＥａとＥｋの範囲
においては有効値なし、Ｅｂは立ち上がり波形部におけ
る有効値１個（２ビット）、Ｅｃは立ち上がり波形部に
おける有効値２個（４ビット）、Ｅｄは立ち上がり波形
部における有効値３個（６ビット）、Ｅｅは立ち上がり
波形部における有効値４個（８ビット）、Ｅｆは有効値
５個（１０ビット）、Ｅｇは立ち下がり波形部における
有効値４個（８ビット）、Ｅｈは立ち下がり波形部にお
ける有効値３個（６ビット）、Ｅｉは立ち下がり波形部
における有効値２個（４ビット）、Ｅｉは立ち下がり波
形部における有効値１個（２ビット）を意味する。

【００１６】図１において５，６はアドレス反転回路で
ある。これは、変調信号波形には正負対称波形が必ず存
在し、かつシフトレジスタ３，４の出力の反転が波形の
正負反転に対応することを利用してインパルス応答波形
データを格納するＲＯＭの容量を半減、つまりＲＯＭの
アドレス信号を１ビット減らす処理を行うためのもので
ある。換言すれば、各シフトレジスタ３，４の１０ビッ
トの出力の所定の１ビットを無視するようにしてＲＯＭ
１４，１５のアクセスアドレス信号を形成できるように
するものである。すなわち、シフトレジスタ３，４から
出力される所定の１ビットに着目し、そのハイレベル、
ローレベルに応じて、シフトレジスタ３，４の出力に対
して反転あるいはなにも施さない（非反転）処理をす
る。ただし反転処理を行う場合には、その反転された信
号によって読出されるＲＯＭの出力データを反転しなけ
ればならないので、ＲＯＭ１４，１５の次段には同様の
出力反転回路１９，２０が設けられる。

【００１７】上記アドレス反転回路５，６の一例論理は
図３に示される。本実施例において、上記反転に際して
着目する１ビットの信号は、変調信号波形の立上り部を
整形するとき、即ち波形整形がオン（開始）になってか
ら最初にシフトレジスタに取り込まれる信号１がシフト
レジスタ３，４の最終段の出力１ｅ，２ｅに現れるまで
はシフトレジスタ初段の出力信号１ａ，２ａに含まれる
１ビット（例えば最上位ビット）とされ、変調信号波形
の立下がり部を整形するとき、即ち波形整形がオフ（停
止）になったときにシフトレジスタに取り込まれる信号
１がシフトレジスタの１段目の１ａ，２ａに現れてから
は最終段の出力信号１ｅ，２ｅに含まれる１ビット（例
えば最下位ビット）とする。これは、波形整形がオフ状
態のときの入力信号の影響を受けないように整形波形を
生成するためである。図３に従えば、４ａ，６ａが前記
着目した１ビットに対応される信号であり、それがロー
レベルであれば非反転であることを、ハイレベルであれ
ば反転したことを示す。反転動作は、当該信号４ａ，６
ａを一方に入力し、他方にはシフトレジスタ出力の対応
するビットデータを入力する排他的論理和回路ＥＸＯＲ
によって行われる。各アドレス反転回路５，６において
排他的論理和回路ＥＸＯＲの出力は９ビットづつとされ
る。上記信号４ａ，６ａが無視されるべき１ビットに対
応され、それが１ａ，２ａに含まれる１ビット（例えば
最上位ビット）であるか或は１ｅ，２ｅに含まれる１ビ
ット（例えば最下位ビット）であるかは、セレクタ２３
Ａ，２４Ａによって選択され、無視されるべきでないビ
ットはセレクタ２３Ｂ，２４Ｂで選択される。すなわ
ち、セレクタ２３Ａ，２３Ｂは、波形立ち上がり／立ち
下がり信号３ａが立ち上がりを指示するレベルである時
にはＬで示される端子の入力を選択し、波形立ち上がり
／立ち下がり信号３ａが立ち下がりを指示するレベルで
ある時にはＨで示される端子の入力を選択する。波形立
ち上がり／立ち下がり信号３ａは、前記シフトレジスタ
１１，１２の出力をデコーダ７でデコードすることによ
って得られる信号である。その態様は図２から明らかで
あるが、図２の連続部で示される状態においては、波形
立ち上がり／立ち下がり信号３ａは、便宜上波形立ち上
がりレベルとされる。

【００１８】例えば、図２の立ち上がり部に示されるよ
うな状態において、アドレス反転回路５のセレクタ２３
Ａは、１ａに含まれる最上位ビットを選択して、これを
信号４ａとし、当該信号に対応される信号はデコーダ７
に供給される９ビットの信号から除外される。このとき
セレクタ２３Ｂは無視すべきでない１ｅに含まれる最下
位ビットを選択する。上記信号４ａがローレベルである
ならば、１ａ〜１ｅに含まれる所定の９ビットは非反転
状態でデコーダ７に供給される。上記信号４ａがハイレ
ベルであるならば、１ａ〜１ｅに含まれる所定の９ビッ
トは排他的論理和回路ＥＸＯＲで反転されてデコーダ７
に供給される。

【００１９】ここで前記ＲＯＭ１４，１５に格納されて
いるデータについて説明する。ＲＯＭ１４，１５は、基
本的にはシフトレジスタ３側とシフトレジスタ４側の２
系統に個別化され、図２に示されるような立ち上がり
部、連続部、立ち下がり部（図２参照）の各インパルス
応答波形のデータを夫々保有している。さらに、図４に
示すように変調信号波形の立上り、立下がりがインパル
ス応答の打ち切り幅の半分（５／１９２０００ｓｅｃ）
となる場合と、その波形にコサイン波形の半周期分を乗
じることにより２／１９２０００ｓｅｃとなる場合の２
種類の波形を生成できるようなデータを保有する。波形
立ち上がり及び立ち下がりにおいて何れの波形を利用す
るかは図１に示される波形形状切替信号８にてデコーダ
７に指示される。但し、コサイン波形を乗じた立上り、
立下がり波形を整形するための波形系列値は、波形整形
を一つおきの入力ごとに分割処理して行うことから、図
５のように波形整形オン／オフ信号９と９６ＫＨｚのク
ロック（カウンタ出力の最上位ビット１２ａ）とのタイ
ミングによっては、２通りのコサイン波形の乗算波形の
組合せが必要となるので、２個のＲＯＭ１４，１５にそ
れぞれ分けて格納しておき、必要に応じて読出すＲＯＭ
を切り換えて波形整形を行うようにデコ−ダ回路の次段
にアドレス切り換え回路１１を設け、この出力をＲＯＭ
のアドレスとする。なお、このアドレス切り換えの信号
７ａは、９６ｋのクロック（カウンタ出力ＭＳＢ１２
ａ）を用い、デコ−ダ回路７で生成する。

【００２０】上記デコーダ７は夫々のアドレス反転回路
５，６からの９ビットと、夫々のシフトレジスタ１１，
１２からの５ビットと、波形形状切り替え信号８を受
け、これに基づいてＲＯＭ１４，１５をアクセスするた
めの１０ビットのアドレス３０ａ，３０ｂを生成する。
その生成論理については特に図示していないが、シフト
レジスタ１１，１２の５ビット出力をデコードする論理
を有し、連続部においては、アドレス反転回路５，６か
らの９ビットと波形形状切り替え信号８（１ビット）に
よって１０ビットの出力３０ａ，３０ｂが形成される。
立ち上がり部及び立ち下がり部においては、シフトレジ
スタ１１，１２の出力をデコードして得られる有効値の
位置に対応されるアドレス反転回路５，６の出力ビット
と波形形状切り替え信号８（１ビット）とに基づいて１
０ビットのアドレス３０ａ，３０ｂを生成する。

【００２１】アドレス切換え回路１３は原則として、ア
ドレス３０及びカウンタ出力１２ａ，１２ｂから成る１
４ビットのアドレス信号並びに信号４ａ（ＳＩＧ１とし
て総称する）をＲＯＭ１４と出力反転回路１８に供給
し、アドレス３０ａ及びカウンタ出力１２Ｂ並びにその
最上位ビット１２ａの反転信号から成る１４ビットのア
ドレス信号と信号４ｂ（ＳＩＧ２として総称する）をＲ
ＯＭ１５と出力反転回路１９に供給する。信号ＳＩＧ
１，ＳＩＧ２の供給は最上位ビット１２ａのレベルに従
ってシフトレジスタ３，４による信号１の取り込に同期
され、例えば、シフトレジスタ３が入力信号１を取り込
むタイミングに同期して信号ＳＩＧ１が供給され、シフ
トレジスタ４が入力信号１を取り込むタイミングにおい
て信号ＳＩＧ２が供給される。出力反転信号１０ａ，１
０ｂは前記信号４ａ，６ａに対応され、信号４ａ，６ａ
がローレベルのとき、信号１０ａ，１１ａを介してＲＯ
Ｍ１４，１５の出力を反転させる。ＲＯＭ１４，１５の
出力は一つおきの変調信号（２ビットの入力信号）の入
力に対して、分割して波形整形処理を行なった結果であ
るので、出力反転回路１８，１９の出力を加算合成して
変調信号波形を得るための全加算器２０が設けられてい
る。尚、アドレス切換え信号７ａは、上記信号ＳＩＧ
１，ＳＩＧ２の原則的な供給態様を逆転させるための信
号である。これは、シフトレジスタ３側とシフトレジス
タ４側の波形整形系統に夫々利用するＲＯＭが双方で完
全に峻別されていない場合を考慮したものである。

【００２２】次に本実施例の変調信号波形整形回路の動
作を全体的に説明する。１９２ＫＨｚで変化する２ビッ
トの信号である変調信号１は、９６ＫＨｚ（カウンタ１
６の出力の最上位ビット１２ａ）のクロックの立上りエ
ッジ、立下がりエッジに同期して一つづつシフトレジス
タ３，４に振り分けて取り込まれる。これは一つおきの
入力値に対して変調信号整形処理を行ない、後でそれら
を加算合成することで所望の整形波形を得るためである
が、加算器２０を１個追加する必要があるものの、ＲＯ
Ｍ１４，１５のアドレス信号ビット数が半分程度となる
のでＲＯＭ容量を低減できることになる。

【００２３】この後、変調信号整形波形には正負対称波
形が必ず存在し、かつシフトレジスタ３，４の出力の反
転が波形の正負反転に対応することを利用してＲＯＭの
容量低減、すなわちＲＯＭのアドレス信号を１ビット減
らす処理をアドレス反転回路５，６で行う。アドレス反
転処理を行った場合には、その反転された信号に基づい
てＲＯＭ１４，１５から読出されたデータは、出力反転
回路１８，１９にて反転されることになる。

【００２４】次いでデコーダ７がアドレス反転回路５，
６の出力を入力する。更に波形形状切換え信号８を入力
する。波形形状切換え信号８は、変調信号整形波形の立
上り、立下がりがインパルス応答の打ち切り幅の半分
（５／１９２Ｋｓｅｃ）となる場合とその波形にコサイ
ン波形の半周期分を乗じることにより２／１９２Ｋｓｅ
ｃとなる場合の２種類の波形の何れかを選択させる意義
を有する。波形の立上り部、と立下がり部が整形される
のは、波形整形がオフとなっている間の端子１の信号が
シフトレジスタ３，４の出力に表れる場合であるので、
ＲＯＭ１４，１５にはこの無効な入力値に対するシフト
レジスタ３，４の出力値は無視して、波形整形がオンと
なっている間の有効な入力値の組合せだけに対応する整
形波形の系列値を、シフトレジスタ３，４の全出力値の
組合せに対応した波形系列値の全ての組合せ以外に追加
格納しておく必要が有り、立上り、立下がり部を整形す
るときには、ＲＯＭ１４，１５からは、この追加した波
形系列値を読出すように、有効な入力値だけをＲＯＭ１
４，１５のアドレスとして使うようなデコ−ド処理が行
われる。

【００２５】ＲＯＭ１４，１５の出力は、出力反転回路
１８，１９に供給され、先に述べたアドレス反転処理が
施されたアドレスに対応するものだけがデータ反転され
る。この後、全加算器２０を用いて出力反転回路１８，
１９の出力を加算合成し、変調信号波形整形後の出力が
得られる。

【００２６】尚、ディジタル位相変調におけるシステム
構成によっては、２相の変調信号を整形しなければなら
ない場合があり、この場合には図１の構成を２系統設け
て夫々の波形整形処理を行なえばよい。或は、図１の構
成においてＲＯＭを倍の速さで動作させることができれ
ば時分割で２相の変調信号の波形整形処理を行なうこと
も可能である。

【００２７】図６には、本発明に係る変調波形整形回路
を搭載してなる携帯通信端末装置の一例が示される。こ
の携帯通信端末装置は、音声コ−デック部２０１、中間
周波数部２０２、及び高周波部２０３から構成される。
音声コ−デック部２０１は、マイクロフォン２１０から
入力された送信アナログ音声信号のうち高域雑音成分を
抑制するプレフィルタ２１１、その出力をディジタル信
号に変換するＡ／Ｄ変換器２１２、その出力をディジタ
ル信号処理によって帯域圧縮し、また上記とは逆に、帯
域圧縮された受信ディジタル音声信号をもとの帯域に伸
長するためのディジタル．シグナル．プロセッサ（以下
ＤＳＰと記す）２１３、ＤＳＰ２１３で帯域伸長された
出力をアナログ音声信号に変換するＤ／Ａ変換器２１
４、その出力に含まれる高周波成分を抑圧しかつその出
力を増幅するためのポストフィルタ２１５、このポスト
フィルタ２１５の出力によって駆動されるスピ−カ２１
６などによって構成される。

【００２８】中間周波数２０２は、前記ＤＳＰ２１３か
ら出力される信号に対して無線電送に適した変調、例え
ばガウシアン．ミニマム．シフト．キ−イング（ＧＭＳ
Ｋ；ＧａｕｓｓｉａｎＭｉｎｉｍｕｍＳｈｉｆｔ
Ｋｅｙｉｎｇ）変調またはπ／４シフト．キュ−．ピ
−．エス．ケイ（ＱＰＳＫ）変調などを行なう本発明の
変調信号波形整形回路が主となって構成される第１変調
器２２０、第１変調器２２０の出力をアナログ信号に変
換するＤ／Ａ変換器２２１、その出力に含まれる高周波
成分を抑圧するポストフィルタ２２２、及び上記とは逆
に受信変調信号に含まれる位相のずれを検出し、電圧に
変換する位相電圧変換器２２３、位相電圧変換器２２３
の出力をディジタル信号に変換するＡ／Ｄ変換器２２
４、このＡ／Ｄ変換器２２４の出力から元の基本信号成
分を復調する第１復調器２２５などによって構成され
る。なお上記の第１変調器２２０、Ｄ／Ａ変換器２２
１、及びポストフィルタ２２２は、システムの構成に応
じて、互いに正相及び逆相の信号出力を行なうために、
あるいは９０°の位相差、すなわち直交した信号出力を
行なうために、並列に複数組設けられる。

【００２９】高周波部２０３は、ポストフィルタ２２２
から出力される信号を、例えば８００ＭＨｚから２ＧＨ
ｚ程度の無線周波数キャリア信号で変調するための第２
変調器２３０、この変調器２３０の出力を所定の送信電
力にまで増幅し、送受信切り換えスイッチ２３１を介し
てアンテナ２３２を励振するための高電力増幅器２３
３、前記アンテナ２３２及びその増幅器２３４の出力か
ら所望の信号を検波するための検波器２３５などから構
成される。なお、上記の第２変調器２３０は、システム
の構成に応じて、例えば４５５ＫＨｚや９０ＭＨｚ程度
のやや低い周波数で変調した後、所定の８００ＭＨｚか
ら２ＧＨｚ程度の無線周波数キャリア信号で変調する等
の、複数段に分けた構成がなされることがある。また図
には示されていないが、携帯通信端末には、キ−パッ
ド、ダイヤル信号発生器、並びにバッテリ−を電源とす
る電源回路などが備えられている。

【００３０】図７には本発明に係る変調信号波形整形回
路を搭載してなるモデムの一例ブロック図が示される。
同図に示される構成は図６の中間周波数部２０２に対応
される構成であり、変調側は、エンコーダ、上記実施例
に示されるような変調信号波形整形回路、Ｄ／Ａ変換
器、及びバッファによって構成される。図においてＩと
Ｑは相互に位相差が９０度とされた信号であり、図７に
示される変調信号波形整形回路はディジタル位相変調に
おけるシステムの構成により２相の変調信号を整形しす
るものであり、例えば図１に示される回路を２系統用い
て構成される。復調側は、増幅回路、１／２回路、位相
電圧変換回路、及びＡ／Ｄ変換器によって構成される。

【００３１】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。例えば、
シフトレジスタのシフト段数は５段に限定されず、イン
パルス応答の打ち切り幅若しくは波形整形精度などに応
じて適宜変更可能である。また、立ち上がり部、連続
部、及び立ち下がり部の判定には波形整形オン／オフ信
号のシフトレジスタを用いる構成に限定されずその他の
論理を採用してもよい。

【００３２】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である携帯通
信端末装置やモデムに適用した場合について説明したが
本発明はそれに限定されるものではなく、その他の変調
部などにも適用できる。

【００３３】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００３４】すなわち、ＲＯＭのアクセスアドレスを形
成するためのシフトレジスタの出力及びＲＯＭの出力を
選択的に反転する回路を採用することにより、正負対称
性を有する変調信号波形に対してのＲＯＭのデータを共
通化することができ、これによって、ＲＯＭ容量を概半
減することができる。換言すればＲＯＭ容量を著しく増
大させることなく波形整形精度を向上させることができ
る。上記シフトレジスタからＲＯＭの出力を選択的に反
転する回路に至る系を２系統化し、各系統の出力を加算
合成して整形波形を得るようにすることにより、ＲＯＭ
容量を一層低減することができる。このように２系統に
分けたとき、第１の系統側と第２の系統側に夫々各別に
ＲＯＭを設ければ、ＲＯＭのアクセス速度に厳しい高速
性を要求しなくても済むようになる。波形整形開始の指
示の後にシフトレジスタの各シフト段の出力が有効値に
なるまでの無効値のシフト段と、ディジタル入力信号に
対する波形整形停止の指示の後にシフトレジスタの各シ
フト段の出力が無効値になるまでの無効値のシフト段を
判定して、当該無効値のシフト段からの出力を無視する
ようにＲＯＭのアクセスアドレスを生成することによ
り、波形整形処理のオン／オフ（開始／停止）に伴う波
形の立上り部と立下がり部の整形処理を行うことができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例に係る変調信号波形整形回路
のブロック図である。

【図２】図１の実施例に係る変調信号波形整形回路にお
ける基本的な波形整形動作のタイミングチャ−トであ
る。

【図３】アドレス反転回路の一例論理回路図である。

【図４】図１の実施例に係る変調信号波形整形回路によ
って生成しようとする波形の一例説明図である。

【図５】図１の実施例に係る変調信号波形整形回路にお
いてアドレス切り換えの必要性を示す説明図である。

【図６】本発明に係る変調信号波形整形回路を搭載した
携帯通信端末の一例ブロック図である。

【図７】本発明に係る変調信号波形整形回路を搭載した
モデムの一例ブロック図である。

【符号の説明】

１入力信号（変調信号）３，４，１１，１２シフトレジスタ５，６アドレス反転回路７デコ−ダ８波形形状切り換え信号９波形整形オン／オフ信号１３アドレス切り換え回路１４，１５ＲＯＭ１６カウンタ１８，１９出力反転回路２０全加算器ＥＸＯＲ排他的論理和回路２３Ａ，２３Ｂ，２４Ａ，２４Ｂセレクタ

Claims

【特許請求の範囲】

【請求項１】離散的なフィルタの応答波形に対応され
る複数のデータを格納したＲＯＭを備え、ディジタル入
力に対する波形整形処理を、その入力に基づいて上記Ｒ
ＯＭのデータを逐次読出しながら行なう変調信号波形整
形回路において、クロック信号に同期して上記ディジタル入力信号を順次
取り込んでシフトさせて保持する所定シフト段数のシフ
トレジスタと、前記シフトレジスタの各シフト段の保持データを並列的
に入力し、入力した並列データの所定ビットの論理値が
第１の論理値のときには上記並列データの残りのビット
を反転し、それが第２の論理値のときには上記並列デー
タの残りのビットを非反転として出力するアドレス反転
回路と、このアドレス反転回路から反転又は非反転で出力された
出力に基づいて形成されるアドレス信号にてＲＯＭから
読出されたデータを入力とし、前記所定ビットが第１の
論理値であるときＲＯＭからの読出しデータを反転し、
それが第２の論理値であるときはＲＯＭからの読出しデ
ータを非反転として出力する出力反転回路と、を含んで
成るものであることを特徴とする変調信号波形整形回
路。
【請求項２】前記シフトレジスタ、アドレス反転回
路、及び出力反転回路を夫々備えた第１の系統と第２の
系統とを有し、両系統におけるシフトレジスタは位相反転されたクロッ
ク信号が供給されることによって前記ディジタル入力信
号が一つおきに振り分け入力されるものであり、前記ＲＯＭは、その振り分け入力に同期して、第１の系
統側で生成されるアドレス信号によるデータ読出しと第
２の系統側で生成されるアドレス信号によるデータ読出
しとが交互に行われるものであり、前記一つおきのディジタル入力に対して、第１の系統側
で生成されるアドレス信号によってＲＯＭから読出され
たデータと第２の系統側で生成されるアドレス信号によ
って読出されたデータと加算合成する加算器を更に設け
て成るものであることを特徴とする請求項１記載の変調
信号波形整形回路。
【請求項３】前記ＲＯＭは、第１の系統側と第２の系
統側に夫々各別に設けられて成るものであることを特徴
とする請求項２記載の変調信号波形整形回路。
【請求項４】離散的なフィルタの応答波形に対応され
る複数のデータを格納したＲＯＭを備え、ディジタル入
力に対する波形整形処理を、その入力に基づいて上記Ｒ
ＯＭのデータを逐次読出しながら行なう変調信号波形整
形回路において、クロック信号に同期して上記ディジタル入力信号を順次
取り込んでシフトさせて保持する所定シフト段数のシフ
トレジスタと、ディジタル入力信号に対する波形整形開始の指示の後に
前記シフトレジスタの各シフト段の出力が有効値になる
までの無効値のシフト段と、ディジタル入力信号に対す
る波形整形停止の指示の後に前記シフトレジスタの各シ
フト段の出力が無効値になるまでの無効値のシフト段を
判定し、当該無効値のシフト段からの出力を無視してＲ
ＯＭのアクセスアドレスを生成する論理手段と、を含み、前記ＲＯＭは、ディジタル入力信号に対する波形整形開
始の指示の後に前記シフトレジスタの各シフト段の出力
が有効値になるまでの立ち上がり波形のデータと、ディ
ジタル入力信号に対する波形整形停止の指示の後に前記
シフトレジスタの各シフト段の出力が無効値になるまで
の立ち下がり波形のデータと、立ち上がり後から立ち下
がり開始までの波形データとを有して、成るものである
ことを特徴とする変調信号波形整形回路。
【請求項５】１個の半導体基板上に形成されて成るも
のであることを特徴とする請求項１乃至４の何れか１項
記載の変調信号波形整形回路。