JPH06236225A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JPH06236225A JPH06236225A JP5021272A JP2127293A JPH06236225A JP H06236225 A JPH06236225 A JP H06236225A JP 5021272 A JP5021272 A JP 5021272A JP 2127293 A JP2127293 A JP 2127293A JP H06236225 A JPH06236225 A JP H06236225A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- reset
- transistor
- turned
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Retry When Errors Occur (AREA)
- Microcomputers (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 マイコンのシステムダウン時、電源スイッチ
を押すことにより、マイコンをリセットさせる、所謂一
つのスイッチで電源スイッチとマイコンのリセットスイ
ッチとを兼用することにより、スイッチを削減する。 【構成】 マイコン１の入力及び出力端子ｂ，ａ間に電
源スイッチ２を接続し、該電源スイッチ２の一端とアー
ス（ＧＮＤ）間に遅延回路４を介して第１及び第２のス
イッチング回路５，６を縦続接続すると共に、前記第１
スイッチング回路５は電源回路８に接続し、前記第２ス
イッチング回路６は前記マイコン１のリセット端子ｃに
接続する構成とする。
を押すことにより、マイコンをリセットさせる、所謂一
つのスイッチで電源スイッチとマイコンのリセットスイ
ッチとを兼用することにより、スイッチを削減する。 【構成】 マイコン１の入力及び出力端子ｂ，ａ間に電
源スイッチ２を接続し、該電源スイッチ２の一端とアー
ス（ＧＮＤ）間に遅延回路４を介して第１及び第２のス
イッチング回路５，６を縦続接続すると共に、前記第１
スイッチング回路５は電源回路８に接続し、前記第２ス
イッチング回路６は前記マイコン１のリセット端子ｃに
接続する構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、システムコントロー
ル、或るいはタイマー／チューニングコントロール用の
マイクロプロセッサ（以下、マイコンと云う。）を備え
たビデオテープレコーダ（以下、ＶＴＲと云う。）等の
電子機器におけるマイコンのシステムダウン時に、該マ
イコンを簡単にリセットさせる装置に関する。
ル、或るいはタイマー／チューニングコントロール用の
マイクロプロセッサ（以下、マイコンと云う。）を備え
たビデオテープレコーダ（以下、ＶＴＲと云う。）等の
電子機器におけるマイコンのシステムダウン時に、該マ
イコンを簡単にリセットさせる装置に関する。
【０００２】
【従来の技術】従来、ＶＴＲ等に使用されているマイコ
ンのリセット回路は、図２に示すように、マイコン１の
リセット端子ｃとアース（ＧＮＤ）間に接続されたリセ
ットスイッチ３を押すことにより、マイコン１にリセッ
ト電流が流れ、マイコン１がリセットされる。２は電源
スイッチである。
ンのリセット回路は、図２に示すように、マイコン１の
リセット端子ｃとアース（ＧＮＤ）間に接続されたリセ
ットスイッチ３を押すことにより、マイコン１にリセッ
ト電流が流れ、マイコン１がリセットされる。２は電源
スイッチである。
【０００３】
【発明が解決しようとする課題】上述の構成では、リセ
ットスイッチが必要であり、マイコンのシステムダウン
をユーザが認識した上で、リセットボタンを押さねばな
らないと云った煩わしさがある。ＶＴＲ操作中にマイコ
ンがシステムダウンを起こした場合、リセットボタンを
押すと云った操作を失念するユーザもいることが考えら
れる。そこで、本発明では、一般にＶＴＲの操作中に誤
動作が起こると、ユーザは電源スイッチをＯＦＦにする
習性を利用し、マイコンのシステムダウン時は、電源ス
イッチをリセットスイッチとして兼用して使用するもの
である。
ットスイッチが必要であり、マイコンのシステムダウン
をユーザが認識した上で、リセットボタンを押さねばな
らないと云った煩わしさがある。ＶＴＲ操作中にマイコ
ンがシステムダウンを起こした場合、リセットボタンを
押すと云った操作を失念するユーザもいることが考えら
れる。そこで、本発明では、一般にＶＴＲの操作中に誤
動作が起こると、ユーザは電源スイッチをＯＦＦにする
習性を利用し、マイコンのシステムダウン時は、電源ス
イッチをリセットスイッチとして兼用して使用するもの
である。
【０００４】
【課題を解決するための手段】マイコンの入力及び出力
端子間に電源スイッチを接続し、該電源スイッチの一端
とアース間に遅延回路を介して第１及び第２のスイッチ
ング回路を縦続接続すると共に、前記第１スイッチング
回路は電源回路に接続し、前記第２スイッチング回路は
前記マイコンのリセット端子に接続する構成とする。
端子間に電源スイッチを接続し、該電源スイッチの一端
とアース間に遅延回路を介して第１及び第２のスイッチ
ング回路を縦続接続すると共に、前記第１スイッチング
回路は電源回路に接続し、前記第２スイッチング回路は
前記マイコンのリセット端子に接続する構成とする。
【０００５】
【作用】上述の構成により、通常の使用時はマイコンに
対してリセット信号が供給されずに機器の操作が可能で
あり、マイコンがシステムダウンを起こして機器が不動
作になると、ユーザの電源スイッチをＯＦＦにする動作
に伴って、リセット信号がマイコンに供給され、マイコ
ンがリセットされる。
対してリセット信号が供給されずに機器の操作が可能で
あり、マイコンがシステムダウンを起こして機器が不動
作になると、ユーザの電源スイッチをＯＦＦにする動作
に伴って、リセット信号がマイコンに供給され、マイコ
ンがリセットされる。
【０００６】
【実施例】図１は本発明をＶＴＲに適用した回路ブロッ
ク図である。従来例と同一部分には同一番号を付け、そ
の説明を省略する。図において、４は電源スイッチ２の
一端に接続された遅延回路（ＤＥＬＡＹ）、５は遅延回
路４にベース端子が接続されたスイッチングトランジス
タ（第１のスイッチング手段）、６はスイッチングトラ
ンジスタ５に直列に接続されたスイッチングトランジス
タ（第２のスイッチング手段）であり、該スイッチング
トランジスタ６のコレクタ端子がマイコン１のリセット
端子ｃに接続され、エミッタ端子はアース（ＧＮＤ）に
接続され、ベース端子は前記トランジスタ５のエミッタ
端子に接続されている。
ク図である。従来例と同一部分には同一番号を付け、そ
の説明を省略する。図において、４は電源スイッチ２の
一端に接続された遅延回路（ＤＥＬＡＹ）、５は遅延回
路４にベース端子が接続されたスイッチングトランジス
タ（第１のスイッチング手段）、６はスイッチングトラ
ンジスタ５に直列に接続されたスイッチングトランジス
タ（第２のスイッチング手段）であり、該スイッチング
トランジスタ６のコレクタ端子がマイコン１のリセット
端子ｃに接続され、エミッタ端子はアース（ＧＮＤ）に
接続され、ベース端子は前記トランジスタ５のエミッタ
端子に接続されている。
【０００７】８は電源回路であり、該電源回路８はマイ
コン１の端子ｄに接続され、その出力は前記トランジス
タ５のコレクタ端子に接続されている。尚、マイコン１
の端子ｄからは、マイコン１のパルス入力端子ｂの信号
により、電源回路８の出力ＳＷＤ５ＶをＯＮ／ＯＦＦ制
御する信号を出力する。遅延回路４と第１スイッチング
手段５と第２スイッチング手段６により、リセット回路
７を構成している。
コン１の端子ｄに接続され、その出力は前記トランジス
タ５のコレクタ端子に接続されている。尚、マイコン１
の端子ｄからは、マイコン１のパルス入力端子ｂの信号
により、電源回路８の出力ＳＷＤ５ＶをＯＮ／ＯＦＦ制
御する信号を出力する。遅延回路４と第１スイッチング
手段５と第２スイッチング手段６により、リセット回路
７を構成している。
【０００８】次に、本発明の動作を図１に従って説明す
る。まず、本発明の主題であるマイコン１のリセット回
路７について説明する。ＶＴＲの動作中にマイコン１が
システムダウンすると、マイコン１のパルス出力端子ａ
からパルスが出力される。該パルスは、遅延回路４で遅
延（遅延時間５〜６ｓｅｃに設定）された後、トランジ
スタ５のベースに入力される。
る。まず、本発明の主題であるマイコン１のリセット回
路７について説明する。ＶＴＲの動作中にマイコン１が
システムダウンすると、マイコン１のパルス出力端子ａ
からパルスが出力される。該パルスは、遅延回路４で遅
延（遅延時間５〜６ｓｅｃに設定）された後、トランジ
スタ５のベースに入力される。
【０００９】マイコン１のシステムダウン時は、マイコ
ン１の制御端子ｄからのＳＷＤ−ＯＮ信号により電源回
路８からの出力ＳＷＤ５Ｖが、トランジスタ５のコレク
タに印加されている（即ち、トランジスタ５のコレクタ
はＨレベルである。）ので、該トランジスタ５はＯＮと
なる。その結果、縦続接続されたトランジスタ６がＯＮ
となり、マイコン１のリセット端子ｃからトランジスタ
６を介してアース（ＧＮＤ）にリセット電流が流れ、マ
イコン１がリセットされる。
ン１の制御端子ｄからのＳＷＤ−ＯＮ信号により電源回
路８からの出力ＳＷＤ５Ｖが、トランジスタ５のコレク
タに印加されている（即ち、トランジスタ５のコレクタ
はＨレベルである。）ので、該トランジスタ５はＯＮと
なる。その結果、縦続接続されたトランジスタ６がＯＮ
となり、マイコン１のリセット端子ｃからトランジスタ
６を介してアース（ＧＮＤ）にリセット電流が流れ、マ
イコン１がリセットされる。
【００１０】通常の使用時は、まず、電源スイッチ２を
ＯＮすると、マイコン１のパルス出力端子ａより出力さ
れるパルスは、電源スイッチ２を介してマイコン１のパ
ルス入力端子ｂに入力される。その結果、制御端子ｄか
らＳＷＤ−ＯＦＦ信号が出力され、電源回路８の出力Ｓ
ＷＤ５ＶをＯＦＦ（Ｌレベル）にする。一方、電源スイ
ッチ２を介してリセット回路７にパルスが入力される
が、該パルスが遅延回路４を通る間に上述のようにトラ
ンジスタ５のコレクタがＬレベルとなるので、該トラン
ジスタ５はＯＮしない。従って、マイコン１はリセット
されず、通常の操作ができる。その後は、キーボード９
の操作により、マイコン１を介してメカニズム１０、或
るいはチューナ部１１等をコントロールする。尚、１２
はＩＦユニットである。
ＯＮすると、マイコン１のパルス出力端子ａより出力さ
れるパルスは、電源スイッチ２を介してマイコン１のパ
ルス入力端子ｂに入力される。その結果、制御端子ｄか
らＳＷＤ−ＯＦＦ信号が出力され、電源回路８の出力Ｓ
ＷＤ５ＶをＯＦＦ（Ｌレベル）にする。一方、電源スイ
ッチ２を介してリセット回路７にパルスが入力される
が、該パルスが遅延回路４を通る間に上述のようにトラ
ンジスタ５のコレクタがＬレベルとなるので、該トラン
ジスタ５はＯＮしない。従って、マイコン１はリセット
されず、通常の操作ができる。その後は、キーボード９
の操作により、マイコン１を介してメカニズム１０、或
るいはチューナ部１１等をコントロールする。尚、１２
はＩＦユニットである。
【００１１】
【発明の効果】本発明の構成によれば、一つのスイッチ
で電源スイッチとマイコンのリセットスイッチとを兼用
できるため、リセットスイッチを削減できる。又、ユー
ザがマイコンのシステムダウンに気付かない場合でも、
電源スイッチを押すことによってマイコンをリセットす
ることができるので、有効である。
で電源スイッチとマイコンのリセットスイッチとを兼用
できるため、リセットスイッチを削減できる。又、ユー
ザがマイコンのシステムダウンに気付かない場合でも、
電源スイッチを押すことによってマイコンをリセットす
ることができるので、有効である。
【図１】本発明の回路ブロック図である。
【図２】従来例の回路ブロック図である。
１ マイコン ２ 電源スイッチ ４ 遅延回路 ５ 第１スイッチングトランジスタ ６ 第２スイッチングトランジスタ ７ マイコンリセット回路 ８ 電源回路
Claims (2)
- 【請求項１】 システムコントロール及び、又はタイマ
ー／チューニングコントロール用マイクロコンピュータ
（以下、マイコンと云う。）を具備する電子機器であっ
て、マイコンリセット手段を備え、前記マイコンのシス
テムダウン時、電源スイッチの操作により前記マイコン
をリセットすることを特徴とする電子機器。 - 【請求項２】 前記マイコンリセット手段は、前記マイ
コンの入力及び出力端子間に接続される前記電源スイッ
チと、該電源スイッチの一端とアース間に遅延回路を介
して縦続接続される第１及び第２のスイッチング手段と
からなり、前記第１スイッチング手段は電源回路に接続
され、前記第２スイッチング手段は前記マイコンのリセ
ット端子に接続されることを特徴とする請求項１の電子
機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5021272A JPH06236225A (ja) | 1993-02-09 | 1993-02-09 | 電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5021272A JPH06236225A (ja) | 1993-02-09 | 1993-02-09 | 電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06236225A true JPH06236225A (ja) | 1994-08-23 |
Family
ID=12050486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5021272A Pending JPH06236225A (ja) | 1993-02-09 | 1993-02-09 | 電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06236225A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003015780A (ja) * | 2001-07-02 | 2003-01-17 | Seiko Epson Corp | 電源制御装置及び電源制御方法 |
| WO2004021154A1 (ja) * | 2002-08-27 | 2004-03-11 | Seiko Instruments Inc. | 携帯型電子機器 |
| US8238120B2 (en) | 2009-12-28 | 2012-08-07 | Kabushiki Kaisha Toshiba | Electronic device with a mobile switch |
| JP2019068283A (ja) * | 2017-10-02 | 2019-04-25 | シャープ株式会社 | リモートコントローラ付き電気機器 |
-
1993
- 1993-02-09 JP JP5021272A patent/JPH06236225A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003015780A (ja) * | 2001-07-02 | 2003-01-17 | Seiko Epson Corp | 電源制御装置及び電源制御方法 |
| WO2004021154A1 (ja) * | 2002-08-27 | 2004-03-11 | Seiko Instruments Inc. | 携帯型電子機器 |
| US8238120B2 (en) | 2009-12-28 | 2012-08-07 | Kabushiki Kaisha Toshiba | Electronic device with a mobile switch |
| JP2019068283A (ja) * | 2017-10-02 | 2019-04-25 | シャープ株式会社 | リモートコントローラ付き電気機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06236225A (ja) | 電子機器 | |
| US5650673A (en) | Timer device for a power source | |
| KR920013409A (ko) | 예약녹화 예고 디스플레이 장치 | |
| KR0138757B1 (ko) | 전자기기의 전원 제어장치 | |
| JPS58143459A (ja) | リモコン操作スイツチ回路 | |
| KR900006306Y1 (ko) | 이 음성씨스템의 음성 트랩 회로 | |
| JPS5915147Y2 (ja) | クロツク内蔵デジタル周波数表示装置の誤動作防止装置 | |
| JPS584269Y2 (ja) | 選局装置 | |
| JPS6025157Y2 (ja) | 増幅度切換装置 | |
| KR900008278Y1 (ko) | Tv/비디오 자동모드 선택회로 | |
| JPH0250519A (ja) | 遅延されたスイッチオフを有する低電圧制御された予備電子回路 | |
| KR950007723Y1 (ko) | 전원 자동 오프 장치 | |
| KR890003588Y1 (ko) | 영상신호 기록재생장치의 타이머모드 절환회로 | |
| KR900004784Y1 (ko) | 오디오 기기의 전자식 볼륨용 페이드인/아우트 제어장치 | |
| JPS6347034B2 (ja) | ||
| JPS6035917Y2 (ja) | デイジタル表示装置 | |
| KR950001189Y1 (ko) | 도어비디오폰의 시간 제어회로 | |
| KR940000258B1 (ko) | 방문객 자동녹화 및 vtr 자동 스톱장치 | |
| JPH032996Y2 (ja) | ||
| JPS60113167U (ja) | ア−ク機器の出力電流制御装置 | |
| KR900010748Y1 (ko) | 출력뮤트 자동 복귀회로 | |
| JPS647701B2 (ja) | ||
| JPH11239316A (ja) | ビデオカセットレコーダ | |
| JPH08194509A (ja) | 接点信号入出力回路装置 | |
| JPH05236644A (ja) | 過電流保護回路 |