JPS5915147Y2 - クロツク内蔵デジタル周波数表示装置の誤動作防止装置 - Google Patents
クロツク内蔵デジタル周波数表示装置の誤動作防止装置Info
- Publication number
- JPS5915147Y2 JPS5915147Y2 JP12574678U JP12574678U JPS5915147Y2 JP S5915147 Y2 JPS5915147 Y2 JP S5915147Y2 JP 12574678 U JP12574678 U JP 12574678U JP 12574678 U JP12574678 U JP 12574678U JP S5915147 Y2 JPS5915147 Y2 JP S5915147Y2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency display
- frequency
- built
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electric Clocks (AREA)
- Circuits Of Receivers In General (AREA)
Description
【考案の詳細な説明】
本考案は、ラジオや無線機等の受信機に用いられるクロ
ック内蔵デジタル周波数表示装置に関し、特に被周波数
表示物の電源スィッチを切断した際に起るクロック表示
から周波数表示への切換を防止するようにしたクロック
内蔵テ゛ジタル周波数表示装置の誤動作防止装置に関す
るものである。
ック内蔵デジタル周波数表示装置に関し、特に被周波数
表示物の電源スィッチを切断した際に起るクロック表示
から周波数表示への切換を防止するようにしたクロック
内蔵テ゛ジタル周波数表示装置の誤動作防止装置に関す
るものである。
従来の周波数及びクロック自動切換表示機能を備えた周
波数表示装置は、第１図に示すように、被周波数表示物
の電源スィッチ６の投入により端子７の駆動電圧■１が
印加されて所定周波数の信号を発生する局部発振回路の
発振出力信号を増幅するバッファアンプ２と、該アンプ
２の出力信号が入力端子ａに入力されるクロック内蔵周
波数表示用集積回路３と、該集積回路３の周波数・クロ
ック自動切換端子すから送出される信号を波形整形する
波形整形回路４と、該回路４からの信号により駆動して
所定のパルス幅を有するパルスを発生する単安定マルチ
バイブレータ５とから構成されている。
波数表示装置は、第１図に示すように、被周波数表示物
の電源スィッチ６の投入により端子７の駆動電圧■１が
印加されて所定周波数の信号を発生する局部発振回路の
発振出力信号を増幅するバッファアンプ２と、該アンプ
２の出力信号が入力端子ａに入力されるクロック内蔵周
波数表示用集積回路３と、該集積回路３の周波数・クロ
ック自動切換端子すから送出される信号を波形整形する
波形整形回路４と、該回路４からの信号により駆動して
所定のパルス幅を有するパルスを発生する単安定マルチ
バイブレータ５とから構成されている。
この場合、単安定マルチバイブレータ５の出力パルスは
前記集積回路３の周波数・クロック表示切換端子Ｃに入
力され、各バッファアンプ２、前記集積回路３および単
安定マルチバイブレータ５は端子８の駆動電圧■２がそ
れぞれ印加されている。
前記集積回路３の周波数・クロック表示切換端子Ｃに入
力され、各バッファアンプ２、前記集積回路３および単
安定マルチバイブレータ５は端子８の駆動電圧■２がそ
れぞれ印加されている。
なお、上記集積回路３の出力端子ｄはディスプレイ装置
と接続される。
と接続される。
周波数およびクロック自動切換表示の場合には、被周波
数表示物の周波数が例えばチューニング軸をまわしたり
、電子同調式受信機の場合同調電圧を可変したりして変
化すると、上記集積回路３の周波数・クロック自動切換
端子すからは正規の信号が波形整形回路４に入力されて
この波形整形された信号により駆動された単安定マルチ
バイブレータ５からの出力信号が前記集積回路３の周波
数・クロック表示切換端子Ｃに送出されることによって
、クロック表示から成る一定期間（単安定マルチバイブ
レータの出力パルスのパルス幅によって決まる）だけ周
波数表示に切換えられて周波数表示が行なわれる。
数表示物の周波数が例えばチューニング軸をまわしたり
、電子同調式受信機の場合同調電圧を可変したりして変
化すると、上記集積回路３の周波数・クロック自動切換
端子すからは正規の信号が波形整形回路４に入力されて
この波形整形された信号により駆動された単安定マルチ
バイブレータ５からの出力信号が前記集積回路３の周波
数・クロック表示切換端子Ｃに送出されることによって
、クロック表示から成る一定期間（単安定マルチバイブ
レータの出力パルスのパルス幅によって決まる）だけ周
波数表示に切換えられて周波数表示が行なわれる。
しかしながら、このように構成された径径装置では、被
周波数表示物の電源スィッチ６を切断するとその発振周
波数が零に戻る際に上記集積回路３の周波数・クロック
自動切換端子すから誤動作信号が波形整形回路４に入力
されるため、前記電源スィッチ６の切断にもかかわらず
正規の切換時と同様にクロック表示から周波数表示に切
換わり、したがって、周波数表示がちらつくとともに、
周波数の表示時間は通常数秒程度に設定されているので
、視覚的にも非常に不都合があった。
周波数表示物の電源スィッチ６を切断するとその発振周
波数が零に戻る際に上記集積回路３の周波数・クロック
自動切換端子すから誤動作信号が波形整形回路４に入力
されるため、前記電源スィッチ６の切断にもかかわらず
正規の切換時と同様にクロック表示から周波数表示に切
換わり、したがって、周波数表示がちらつくとともに、
周波数の表示時間は通常数秒程度に設定されているので
、視覚的にも非常に不都合があった。
本考案は、このような欠点を除去するためになされたも
ので、被周波数表示物の電源スィッチを切断する際に起
るクロック表示から周波数表示への切換えを防止するこ
とができるクロック内蔵デジタル周波数表示装置の誘動
作防止装置を提供するものである。
ので、被周波数表示物の電源スィッチを切断する際に起
るクロック表示から周波数表示への切換えを防止するこ
とができるクロック内蔵デジタル周波数表示装置の誘動
作防止装置を提供するものである。
以下、図面を用いて本考案の実施例を詳細に説明する。
第２図は本考案にかかる周波数表示装置の一実施例を示
す要部ブロック図であり、第１図と同一部分には同一番
号を用いてその説明は省略する。
す要部ブロック図であり、第１図と同一部分には同一番
号を用いてその説明は省略する。
第２図において、９は２つの固定接点９ａおよび９ｂと
共通接点９Ｃよりなる被周波数表示物の電源スィッチで
あり、この電源スィッチ９は、共通接点９Ｃが一方の固
定接点９ａに接触する通常時に端子７の駆動電圧■１を
局部発振回路１に、他方の固定接点９ｂに接触する切断
時に前記駆動電圧■。
共通接点９Ｃよりなる被周波数表示物の電源スィッチで
あり、この電源スィッチ９は、共通接点９Ｃが一方の固
定接点９ａに接触する通常時に端子７の駆動電圧■１を
局部発振回路１に、他方の固定接点９ｂに接触する切断
時に前記駆動電圧■。
を後述するリセット信号発生回路１０に供給するように
設けである。
設けである。
リセット信号発生回路１０は、電流制限用抵抗１１およ
び１２とスイッチング素子としてのトランジスタ１３か
ら構成され、このトランジスタ１３のコレクタに得られ
る出力信号がリセットパルスとして単安定マルチバイブ
レータ５のリセット端子Ｒに送出されている。
び１２とスイッチング素子としてのトランジスタ１３か
ら構成され、このトランジスタ１３のコレクタに得られ
る出力信号がリセットパルスとして単安定マルチバイブ
レータ５のリセット端子Ｒに送出されている。
このように構成された周波数表示装置によると、被周波
数表示物の電源スィッチ９を切断した場合、各端子７お
よび８の駆動電圧Ｖ １． Ｖ ２はそれぞれ抵抗１１
．１２を介してトランジスタ１３に供給されてトランジ
スタ１３をオンし、そのコレクタに得られる高レベルか
ら低レベルに変化した出力信号がリセットパルスとして
単安定マルチバイブレータ５のリセット端子Ｒに送出さ
れ、このマルチバイブレータ５はリセットする。
数表示物の電源スィッチ９を切断した場合、各端子７お
よび８の駆動電圧Ｖ １． Ｖ ２はそれぞれ抵抗１１
．１２を介してトランジスタ１３に供給されてトランジ
スタ１３をオンし、そのコレクタに得られる高レベルか
ら低レベルに変化した出力信号がリセットパルスとして
単安定マルチバイブレータ５のリセット端子Ｒに送出さ
れ、このマルチバイブレータ５はリセットする。
そのため、前記電源スィッチ９の切断に伴って上記集積
回路３の周波数・クロック自動切換端子すから送出され
る誤動作信号が波形整形回路４で波形整形されて前記単
安定マルチバイブレータ５のトリガ一端子Ｔに人力され
ても、単安定マルチバイブレータ５からは出力信号が上
記集積回路３の周波数・クロック表示切換端子Ｃに送出
されず、クロック表示は持続して、クロック表示から周
波数表示への切換えを防止することができる。
回路３の周波数・クロック自動切換端子すから送出され
る誤動作信号が波形整形回路４で波形整形されて前記単
安定マルチバイブレータ５のトリガ一端子Ｔに人力され
ても、単安定マルチバイブレータ５からは出力信号が上
記集積回路３の周波数・クロック表示切換端子Ｃに送出
されず、クロック表示は持続して、クロック表示から周
波数表示への切換えを防止することができる。
以上説明したように、本考案によれば、被周波数表示物
の電源スィッチの切断時にクロック内蔵周波数表示用集
積回路から送出される誤動作信号によって作動する単安
定マルチバイブレータを、前記電源スィッチの切断に関
連して発生されるリセット信号によりリセットするよう
にしたので、この単安定マルチバイブレータからの出力
信号が送出されず、クロック表示から周波数表示への切
換えを防止することができるという効果がある。
の電源スィッチの切断時にクロック内蔵周波数表示用集
積回路から送出される誤動作信号によって作動する単安
定マルチバイブレータを、前記電源スィッチの切断に関
連して発生されるリセット信号によりリセットするよう
にしたので、この単安定マルチバイブレータからの出力
信号が送出されず、クロック表示から周波数表示への切
換えを防止することができるという効果がある。
第１図は従来の周波数及びクロック自動切換表示機能を
備えた周波数表示装置のブロック図、第２図は本考案に
かかる周波数表示装置の一実施例を示す要部ブロック図
である。 １・・・・・・局部発振回路、２・・・・・・バッファ
アンプ、３・・・・・・クロック内蔵周波数表示用集積
回路、４・・・・・・波形整形回路、５・・・・・・単
安定マルチバイブレータ、９・・・・・・被周波数表示
物の電源スィッチ、１０・・・・・・リセット信号発生
回路、１１．１２・・・・・・電流制限用抵抗、１３・
・・・・・トランジスタ。
備えた周波数表示装置のブロック図、第２図は本考案に
かかる周波数表示装置の一実施例を示す要部ブロック図
である。 １・・・・・・局部発振回路、２・・・・・・バッファ
アンプ、３・・・・・・クロック内蔵周波数表示用集積
回路、４・・・・・・波形整形回路、５・・・・・・単
安定マルチバイブレータ、９・・・・・・被周波数表示
物の電源スィッチ、１０・・・・・・リセット信号発生
回路、１１．１２・・・・・・電流制限用抵抗、１３・
・・・・・トランジスタ。
Claims (1)
- クロック内蔵周波数表示用回路を用い、被周波数表示物
の電源スィッチを切断した際に前記回路の周波数・クロ
ック自動切換端子から送出される誤動作信号によって単
安定マルチバイブレータが作動して、該単安定マルチバ
イブレータの出力信号により一定時間、クロック表示か
ら周波数表示に切換わるクロック内蔵デジタル周波数表
示装置において、前記電源スィッチの切断時にリセット
信号を発生するリセット信号発生回路を設け、前記リセ
ット信号により前記単安定マルチバイブレータをリセッ
トするようにしたことを特徴とするクロック内蔵デジタ
ル周波数表示装置の誤動作防止装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12574678U JPS5915147Y2 (ja) | 1978-09-12 | 1978-09-12 | クロツク内蔵デジタル周波数表示装置の誤動作防止装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12574678U JPS5915147Y2 (ja) | 1978-09-12 | 1978-09-12 | クロツク内蔵デジタル周波数表示装置の誤動作防止装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5542478U JPS5542478U (ja) | 1980-03-19 |
| JPS5915147Y2 true JPS5915147Y2 (ja) | 1984-05-04 |
Family
ID=29086941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12574678U Expired JPS5915147Y2 (ja) | 1978-09-12 | 1978-09-12 | クロツク内蔵デジタル周波数表示装置の誤動作防止装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5915147Y2 (ja) |
-
1978
- 1978-09-12 JP JP12574678U patent/JPS5915147Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5542478U (ja) | 1980-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3873921A (en) | Two level volume control for clock radio and the like | |
| JPS5915147Y2 (ja) | クロツク内蔵デジタル周波数表示装置の誤動作防止装置 | |
| JPS5843317Y2 (ja) | パワ−オンクリア装置 | |
| JPH06236225A (ja) | 電子機器 | |
| JPS631478Y2 (ja) | ||
| JPS6110228Y2 (ja) | ||
| JPS6042496Y2 (ja) | シヨツクノイズ防止回路 | |
| JPS625175Y2 (ja) | ||
| KR880001213Y1 (ko) | 트랜지스터를 이용한 전압/주파수 콘버터 회로 | |
| JPS6025157Y2 (ja) | 増幅度切換装置 | |
| KR890002096Y1 (ko) | 전원 온 · 오프 장치 | |
| JPS5850669Y2 (ja) | 水平中心切換装置 | |
| JPS5824232Y2 (ja) | 時刻修正装置 | |
| JPS6122315Y2 (ja) | ||
| KR910004657Y1 (ko) | 모니터의 아날로그/티티엘 신호 자동 판별회로 | |
| JPH0339955Y2 (ja) | ||
| JPS6110230Y2 (ja) | ||
| JPS6035917Y2 (ja) | デイジタル表示装置 | |
| JPS5929426Y2 (ja) | テレビジョン受像機 | |
| KR800002083Y1 (ko) | 전자식 타이머 | |
| JPS5820938Y2 (ja) | メ−タ装置 | |
| JPS626554Y2 (ja) | ||
| JPS5910829Y2 (ja) | Ａｍ−ｆｍ切換回路 | |
| JPH0129865Y2 (ja) | ||
| JPS6236362Y2 (ja) |