JPH11239316A - ビデオカセットレコーダ - Google Patents

ビデオカセットレコーダ

Info

Publication number
JPH11239316A
JPH11239316A JP10350124A JP35012498A JPH11239316A JP H11239316 A JPH11239316 A JP H11239316A JP 10350124 A JP10350124 A JP 10350124A JP 35012498 A JP35012498 A JP 35012498A JP H11239316 A JPH11239316 A JP H11239316A
Authority
JP
Japan
Prior art keywords
pin
vcr
decoder
signal
television receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10350124A
Other languages
English (en)
Other versions
JP4118419B2 (ja
Inventor
Frank Dumont
ドゥモント フランク
Chee Lam Tan
ラム タン チェー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technicolor SA
Original Assignee
Thomson Multimedia SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Multimedia SA filed Critical Thomson Multimedia SA
Publication of JPH11239316A publication Critical patent/JPH11239316A/ja
Application granted granted Critical
Publication of JP4118419B2 publication Critical patent/JP4118419B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/765Interface circuits between an apparatus for recording and another apparatus
    • H04N5/775Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Receiver Circuits (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

(57)【要約】 【課題】 ビデオカセットレコーダのスタンバイモード
における電力消費を低減すること。 【解決手段】 テレビジョン受信機と、スクランブル信
号のデコーダとに接続されるVCRにおいて、 テレビ
ジョン受信機からスクランブル信号が受信されない場合
にはビデオ信号だけをVCRを介してデコーダに転送し
(ECO1と称される第1のスタンバイモード)、スク
ランブル信号が受信される場合にはオーディオ信号もV
CRを介して転送する手段を構成する。 【効果】 オーディオ信号をオフして電力節約すること
によって、ECO1モードでの電力消費は約3Wとな
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はVCR(ビデオテー
プレコーダまたはカセットレコーダ)に関する。
【0002】
【従来の技術】あらゆる電子装置において、殊にその電
子装置がいわゆるスタンバイモードにあるときの電力消
費を低減させる努力がなされている。スタンバイモード
とは、赤外線リセット信号を受信する受信回路を除き、
その装置がオフとなっているモードのことである。この
赤外線リセット信号は例えばリモートコントロール装置
から送信される。
【0003】デコーダおよびテレビジョン受信機と常時
接続されているVCRの場合には、テレビジョン受信機
がオンであり、VCRとデコーダがスタンバイモードで
あることがある。この状態は利用者が、ビデオ信号をス
クランブルで送信するチャンネルに切り換えない限りは
継続する。利用者がスクランブルされたチャンネルに切
り換えた場合には、このデコーダはオンになる必要があ
る。デコーダのレベルで行われるべきこの変更は、スタ
ンバイモードにあるVCRを通過する。詳しく説明する
と、テレビジョン受信機からのビデオ信号は、VCRの
背面にある、いわゆるscart1と称される第1の接
続の第1ピンを介してVCRに入り、同様にVCRの背
面にある、いわゆるscart2と称される第2の接続
の第1ピンを介してVCRからデコーダに達する。デコ
ーダは受信した信号が、スクランブルされた信号である
か否かを検出する。受信した信号がスクランブルされた
信号であることが検出された場合には、デコーダ内のマ
イクロプロセッサがscart2の第2ピンをハイに設
定する。 scart2の第2ピンのレベルを検査する
ルーチンを有する、VCR内のマイクロプロセッサはこ
の情報を受信する。第2ピンがハイであることが検出さ
れた場合には、このルーチンはscart1の第2ピン
をハイに設定する。スクランブルされていないビデオ信
号は、scart2の第3ピンを介してVCRに再び入
り、scart1の第3ピンを介してVCRからテレビ
ジョン受信機に戻る。このようなVCRを介しての、テ
レビジョン受信機とデコーダとの間の信号のループは、
VCRの複数のスイッチによって可能である。これら
のスイッチはVCR内のマイクロプロセッサにより制御
される。
【0004】
【発明が解決しようとする課題】本発明の課題は、VC
Rがスタンバイモードにおかれている場合に、このVC
Rの電力消費を低減することであり、ここでこのVCR
はそのscart1および2を介して、デコーダ(また
はscart接続を有する任意の装置)およびテレビジ
ョン受信機に接続されているものである。
【0005】
【課題を解決するための手段】上記課題は、本発明の請
求項1の特徴部分により解決される。すなわち第1の接
続を介してテレビジョン受信機と接続可能であり、また
第2の接続を介してスクランブルされた信号を復号する
デコーダと接続可能であるビデオカセットレコーダ(V
CR)でにおいて、この第1接続部は、少なくとも5つ
のピンを有し、第1ピンはテレビジョン受信機から到来
するビデオ信号を受信し、第2ピンはスクランブルされ
ていないビデオ信号をテレビジョン受信機に出力し、第
3ピンはテレビジョン受信機から到来するオーディオ信
号を受信し、第4ピンはスクランブルされていないオー
ディオ信号をテレビジョン受信機に出力し、第5ピンは
VCRのマイクロプロセッサからの制御信号を出力す
る。前記の第2接続部は少なくとも5つのピンを有し、
第2接続部の第1ピンは前記第1のscartの第1ピ
ンで受信したビデオ信号を前記デコーダに対して出力
し、第2接続部の第2ピンは前記デコーダからのスクラ
ンブルていないビデオ信号を取り込み、第2接続部の第
3ピンは、テレビジョン受信機から前記第1のscar
tの第3ピンで受信したオーディオ信号を前記デコーダ
に対して出力し、第2接続部の第4ピンはこのデコーダ
からのスクランブルされていないオーディオ信号を取り
込み、第2接続部の第5ピンはこのデコーダから到来し
た制御信号をVCRのマイクロプロセッサに取り込む。
これらの入力および出力ビデオ信号はマイクロプロセッ
サの制御によって制御される第1のビデオスイッチを通
り、入力および出力オーディオ信号はVCRのマイクロ
プロセッサの制御によって制御される第2のオーディオ
スイッチを通る。ただしeco1モードと称される第1
のスタンバイモードでは、前記第1のビデオスイッチの
みがオンに設定される。前記第2scartの第5ピン
にて制御信号を受信した後では、前記第2のスイッチを
オンする命令が送信され、前記第1scartの第5ピ
ンに対して制御信号が送信される。この制御信号の機能
は、テレビジョン受信機内の制御をトリガし、ビデオ信
号が前記第1scartの第2ピンにて取り出し可能で
あることを知らせることである。
【0006】
【発明の実施の形態】本発明はつぎのような事実に対す
る認識に基づく。すなわち受信したテレビジョン信号が
スクランブルされた信号であることを検出するために
は、デコーダはビデオ信号だけを受信さえすればよく、
オーディオ信号を受信する必要がないということであ
る。この事実を考慮してマイクロプロセッサのルーチン
を修整改良したものである。本発明によれば、VCRが
ここでは「エコ」スタンバイモードと称されるモードに
ある場合には、オーディオスイッチがオフにされる。
「エコ」は「エコロジー」を表している。
【0007】本発明の詳細な実施形態を以下図面を参照
して説明する。
【0008】図1はVCR1を示している。このVCR
はデコーダとテレビジョン受信機とに接続されている
が、このデコーダとテレビジョン受信機は本発明には含
まれない。このVCRにおいては本発明の理解のために
必要な回路だけが概略的な形態で示されている。このV
CR1は、第1接続部scart3によってテレビジョ
ン受信機2に接続されており、またデコーダ16には第
2接続部scart10によって接続されている。この
ようなscartは当業者には公知である。scart
は複数のピンまたは端子からなり、各ピンは公知の機能
を有する。本発明の理解のために、これらのピンのうち
5つについてのみ考えることにする。VCR1はマイク
ロプロセッサ9を有している。このマイクロプロセッサ
9は、制御線19および20を介してそれぞれビデオス
イッチ17およびオーディオスイッチ18を制御する。
scart3の第1端子4は、テレビジョン受信機2か
ら到来するビデオ信号の受信用である。このビデオ信号
は、スイッチ17がオンであれば、スイッチ17および
scart10の第1ピン11を介してデコーダに転送
可能である。同様に、スクランブルされていないビデオ
信号は、scart10の第2ピン12からスイッチ1
7を介してscart3の第2ピン5に転送可能であ
る。scart3の第3ピン6は、テレビジョン受信機
2から到来するオーディオ信号の受信用である。このオ
ーディオ信号は、スイッチ18がオンであれば、スイッ
チ18およびscart10の第3ピン13を介してデ
コーダに転送可能である。同様に、スクランブルされて
いないオーディオ信号は、scart10の第4ピン1
4からスイッチ18を介してscart3の第4ピン7
に転送可能である。scart10の第5ピン15を介
してデコーダからマイクロプロセッサ9に制御信号を送
信可能である。同様にscart3の第5ピン8を介し
てマイクロプロセッサ9からテレビジョン受信機2に制
御信号が送信可能である。
【0009】本発明の動作を説明する前に、テレビジョ
ン受信機2はオンであり、放送局にチューニングされて
おり、またこのテレビジョン受信機2に接続されたVC
Rおよびデコーダ16は、 ECO1スタンバイモード
と称する第1のスタンバイモードにあるものと理解され
たい。このモードでは、上記に説明したように、オーデ
ィオスイッチ18はオフであり、ビデオスイッチ17は
オンである。これによってテレビジョン受信機2から到
来するビデオ信号のみが、ピン4、スイッチ17および
scart10ピン11を介してデコーダに達する。ピ
ン4におけるこのビデオ入力信号は、スクランブルされ
た信号でもスクランブルされていない信号でもよい。前
記デコーダには回路が備えられており、この回路によっ
てデコーダは、到来するビデオ信号がスクランブルされ
ているか、スクランブルされていないかを検出可能であ
る。デコーダ16によって受信された信号が、スクラン
ブルされていない信号であることが検出された場合に
は、何も行われない。到来した信号がスクランブルされ
た信号であることが検出された場合には、デコーダ16
のマイクロプロセッサがそのことを検出する。この検出
が行われると、デコーダはデコーダ制御信号をVCRへ
の転送するようにまずトリガされる。一般的にはこれは
ピン15をローからハイに設定するだけでよい。この制
御信号は第2のscart10の第5ピン15で受信さ
れる。到来した制御信号はVCRの内部のマイクロプロ
セッサ9に送られる。この制御信号を受信すると、マイ
クロプロセッサ9はテレビジョン受信機2に対してVC
R制御信号を出す。一般的にはこれはピン8をローから
ハイに設定することによって行われる。これによってオ
ーディオスイッチ18もオンとなり、本発明では第1の
スタンバイモード(ECO1)がオフとなる。オーディ
オスイッチ18がオンであり、ピン15および8がハイ
に設定されているこの第2のスタンバイモードをECO
2モードと称する。このVCR制御信号は、scart
3の第5ピン8を介してテレビジョン受信機に送信され
る。このVCR制御信号はテレビジョン受信機2に対し
て、表示すべき到来ビデオ信号が、scart3の第2
ピン5にて取り出し可能であることを指示する。またテ
レビジョン受信機2のスピーカに送られるべきオーディ
オ信号は、スクランブルされていない信号であり、sc
art3ピン7から到来することを指示する。VCRを
介してデコーダ16が受信した信号がスクランブルされ
た信号である間は、ピン15および8はハイのままであ
り、VCRはECO2のスタンバイモードである。受信
した信号がスクランブルされていない信号になった場
合、または例えばテレビジョン受信機2のオフになった
ためなど信号が受信できなくなった場合には、デコーダ
16はピン15をローに戻し、VCRのECO1モード
が再開される。電力消費はECO1モードでは約3Wで
あり、ECO2モードでは約4Wである。
【0010】図1では概略的にオーディオスイッチ18
が、制御線20を介してマイクロプロセッサ9の制御下
にあることが示されている。制御線20を使用してスイ
ッチ18をオンオフする制御回路を図2に示す。
【0011】スイッチ18は、14Vの直流電源22が
給電されるオーディオ回路21に含まれている。破線で
示した回路23がVCRに追加されている。この回路2
3の目的は前記の直流電源22からの給電を、マイクロ
プロセッサ9の出力側24のレベルにしたがって、オー
ディオ回路21に行うことである。この回路23は、2
つの入力側を有する。第1の入力側25は、マイクロプ
ロセッサ8の出力側24のレベルを入力するためのもの
であり、第2の入力側26は、電源22から給電される
直流電圧を入力するためのものである。回路23は、前
記の電圧をオーディオ回路21の入力側28に給電する
または給電しないために出力側27を有する。図2に示
した実施形態では、出力側24がハイの場合には、電流
が入力側28に給電される。出力側24がローの場合に
は、電流は入力側28に給電されない。回路23は、主
に2つのトランジスタから成っており、第1のトランジ
スタ29はNPNトランジスタであり、第2のトランジ
スタ33はPNPトランジスタである。トランジスタ2
9は、制御回路23の入力側25に接続されたベース3
0と、基準電圧に接続されたエミッタ31と、トランジ
スタ33のベース34に接続されたコレクタ32とを有
する。トランジスタ33のエミッタ35は、電源22の
直流電圧が給電される入力側26と接続されている。ト
ランジスタ33のコレクタ36は出力側27と接続され
ている。
【0012】回路23は、それ自身公知のように、以下
のように動作する。トランジスタ29のベース30がハ
イの場合、すなわちマイクロプロセッサ9の出力側24
がハイの場合には、トランジスタ29は導通し、したが
ってトランジスタ33のベース34はローである。これ
は出力側27が、トランジスタ33のエミッタコレクタ
路を介して電源22の電圧を給電することを意味してい
る。
【0013】図2において概略的に示したようにベース
30は、キャパシタ37と抵抗38からなるRC積分回
路39を介してハイとなる。このRC積分回路39は、
ECO1モードと、ECO2すなわちノーマルスタンバ
イモードとの間の移行をスローダウンし、とりわけ電源
22に給電する(図示していない)電力供給源の処理能
力内にとどめるためである。
【図面の簡単な説明】
【図1】本発明のVCRの概略ブロック図である。
【図2】本発明による、VCR内のオーディオスイッチ
をオンオフするための制御回路の例である。
【符号の説明】
1 VCR 2 テレビジョン受信機 3,10 scart1,2 4〜8,11〜15 ピン 9 マイクロプロセッサ 16 デコーダ 17 ビデオスイッチ 18 オーディオスイッチ 19,20 制御線 21 オーディオ回路 22 直流電源 23 制御回路 39 RC積分回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チェー ラム タン シンガポール国 シンガポール ホウガン グ セントラール ナンバー 06−500 ブルク 831

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 第1の接続部(3)を介してテレビジョ
    ン受信機(2)と接続され、第2の接続部(10)を介
    してスクランブルされた信号のデコーダ(16)と接続
    されるビデオカセットレコーダ(VCR)(1)におい
    て、 前記第1接続部(3)は少なくとも5つのピンを有し、 前記第1接続部の第1ピン(4)は、前記テレビジョン
    受信機から到来するビデオ信号を受信し、 前記第1接続部の第2ピン(5)は、スクランブルされ
    ていないビデオ信号を前記テレビジョン受信機に出力
    し、 前記第1接続部の第3ピン(6)は、前記テレビジョン
    受信機から到来するオーディオ信号を受信し、 前記第1接続部の第4ピン(7)は、スクランブルされ
    ていないオーディオ信号を前記テレビジョン受信機に出
    力し、 前記第1接続部の第5ピン(8)は、前記VCRのマイ
    クロプロセッサ(9)からの制御信号を出力し、 前記第2接続部(10)は少なくとも5つのピンを有
    し、 前記第2接続部の第1ピン(11)は、前記第1接続部
    を成す第1のscart(3)の第1ピン(4)にて受
    信したビデオ信号を前記デコーダに対して出力し、 前記第2接続部の第2ピン(12)は、前記デコーダか
    らの前記スクランブルされていないビデオ信号を入力
    し、 前記第2接続部の第3ピン(13)は、前記第1sca
    rt(3)の第3ピン(6)にて前記テレビジョン受信
    機から受信したオーディオ信号を前記デコーダに対して
    出力し、 前記第2接続部の第4ピン(14)は、前記デコーダか
    らのスクランブルされていないオーディオ信号を入力
    し、 第前記第2接続部の第5ピン(15)は、前記デコーダ
    (16)から到来した制御信号を前記VCRの前記マイ
    クロプロセッサ(9)に対して入力し、 前記の入力および出力ビデオ信号は、前記マイクロプロ
    セッサ(9)の制御によって制御される第1のビデオス
    イッチ(17)を通り、 前記の入力および出力オーディオ信号は、第2のオーデ
    ィオスイッチ(18)を通り、 該第2のオーディオスイッチは、制御線(20)を介し
    て、VCRのマイクロプロセッサ(9)の制御によって
    制御され、 ここで、ECO1モードと称される第1のスタンバイモ
    ードでは、前記第1のビデオスイッチ(17)のみがオ
    ンに設定され、 前記第2接続部を成す第2のscart(10)の第5
    ピン(15)にて制御信号を受信した後では、前記制御
    線(20)を介して前記マイクロプロセッサ(9)と前
    記第2スイッチ(18)との間で命令が送信され、 該命令は、前記第2スイッチ(18)をオンにし、前記
    第1scart(3)の第5ピン(8)に対して制御信
    号を送信し、 該制御信号を送信することによって前記テレビジョン受
    信機に、表示すべきビデオ信号が前記第1scart
    (3)の第2ピン(5)にて取り出し可能であることを
    指示することを特徴とするビデオカセットレコーダ。
  2. 【請求項2】 前記VCRの前記マイクロプロセッサ
    (9)と前記第2スイッチ(18)との間の前記制御線
    (20)には、制御回路(23)が設けられており、 該制御回路(23)は、第1の入力側(25)と、第2
    の入力側(26)と、出力側(27)とを有しており、 前記第1入力側(25)は、前記VCRの前記マイクロ
    プロセッサ(9)の出力側(24)と接続されており、 前記第2入力側(26)は、直流電源(22)と接続さ
    れており、 前記出力側(27)は前記第2スイッチ(18)と接続
    されており、 前記直流電源(22)は、前記制御回路(23)の前記
    第1入力側(25)の電圧レベルに依存して前記出力側
    (27)に接続されるように構成されている請求項1に
    記載のビデオカセットレコーダ。
  3. 【請求項3】 前記制御回路(23)はRC積分回路
    (39)を有しており、 該RC積分回路は、ECO1モードとECO2モードと
    の間の移行をスローダウンし、電力供給源の処理能力内
    にとどめ、 前記ECO2モードでは前記第1および第2のスイッチ
    (17,18)がオンに設定されているモードである請
    求項2に記載のビデオカセットレコーダ。
JP35012498A 1997-12-11 1998-12-09 電子装置 Expired - Fee Related JP4118419B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9726252A GB2332326A (en) 1997-12-11 1997-12-11 Stand-by power saving arrangement for video cassette recorder when receiving unscrambled video and audio data
GB9726252 1997-12-11

Publications (2)

Publication Number Publication Date
JPH11239316A true JPH11239316A (ja) 1999-08-31
JP4118419B2 JP4118419B2 (ja) 2008-07-16

Family

ID=10823485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35012498A Expired - Fee Related JP4118419B2 (ja) 1997-12-11 1998-12-09 電子装置

Country Status (6)

Country Link
US (1) US6212326B1 (ja)
EP (1) EP0923238B1 (ja)
JP (1) JP4118419B2 (ja)
CN (1) CN1116675C (ja)
DE (1) DE69841623D1 (ja)
GB (1) GB2332326A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
HU225166B1 (en) * 1998-09-25 2006-07-28 Koninkl Philips Electronics Nv Signal processing apparatus having means for reducing the power consumption
GB9908291D0 (en) * 1999-04-13 1999-06-02 Pace Micro Tech Ltd Power loopthrough

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142379A (en) * 1986-08-22 1992-08-25 Samsung Electronics Co., Ltd. Power feeding and input signal switching control system for video tape recorder combined with television receiver and camera in a body
JP2508716B2 (ja) * 1987-05-21 1996-06-19 ソニー株式会社 テレビジヨン受像装置
JPH05113864A (ja) * 1991-10-22 1993-05-07 Canon Inc マルチウインドウ動画表示方法及び装置
US5523851A (en) * 1993-05-26 1996-06-04 U.S. Philips Corporation Video recorder having time window generating circuitry
DE4425526C2 (de) * 1993-07-27 2001-02-15 Samsung Electronics Co Ltd Videorekorder mit einem Anschluß für einen Gebührenfernsehdecodierer
KR0176510B1 (ko) * 1995-03-28 1999-04-15 윤종용 선택적 신호처리기능을 가진 캠팩트 디스크 플레이어 일체형 텔레비젼 수상기
US5659366A (en) * 1995-05-10 1997-08-19 Matsushita Electric Corporation Of America Notification system for television receivers
DE69615347T2 (de) * 1995-12-05 2002-06-13 Koninkl Philips Electronics Nv Erzeugung künstlicher vertikal-synchronisationspulse in einer mehrfach-geschwindigkeits-wiedergabe-wirkungsweise eines vtrs

Also Published As

Publication number Publication date
CN1219732A (zh) 1999-06-16
GB9726252D0 (en) 1998-02-11
EP0923238A3 (en) 2007-01-17
CN1116675C (zh) 2003-07-30
US6212326B1 (en) 2001-04-03
EP0923238A2 (en) 1999-06-16
EP0923238B1 (en) 2010-04-21
GB2332326A (en) 1999-06-16
DE69841623D1 (de) 2010-06-02
JP4118419B2 (ja) 2008-07-16

Similar Documents

Publication Publication Date Title
KR20010092361A (ko) 전자 장치
JP2001008115A (ja) テレビジョン受信機
JPH11239316A (ja) ビデオカセットレコーダ
JP2004502217A (ja) オーディオビジュアルブロードキャストを受信するマルチメディア装置
JPH1093888A (ja) 電源電圧供給方法及びこの方法の実施に用いる受信機−デコーダ
JPH077679A (ja) 映像信号切換装置
JPH08298636A (ja) ビデオテープレコーダ内蔵テレビジョン受像機
EP0052289A2 (en) Voltage follower amplifier
JP3724318B2 (ja) テレビドアホン装置
JPH04188972A (ja) タイマ機能内蔵テレビ受信機
KR100826456B1 (ko) 아날로그 방송 수신 장치
KR970011509B1 (ko) 텔레비전에서의 비디오모드시 튜너단의 전원차단장치
JPS61281778A (ja) 電源制御回路
KR960005925B1 (ko) 위성 수신기를 이용한 방송 시스템 제어장치
KR970000302Y1 (ko) 위성방송수신 텔레비젼에서의 전원공급장치
KR950006904Y1 (ko) Vcr테이프 동작시 모드 자동 절환회로
KR100219139B1 (ko) 에이/브이기기 통합제어기능을 갖는 텔레비젼
JP2000069379A (ja) テレビ受信装置
KR970004895B1 (ko) 헤드폰 스테레오용 리모트 제어회로
JPH06105251A (ja) チューナー制御装置
KR940006896B1 (ko) Vtr로 위성방송 예약 녹화시 전원연동 시스템
JPS5861552U (ja) 受信機
JP2002247479A (ja) ビデオ無線送受信システム
KR0133433Y1 (ko) 영상재생장치의 뮤트상태 제어회로
JPS6024035Y2 (ja) タイマ−付き受信機

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070921

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071218

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071221

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080118

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080123

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080221

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080423

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130502

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140502

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees