JPH06232493A

JPH06232493A - 半導体発光装置及びその製造方法

Info

Publication number: JPH06232493A
Application number: JP1360993A
Authority: JP
Inventors: Akisuke Yamamoto; 陽祐山本
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1993-01-29
Filing date: 1993-01-29
Publication date: 1994-08-19

Abstract

(57)【要約】【目的】駆動電流の注入により一定波長の光を出射す
る発光領域を有する断面略台形形状のリッジ部１０ａを
有する半導体発光装置１０１において、ｎ電極１２と上
記リッジ部１０ａの上クラッド層６との接触面積を極力
大きくして、素子特性の劣化の原因のひとつである電極
部分の接触抵抗を低減する。【構成】上記発光領域を有するリッジ部１０ａ上全面
に、そのリッジ頂部１０ａ1 上にこれと同一の平面形状
の開口部２０ａを有する絶縁膜１１を形成し、上記絶縁
膜１１上に形成された電極１２とリッジ部１０ａの上ク
ラッド層６とのコンタクトを、該絶縁膜１１の開口部２
０ａを介してとるようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体発光装置及び
その製造方法に関し、特に素子抵抗を低下させるための
構造及びその形成方法に関するものである。

【０００２】

【従来の技術】図９は、従来の半導体発光装置の構造断
面図である。図において、２００は従来の半導体発光装
置、１はｐ−ＩｎＰ基板、２は該ｐ−ＩｎＰ基板１上に
形成されたｐ−ＩｎＰ下クラッド層、３は該下クラッド
層２上に形成されたＩｎＧａＡｓＰ活性層で、その両側
の下クラッド層２上には、ｎ−ＩｎＰブロック層４及び
ｐ−ＩｎＰブロック層５が順次形成されている。また、
６は上記ｐ−ＩｎＰブロック層５及びＩｎＧａＡｓＰ活
性層３上に形成されたｎ−ＩｎＰ上クラッド層、７はそ
の上に形成されたバンドギャップが該ｎ−ＩｎＰ上クラ
ッド層６より狭いｎ−ＩｎＧａＡｓＰコンタクト層であ
り、上記各層２〜７は、上記ｐ−ＩｎＰ基板１上の断面
略台形形状のリッジ部１０を構成している。

【０００３】１８は上記リッジ部１０を形成するための
リッジ溝で、１１は上記リッジ部１０上に形成された誘
導体膜（例えばＳｉＯ2 膜）で、該リッジ部１０の頂部
（以下リッジ頂部ともいう。）１７にこの領域より狭い
開口部２０を有している。１２は上記誘導体膜１１に形
成されたｎ電極、１３は基板側に形成されたｐ電極であ
る。

【０００４】このような構成の半導体発光装置２００で
は、ｐ電極１３とｎ電極１２に順方向バイアスを印加
し、電流を上記開口部２０より注入すると、この電流
は、ｐブロック層５，ｎブロック層４により狭窄され、
効率良く活性層３に注入される。

【０００５】これにより上記活性層３からその組成に応
じた一定の波長の光が出射される。

【０００６】次に製造方法について説明する。まずｐ−
ＩｎＰ基板１上にｐ−ＩｎＰ下クラッド層２、ｎ−Ｉｎ
Ｐブロック層４及びｐ−ＩｎＰブロック層５を順次形成
した後、所定の開口パターンを有するレジスト膜８を形
成する（図１０(a) ）。

【０００７】その後上記レジスト膜８をマスクとして上
記各層２，４，５をエッチングして、上記下クラッド層
２に達する深さの溝部８ａを形成する（図１０(b) ）。
次にこの溝部８ａ内にｐ−ＩｎＰ及びＩｎＧａＡｓＰを
順次成長させて、ＩｎＧａＡｓＰ活性層３を形成し、さ
らにｎ−ＩｎＰを成長させてｎ−ＩｎＰ上クラッド層６
を形成し、その上に該上クラッド層６よりバンドギャッ
プの大きいｎ−ＩｎＧａＡｓＰコンタクト層７を形成す
る（図１０(c) ）。

【０００８】次に上記コンタクト層７の、上記活性層３
及びその周辺部分に対応する部分に選択的にレジスト膜
９を形成し、該レジスト膜９をマスクとして上記各層
２，４〜７をエッチングしてリッジ部１０を形成する
（図１０(e) ）。

【０００９】そして上記レジスト膜９を除去した後、全
面にＳｉＯ2 膜１１を形成し（図１０(f) ）、さらに上
記リッジ頂部１７の中央部分に開口１３ａを有するレジ
スト膜１３を形成する（図１０(g) ）。

【００１０】最後にこのレジスト膜１３をマスクとして
上記ＳｉＯ2 膜１１に絶縁膜開口部２０を形成し、上記
レジスト膜１３の除去後、表面全面にｎ電極１２を形成
し、基板裏面側にｐ電極１３を形成して、半導体発光装
置２００を完成する（図１０(h) ）。

【００１１】

【発明が解決しようとする課題】ところが従来の半導体
発光装置の製造方法では、リッジ頂部１７のコンタクト
層７上に電流注入用のＳｉＯ2 開口部２０を形成する
際、ＳｉＯ2 膜１１を形成した後レジストを塗布し、そ
の後写真製版によりリッジ頂部１７のレジスト膜１３に
開口部１３ａを形成し、その後エッチングによりＳｉＯ
2 膜１１を除去していたので、上記レジスト膜１３の露
光用マスクと上記リッジ頂部１７とのパターンずれによ
る不良の発生を防止するため、上記ＳｉＯ2 開口部２０
は、上記露光用マスクの重ね合わせマージンを考慮して
リッジ頂部１７より小さくする必要があった。このため
ｎ電極１２とコンタクト層７との接触面積を、これらの
接触抵抗が十分小さくなるよう大きくとることができ
ず、上記ｎ電極１２部分での接触抵抗が素子特性の劣化
の原因となっていた。

【００１２】この発明は上記のような問題点を解決する
ためになされたもので、電極部分での接触抵抗を低減し
て素子特性の劣化を防止することができる半導体発光装
置を得ることを目的とする。

【００１３】またこの発明は、発光領域を有するリッジ
部の頂部にこれと同一の平面形状の絶縁膜開口部を確実
かつ安定に形成することができ、これにより素子特性の
劣化の原因のひとつである電極部分の接触抵抗が小さい
半導体発光装置、及びこれを簡単に製造することができ
る半導体発光装置の製造方法を得ることを目的とする。

【００１４】

【課題を解決するための手段】この発明に係る半導体発
光装置は、半導体基板上に第１及び第２導電型半導体層
を複数積層してなり、駆動電流の注入により一定波長の
光を出射する発光領域を有する断面略台形形状のリッジ
部と、上記リッジ部上全面に形成され、該リッジ部の頂
部上にこれと同一の平面形状の開口部を有する絶縁膜
と、上記絶縁膜上に形成され、その開口部を介してリッ
ジ部の半導体層と電気的に接続された電極とを備えたも
のである。

【００１５】この発明は上記半導体発光装置において、
上記リッジ部を、基板上に形成された下クラッド層と、
その上に形成されたアンドープ活性層と、該活性層上に
形成された上クラッド層とから構成したものである。

【００１６】この発明は上記半導体発光装置において、
上記リッジ部を、上記下クラッド層の上部，上記アンド
ープの活性層及び上クラッド層の下部が挟み込まれるよ
う、これらの層の両側に形成された電流ブロック層を有
する構造としたものである。

【００１７】この発明は上記半導体発光装置において、
上記上クラッド層上に、バンドギャップが該上クラッド
層に比べて狭いコンタクト層を有する構造としたもので
ある。

【００１８】この発明に係る半導体発光装置の製造方法
は、基板上に下クラッド層、活性層、及び上クラッド層
を順次形成した後、該上クラッド層上にこれとは組成の
異なるマスク用半導体層を形成し、上記基板上の各層に
選択的なエッチングを施して、両側に少なくとも上記下
クラッド層に達する深さの溝が形成されたリッジ部を上
記基板上に形成し、全面に誘電体膜を形成した後、上記
マスク用半導体層の除去により上記リッジ頂部に対応す
る部分に誘電体膜開口部を形成するものである。

【００１９】

【作用】この発明においては、駆動電流の注入により一
定波長の光を出射する発光領域を有する断面略台形形状
のリッジ部上全面に、該リッジ部の頂部上にこれと同一
の平面形状の開口部を有する絶縁膜を形成し、上記絶縁
膜上に形成された電極とリッジ部の半導体層とのコンタ
クトを、該絶縁膜の開口部を介してとるようにしたか
ら、電極と半導体層との接触面積を極力大きくでき、素
子特性の劣化の原因のひとつである電極部分の接触抵抗
を低減できる。

【００２０】また、この発明においては、上記リッジ部
を上下クラッド層とこれらの間の活性層のみから構成し
たので、リッジ部の構造が簡単となり、製造工程が簡単
になる。

【００２１】また、この発明においては、上記活性層の
両側に電流ブロック層を形成したので、駆動電流を効率
よく活性層に注入することができる。

【００２２】また、この発明においては、上クラッド層
と電極との間に上クラッド層よりバンドギャップの狭い
コンタクト層を形成したので、電極と上記誘電体膜開口
部に露出する半導体層との接触抵抗をさらに低減するこ
とができる。

【００２３】この発明においては、動作領域を構成する
半導体層を基板上に順次形成した後、その上にマスク用
半導体層を形成し、上記動作領域用半導体層及びマスク
用半導体層の選択的なエッチングにより基板上に突出す
るリッジ部を形成し、全面に誘電体膜を形成した後、上
記マスク用半導体層の除去により上記リッジ部の頂部に
誘電体膜開口部を形成するようにしたので、リッジ頂部
にこれと同一面積の誘電体膜開口部を確実にかつ安定に
形成することができ、上記誘電体膜開口部での電極と半
導体層との接触抵抗が小さく素子特性に優れた半導体発
光装置を簡単に製造することができる。

【００２４】

【実施例】実施例１．図１は本発明の第１の実施例によ
る半導体発光装置の構造を示す断面図、また図５(a) 〜
(d) は該半導体発光装置の製造方法を主要工程別に説明
するための断面図である。図１において、１０１は本実
施例の半導体発光装置で、この装置では、リッジ部１０
ａの頂部１０ａ1 上に形成されたＳｉＯ2 開口部２０ａ
は、上記リッジ頂部１０ａ1 と同一の平面形状を有して
いる。またこの半導体発光装置１０１では、上記リッジ
頂部１０ａ1 のｎ電極１２と接触する部分にコンタクト
層を形成しておらず、その他の点は従来の半導体発光装
置２００と同一である。

【００２５】また、図５において、３０はｎ−ＩｎＰ上
クラッド層６上に結晶成長されたＩｎＧａＡｓＰマスク
層、３１はマスク層３０上に形成された、上記リッジ部
１０ａを形成するための第１のレジスト膜、３２は誘導
体膜１１の一部をエッチングするためのマスクとなる第
２のレジスト膜である。

【００２６】次に製造方法について説明する。図１０
(a) 〜(c) に示すように、ｐ−ＩｎＰ基板１上にｐ−Ｉ
ｎＰ下クラッド層２，ｎ−ＩｎＰブロック層４，ｐ−Ｉ
ｎＰブロック層５，ＩｎＧａＡｓＰ活性層３，ｎ−Ｉｎ
Ｐ上クラッド層６を形成した後、ＩｎＧａＡｓＰマスク
層３０を結晶成長し、上記リッジ部１０ａを形成するた
めの第１のレジスト膜３１を上記ＩｎＧａＡｓＰマスク
層３０上に選択的に形成する（図５(a) ）。

【００２７】次に上記第１のレジスト膜３１をマスクと
して上記各層２，４〜６のエッチングを行って上記ｐ−
ＩｎＰ基板１上にリッジ部１０ａを形成する（図５(b)
）。

【００２８】この際、ＩｎＧａＡｓＰマスク層３０と第
１のレジスト膜３１との密着性をハードベーク等によ
り、つまり通常のレジストの硬化処理温度より高い温度
の硬化処理により向上させることにより、リッジ頂部１
０ａ1 の半導体層，つまり上記ＩｎＧａＡｓＰマスク層
３０が断面逆メサ形状となる。

【００２９】続いて上記第１のレジスト膜３０を除去し
た後、スパッタ法等によりＳｉＯ2１１を全面に堆積
し、さらに該ＳｉＯ2 膜１１上全面に第２のレジスト膜
３２を塗布する。この時上記リッジ部１０ａの逆メサ部
端部ではレジスト膜３２の段切れが生じ、ＩｎＧａＡｓ
Ｐマスク層３０の両端部上のＳｉＯ2 膜１１が露出する
（図５(c) ）。

【００３０】そしてこの露出したＳｉＯ2 膜１１をフッ
酸等でエッチングし、続いてＩｎＧａＡｓＰマスク層３
０を、上記ｎ−ＩｎＰ上クラッド層６がエッチングされ
ない硝酸等でエッチングする。

【００３１】これにより、リッジ頂部１０ａ1 上のＳｉ
Ｏ2 膜１１のみリフトオフ法の原理で除去され、リッジ
頂部１０ａ1 と同一の平面形状のＳｉＯ2 開口部２０ａ
が形成される。そしてレジスト膜３２を除去した後、電
流注入のためのｎ電極１２をＳｉＯ2 １１上、及びリッ
ジ頂部１０ａ1 に露出したｎ−ＩｎＰ上クラッド層６上
に形成し、基板側にＰ電極１３を形成して、上記半導体
発光装置１０１を完成する。なお、動作については、従
来の装置と全く同一であるので、その説明は省略する。

【００３２】このように本実施例では、リッジ部１０ａ
の頂部１０ａ1 にＩｎＧａＡｓＰマクス層３０を形成し
た後、全面にＳｉＯ₂膜１１を形成し、上記マスク層３
０のエッチング除去により上記リッジ頂部１０ａ1 上の
ＳｉＯ₂膜１１を自己整合的に除去して絶縁膜開口部２
０ａを形成するようにしたので、リッジ部１０ａの頂部
１０ａ1 にこれと同一の平面形状の絶縁膜開口部２０ａ
を確実かつ安定に形成することができ、素子特性の劣化
の原因のひとつである電極部分の接触抵抗を低減でき
る。

【００３３】また上記活性層３の両側に電流ブロック層
４，５が形成されているため、駆動電流を効率よく活性
層３に注入することができる。

【００３４】実施例２．図２は本発明の第２の実施例に
よる半導体発光装置を説明するための断面図、図６(a)
〜(d) はこの半導体発光装置の製造方法を主要工程順に
説明するための断面図である。図において、１０２はこ
の第２の実施例による半導体発光装置で、図１及び図５
と同一符号は上記第１の実施例と同一のものを示し、４
０はｎ−ＩｎＰクラッド層６の、上記ｎ電極１２と接触
する部分に形成された、上クラッド層に比べてバンドギ
ャップが狭いｎ−ＩｎＧａＡｓＰコンタクト層、４１は
ｎ−ＩｎＧａＡｓＰコンタクト層４０上に形成されたＩ
ｎＰマスク層である。

【００３５】なおこの実施例の半導体発光装置１０２の
発光動作は上記第１の実施例と全く同一である。

【００３６】次に製造方法を説明する。上記第１実施例
と同様、ｐ−ＩｎＰ基板１上にｐ−ＩｎＰ下クラッド層
２，ｎ−ＩｎＰブロック層４，ｐ−ＩｎＰブロック層
５，ＩｎＧａＡｓＰ活性層３，及びｎ−ＩｎＰ上クラッ
ド層６を形成した後、その上にＩｎＧａＡｓＰコンタク
ト層４０，ＩｎＰマスク層４１を順次結晶成長し、その
後リッジ部１０ｂを形成するための第１のレジスト膜３
１を上記ＩｎＰマスク層４１上に選択的に形成する（図
６(a) ）。

【００３７】次に上記第１のレジスト膜３１をマスクと
して上記各層４〜６，４０及び４１のエッチングを行っ
て、上記リッジ部１０ｂを形成する。この時、ＩｎＰマ
スク層４１と第１のレジスト膜３１との密着性をハード
ベーク等により向上させることにより、リッジ頂部１０
ｂ1 のＩｎＰマスク層４１の断面形状が逆メサ形状とな
る（図６(b) ）。

【００３８】続いて上記第１のレジスト膜３１を除去し
た後、スパッタ等によりＳｉＯ2 膜１１を全面に堆積
し、さらにその上に第２のレジスト膜３２を塗布する。
この時、リッジ部１０ｂの逆メサ部両端部ではレジスト
膜３２の段切れが生じ、ＩｎＰマスク層４１上のＳｉＯ
2 膜１１が露出する。そしてこの露出したＳｉＯ2 膜１
１をフッ酸等でエッチングし、続いてＩｎＰマスク層４
１を、上記ｎ−ＩｎＧａＡｓＰコンタクト層４０がエッ
チングされない塩酸等でエッチングする。

【００３９】これにより上記リッジ頂部１０ｂ1 のＳｉ
Ｏ2 膜１１のみリフトオフ法の原理で除去され、リッジ
頂部１０ｂ1 と同一平面形状のＳｉＯ2 開口部２０ａが
形成される。そして上記レジスト３２の除去後、電流注
入のためのｎ電極１２をＳｉＯ2 膜１１上、及びリッジ
頂部１０ｂ1 に露出したコンタクト層４０上に形成し、
基板側にＰ電極１３を形成して、半導体発光装置１０２
を完成する（図６(d)）。

【００４０】このように第２の実施例においても上記第
１実施例と同様、リッジ部１０ｂの頂部１０ｂ1 にマス
ク層４１を形成し、リッジ部表面に絶縁膜１１を形成し
た後、上記マスク層４１のエッチング除去により上記リ
ッジ頂部１０ｂ1 上の絶縁膜１１を自己整合的に除去し
て絶縁膜開口部２０ａを形成するようにしたので、リッ
ジ頂部１０ｂ1 上にこれと同一平面形状の絶縁膜開口部
２０ａを確実かつ安定に形成することができ、素子特性
の劣化の原因のひとつである電極部分の接触抵抗を低減
できる。

【００４１】またこの実施例では、ｎ−ＩｎＰクラッド
層６の、上記ｎ電極１２と接触する部分に、該クラッド
層６に比べてバンドギャップの狭いｎ−ＩｎＧａＡｓＰ
コンタクト層４０を形成したので、さらに上記ｎ電極１
２の半導体層との接触抵抗を低減できる。

【００４２】実施例３．図３は本発明の第３の実施例に
よる半導体発光装置を説明するための断面図、図７(a)
〜(d) はこの半導体発光装置の製造方法を主要工程順に
説明するための断面図である。図において、１０３はこ
の第３の実施例による半導体発光装置で、図１及び図５
と同一符号は上記第１の実施例と同一のものを示し、こ
の装置１０３では、第１実施例における電流ブロック層
４及び５は有しておらず、活性層３ｂの幅がリッジ部１
０ｃの幅と略同一となっている。

【００４３】このような構成の第３の実施例装置では、
Ｐ電極１３とｎ電極１２に順方向バイアスを印加し、電
流を開口部２０より注入すると、注入された電流は活性
層３ｂに注入され、該活性層３ｂからその組成に応じた
一定の波長の光が出射される。

【００４４】次に製造方法について説明する。ｐ−Ｉｎ
Ｐ基板１上にｐ−ＩｎＰ下クラッド層２，ＩｎＧａＡｓ
Ｐ活性層３ａ，ｎ−ＩｎＰ上クラッド層６，及びＩｎＧ
ａＡｓＰマスク層３０を順次結晶成長し、該ＩｎＧａＡ
ｓＰマスク層３０上に、リッジ部１０ｃを形成するため
の第１のレジスト膜３１を部分的に形成する（図７(a)
）。

【００４５】次に上記第１のレジスト膜３１をマスクと
して上記各層２，３ａ，６，及び３０のエッチングを行
い、リッジ部１０ｃを形成する。この際、ＩｎＧａＡｓ
Ｐマスク層３０と第１のレジスト膜３１との密着性をハ
ードベーク等により向上させることにより、リッジ頂部
１０ｃ1 のマクス層３０の断面形状が逆メサ形状となる
（図７(b) ）。

【００４６】続いて上記第１のレジスト膜３１を除去し
た後、スパッタ等により全面にＳｉＯ2 膜１１を形成
し、さらに該ＳｉＯ2 膜１１上に第２のレジスト膜３２
を塗布する。この際、上記リッジ部１０ｃの逆メサ部両
端部ではレジスト膜３２の段切れが生じ、ＩｎＧａＡｓ
Ｐマスク層３０上のＳｉＯ2 膜１１が露出する（図７
(c) ）。

【００４７】そして露出したＳｉＯ2 膜１１をフッ酸等
でエッチングし、続いてＩｎＧａＡｓＰマスク層３０
を、上記ｎ−ＩｎＰ上クラッド層６がエッチングされな
い硝酸等でエッチングする。これにより、リッジ頂部１
０ｃ1 上のＳｉＯ2 膜１１のみリフトオフ法の原理で除
去され、リッジ頂部１０ｃ1 と同一平面形状のＳｉＯ2
開口部２０ａが形成される。

【００４８】最後にレジスト膜３２を除去した後、電流
注入のためのｎ電極１２をＳｉＯ2膜１１上、及びリッ
ジ頂部１０ｃ1 に露出したｎ−ＩｎＰ上クラッド層６上
に形成し、基板側にｐ電極１３を形成して、半導体発光
装置１０３を完成する。

【００４９】このように本実施例では、上記第１実施例
と同様、リッジ部１０ｃの頂部１０ｃ1 にマスク層３０
を形成し、リッジ部表面に絶縁膜１１を形成した後、上
記マスク層４１のエッチング除去により上記リッジ頂部
１０ｃ1 の絶縁膜１１を自己整合的に除去して絶縁膜開
口部２０ａを形成するようにしたので、リッジ部１０ｃ
の頂部１０ｃ1 上にこれと同一平面形状の絶縁膜開口部
２０ａを確実かつ安定に形成することができ、素子特性
の劣化の原因のひとつである電極部分の接触抵抗を低減
できる。

【００５０】またこの実施例では、上記リッジ部１０ｃ
を、上，下クラッド層２，６とこれらの間の活性層３ｂ
のみから構成したので、リッジ部の構造が簡単となり、
半導体発光装置１０３の製造工程が簡単になる。

【００５１】実施例４．図４は本発明の第４の実施例に
よる半導体発光装置を説明するための断面図、図８(a)
〜(d) はこの半導体発光装置の製造方法を主要工程順に
説明するための断面図である。図において、１０４はこ
の第４の実施例による半導体発光装置で、図３及び図７
と同一符号は上記第３の実施例と同一のものを示し、４
０はｎ−ＩｎＰクラッド層６の、上記ｎ電極１２と接触
する部分に形成されたｎ−ＩｎＧａＡｓＰコンタクト
層、４１はｎ−ＩｎＧａＡｓＰコンタクト層４０上に形
成されたＩｎＰマスク層である。

【００５２】またこの実施例の半導体発光装置１０３の
発光動作は上記第３の実施例と全く同一である。

【００５３】次に製造方法について説明する。ｐ−Ｉｎ
Ｐ基板１上にｐ−ＩｎＰ下クラッド層２，ＩｎＧａＡｓ
Ｐ活性層３ａ，ｎ−ＩｎＰ上クラッド層６，ｎ−ＩｎＧ
ａＡｓＰコンタクト層４０，及びＩｎＰマスク層４１を
順次結晶成長し、さらにリッジ部１０ｄを形成するため
の第１のレジスト膜３１を上記ＩｎＰマスク層４１上に
部分的に形成する（図８(a) ）。

【００５４】次に上記第１のレジスト膜３１をマスクし
て上記各層２，３ａ，６，４０，及び４１のエッチング
を行い、リッジ部１０ｄを形成する。この際、ＩｎＰマ
スク層４１と第１のレジスト３１との密着性をハードベ
ーク等により向上させることにより、リッジ部１０ｄの
ＩｎＰマスク層４１の断面形状が逆メサ形状となる（図
８(b) ）。

【００５５】続いて上記第１のレジスト膜３１を除去し
た後、スパッタ等によりＳｉＯ2 膜１１を全面に堆積
し、さらにその上に第２のレジスト膜３２を塗布する。
この時、リッジ部１０ｄの逆メサ部両端部ではレジスト
膜３２の段切れが生じ、ＩｎＰマスク層４１上のＳｉＯ
2 膜１１が露出する（図８(c) ）。

【００５６】次にこの露出したＳｉＯ2 膜１１をフッ酸
等でエッチングし、続いてＩｎＰマスク層４１を、上記
ｎ−ＩｎＧａＡｓＰコンタクト層４０がエッチングされ
ない塩酸等でエッチングする。これによりリッジ頂部１
０ｄ1 のＳｉＯ2 膜１１のみリフトオフ法の原理で除去
され、リッジ頂部１０ｄ1 上にはこれと同一平面形状の
開口部２０ａが形成される。そして最後に上記第２のレ
ジスト膜３２を除去した後、電流注入のためのｎ電極１
２をＳｉＯ2 膜１１上、及びリッジ頂部１０ｄ1 に露出
したｎ−ＩｎＧａＡｓＰコンタクト層４０上に形成し、
基板側にｐ電極１３を形成して、上記半導体発光装置１
０４を完成する（図８(d) ）。

【００５７】このように本実施例では、上記第３実施例
と同様、リッジ部１０ｄの頂部１０ｄ1 にマスク層４１
を形成し、リッジ部表面に絶縁膜１１を形成した後、上
記マスク層４１のエッチング除去により上記リッジ頂部
１０ｄ1 の絶縁膜１１を自己整合的に除去して絶縁膜開
口部２０ａを形成するようにしたので、リッジ部１０ｄ
の頂部１０ｄ1 上にこれと同一平面形状の絶縁膜開口部
２０ａを確実かつ安定に形成することができ、素子特性
の劣化の原因のひとつである電極部分の接触抵抗を低減
できる。

【００５８】またｎ−ＩｎＰクラッド層６の、上記ｎ電
極１２と接触する部分にバンドギャップの狭いｎ−Ｉｎ
ＧａＡｓＰコンタクト層４０を形成したので、上記ｎ電
極１２と半導体層との接触抵抗をさらに低減できる。

【００５９】

【発明の効果】以上のようにこの発明に係る半導体発光
装置によれば、駆動電流の注入により一定波長の光を出
射する発光領域を有する断面略台形形状のリッジ部上全
面に、該リッジ部の頂部上にこれと同一の平面形状の開
口部を有する絶縁膜を形成し、上記絶縁膜上に形成され
た電極とリッジ部の半導体層とのコンタクトを、該絶縁
膜の開口部を介してとるようにしたので、電極と半導体
層との接触面積を極力大きくでき、素子特性の劣化の原
因のひとつである電極部分の接触抵抗を低減できる効果
がある。

【００６０】また、この発明は上記半導体発光装置にお
いて、上記リッジ部を上，下クラッド層とこれらの間の
活性層のみから構成したので、リッジ部の構造が簡単と
なり、半導体発光装置の製造工程が簡単になるという効
果がある。

【００６１】また、この発明は上記半導体発光装置にお
いて、上記活性層の両側に電流ブロック層を形成したの
で、駆動電流を効率よく活性層に注入することができる
効果がある。

【００６２】また、この発明は上記半導体発光装置にお
いて、上クラッド層と電極との間に上クラッド層よりバ
ンドギャップの狭いコンタクト層を形成したので、電極
と上記誘電体膜開口部に露出する半導体層との接触抵抗
をさらに低減することができる効果がある。

【００６３】この発明に係る半導体発光装置の製造方法
によれば、基板上に動作領域を構成する半導体層を順次
形成した後、その上にマスク用半導体層を形成し、上記
動作領域用半導体層及びマスク用半導体層の選択的なエ
ッチングにより基板上に突出するリッジ部を形成し、全
面に誘電体膜を形成した後、上記マスク用半導体層の除
去により上記リッジ部の頂部に誘電体膜開口部を形成す
るようにしたので、リッジ頂部にこれと同一平面形状の
誘電体膜開口部を確実にかつ安定に形成することがで
き、上記誘電体膜開口部での電極と半導体層との接触抵
抗が小さく素子特性に優れた半導体発光装置を簡単に製
造することができる効果がある。

【図面の簡単な説明】

【図１】この発明の第１の実施例による半導体発光装置
の構造を示す断面図である。

【図２】この発明の第２の実施例による半導体発光装置
の構造を示す断面図である。

【図３】この発明の第３の実施例による半導体発光装置
の構造を示す断面図である。

【図４】この発明の第４の実施例による半導体発光装置
の構造を示す断面図である。

【図５】上記第１の実施例の半導体発光装置の製造方法
を主要工程順に説明するための断面図である。

【図６】上記第２の実施例の半導体発光装置の製造方法
を主要工程順に説明するための断面図である。

【図７】上記第３の実施例の半導体発光装置の製造方法
を主要工程順に説明するための断面図である。

【図８】上記第４の実施例の半導体発光装置の製造方法
を主要工程順に説明するための断面図である。

【図９】従来の半導体発光装置の構造を説明するための
断面図である。

【図１０】従来の半導体発光装置の製造方法を説明する
ための図である。

【符号の説明】

１ｐ−ＩｎＰ基板２ｎ−ＩｎＰ下クラッド層３，３ｂＩｎＧａＡｓＰ活性層４ｎ−ＩｎＰブロック層５ｐ−ＩｎＰブロック層６ｎ−ＩｎＰ上クラッド層７ｎ−ＩｎＧａＡｓＰコンタクト層１０ａ，１０ｂ，１０ｃ，１０ｄリッジ部１０ａ1 ，１０ｂ1 ，１０ｃ1 ，１０ｄ1 リッジ頂部１１ＳｉＯ2 膜１２ｎ電極１３ｐ電極１８メサ溝２０ａ絶縁膜開口部３０ＩｎＧａＡｓＰマスク層３１第１のレジスト膜３２第２のレジスト膜４０ｎ−ＩｎＧａＡｓＰコンタクト層４１ＩｎＰマスク層１０１，１０２，１０３，１０４半導体発光装置

Claims

【特許請求の範囲】

【請求項１】半導体基板上に第１及び第２の導電形半
導体層を複数積層してなり、駆動電流の注入により一定
波長の光を出射する発光領域を有する断面略台形形状の
リッジ部を備えた半導体発光装置において、上記リッジ部上全面に形成され、該リッジ部の頂部にこ
れと同一の平面形状の開口部を有する絶縁膜と、上記絶縁膜上に形成され、その開口部を介してリッジ部
の半導体層と電気的に接続された電極とを備えたことを
特徴とする半導体発光装置。
【請求項２】請求項１記載の半導体発光装置におい
て、上記リッジ部は、上記半導体基板上に形成された下クラッド層と、該下クラッド層上に形成されたアンドープの活性層と、該活性層上に形成された上クラッド層とから構成されて
いることを特徴とする半導体発光装置。
【請求項３】請求項２記載の半導体発光装置におい
て、上記リッジ部は、上記下クラッド層の上部，上記アンド
ープの活性層及び上クラッド層の下部を挟み込むよう、
これらの層の両側に形成された電流ブロック層を有する
ものであることを特徴とする半導体発光装置。
【請求項４】請求項２又は３記載の半導体発光装置に
おいて、上記リッジ部は、上記上クラッド層上に形成され、バン
ドギャップが該上クラッド層に比べて狭いコンタクト層
を有するものであることを特徴とする半導体発光装置。
【請求項５】第１の導電型基板上に第１導電型の下ク
ラッド層、アンドープの活性層、及び第２の導電型の上
クラッド層を順次形成し、該上クラッド層上にこれとは
組成の異なるマスク用半導体層を形成する工程と、上記基板上の各層に選択的なエッチングを施して、両側
に少なくとも上記下クラッド層に達する深さの溝が形成
されたリッジ部を上記基板上に形成する工程と、全面に誘電体膜を形成した後、上記マスク用半導体層の
除去により上記リッジ部の頂部に対応する部分に誘電体
膜開口部を形成する工程と、上記基板裏面側に第１の電極を、上記誘電体膜及びリッ
ジ部の頂部上に第２の電極を形成する工程とを含むこと
を特徴とする半導体発光装置の製造方法。