JP2002094182A - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JP2002094182A JP2002094182A JP2000275565A JP2000275565A JP2002094182A JP 2002094182 A JP2002094182 A JP 2002094182A JP 2000275565 A JP2000275565 A JP 2000275565A JP 2000275565 A JP2000275565 A JP 2000275565A JP 2002094182 A JP2002094182 A JP 2002094182A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ridge
- mask layer
- semiconductor
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
称とできるなど、リッジ形状を制御して製造できる半導
体レーザの製造方法を提供する。 【解決手段】基板10に、少なくとも活性層12と、活
性層の上層および下層にそれぞれ配置された第1導電型
のクラッド層11および第2導電型のクラッド層13を
有する半導体積層体を形成する。次に、半導体積層体の
上層において、電流注入領域の一部を保護するように第
1マスク層40を形成し、次に、部分的に上記第1マス
ク層と重なるように、電流注入領域の残部を保護し、下
層となる上記半導体積層体に対する密着性を異ならせる
など、保護特性を第1マスク層と異ならせて第2マスク
層42を形成する。次に、第1および第2マスク層(4
0,42)をマスクとしてエッチングを行い、半導体積
層の電流注入領域をリッジ形状RDに加工する。
Description
光磁気ディスクメモリ、レーザビームプリンタなどの光
情報機器や光通信になど使用される半導体レーザの製造
方法に係り、特に基板としてオフ基板を用いた半導体レ
ーザの製造方法に関する。
DVD(デジタル多用途ディスク)あるいはMD(ミニ
ディスク)などの光(磁気)ディスク装置における光学
ピックアップ装置や、レーザビームプリンタ、光情報機
器などには半導体レーザが内蔵されている。
発振波長のレーザ光を用いられており、例えはDVDの
再生などには650nm帯の波長のレーザ光が用いら
れ、この650nm帯の半導体レーザとして、例えばA
lGaInP系材料の半導体積層体からなる半導体レー
ザが広く用いられている。
る半導体レーザの断面図である。例えばGaAsからな
るn型基板10上に、不図示のGaAsからなるn型バ
ッファ層やInGaPからなるn型バッファ層が形成さ
れており、その上層に、例えばAlGaInPからなる
n型クラッド層11、活性層(発振波長650nmの多
重量子井戸構造)12、例えばAlGaInPからなる
p型クラッド層13、および、例えばGaAsからなる
p型キャップ層14が形成されている。電流注入ストラ
イプにおいて、上記のp型キャップ層14の表面からp
型クラッド層13の途中の深さまでリッジ状(凸状)R
Dに加工されており、電流狭搾構造となるストライプが
形成されている。リッジRDの両側部には、例えばGa
Asからなるn型電流ブロック層15が形成されてい
る。
10には、それぞれp電極20およびn電極30が接続
して形成されている。上記のp電極20およびn電極3
0に所定の電圧を印加することで、リッジストライプ領
域における上記活性層の端面が共振器の端面となって、
該共振器端面間に導波路が構成され、リッジストライプ
領域における活性層12から、例えば650nm帯の波
長のレーザ光が出射される。
Dなど光ディスクシステムの光学ピックアップ装置など
の光源として、あるいは、レーザビームプリンタなどの
光情報機器や光通信になど使用される半導体レーザとし
て好ましく用いることができる。
面から〔110〕方向に2°以上15°以下で傾斜した
オフ基板が用いられることが多い。自然超格子による長
波長化を防止するためである。
明する。まず、図7(a)に示すように、例えばGaA
sからなり、(100)面から〔110〕方向に2°以
上15°以下で傾斜したオフ基板であるn型基板10上
に、例えば有機金属気相エピタキシャル成長法(MOV
PE)などのエピタキシャル成長法により、必要に応じ
てGaAsやInGaPからなるn型バッファ層(不図
示)を形成した後、例えばAlGaInPからなるn型
クラッド層11、活性層(発振波長650nmの多重量
子井戸構造)12、例えばAlGaInPからなるp型
クラッド層13、例えばGaAsからなるp型キャップ
層14を順に積層させる。
ソグラフィー工程により、電流注入ストライプ領域とな
る部分を保護するレジスト膜40をp型キャップ層14
の上層にパターン形成し、ウェットエッチングを行い、
p型キャップ層14の表面からp型クラッド層13の途
中の深さまでリッジ状(凸状)RDに加工する。
た酸化シリコンのマスクパターン(不図示)を選択成長
のマスクとする選択エピタキシャル成長などにより、例
えばGaAsからなるn型電流ブロック層15を形成す
る。次に、p型キャップ層14に接続するようにTi/
Pt/Auなどのp型電極を形成し、一方、n型基板1
0に接続するようにAuGe/Ni/Auなどのn型電
極を形成し、ペレタイズ工程を経て、図6に示すような
半導体レーザとする。
従来の半導体レーザは、(100)面から〔110〕方
向に傾斜したオフ基板を用いた場合、図6に示すよう
に、リッジの延伸方向に垂直な断面において、オフ基板
の傾斜角によってリッジの形状が左右非対称となってお
り、このように左右非対称な形状によって、注入される
電流の分布と屈折率導波による光の分布に差が生じ、キ
ンクが出現する光出力、即ち、キンクレベルが低くなっ
てしまう。上記のオフ基板の傾斜角によってリッジの形
状が左右非対称となってしまうのは、図7(b)に示す
ように、オフ基板の被エッチング特性のために、レジス
ト膜によるマスク層の下層へ一方から入り込むサイドエ
ッチングSEaと他方から入り込むサイドエッチングS
Ebの程度が異なるためである。従って、電流狭搾構造
としてリッジストライプを有する半導体レーザの製造方
法において、リッジの延伸方向に垂直な断面におけるリ
ッジ形状を制御して製造できる方法が求められていた。
であり、従って、本発明の目的は、オフ基板を用いた場
合にもリッジの延伸方向に垂直な断面におけるリッジの
形状を左右対称とできるなど、リッジ形状を制御して製
造できる半導体レーザの製造方法を提供することであ
る。
め、本発明の半導体レーザの製造方法は、基板に、少な
くとも活性層と、該活性層の上層および下層にそれぞれ
配置された第1導電型のクラッド層および第2導電型の
クラッド層を有する半導体積層体を形成する工程と、上
記半導体積層体の上層において、電流注入領域の一部を
保護するように第1マスク層を形成する工程と、上記半
導体積層体の上層において、部分的に上記第1マスク層
と重なるように、電流注入領域の残部を保護し、下層と
なる上記半導体積層体に対する保護特性を上記第1マス
ク層と異ならせて第2マスク層を形成する工程と、上記
第1および第2マスク層をマスクとしてエッチングを行
い、上記半導体積層の電流注入領域をリッジ形状に加工
する工程とを有する。
は、好適には、上記第2マスク層を形成する工程におい
ては、上記半導体積層体への密着性を変えることで、上
記半導体積層体に対する保護特性を上記第1マスク層と
異ならせて形成する。
は、好適には、上記第1マスク層を形成する工程におい
ては、第1レジスト膜をパターン形成し、第1の処理温
度のベーキング処理を行って上記第1マスク層とし、上
記第2マスク層を形成する工程においては、第2レジス
ト膜をパターン形成し、上記第1の処理温度よりも低い
第2の処理温度でベーキング処理を行って上記第2マス
ク層とする。さらに好適には、上記第1レジスト膜をパ
ターン形成し、ベーキング処理を行って第1マスク層と
した後、上記第2マスク層を形成する工程の前に、上記
第1マスク層の表層部を硬化処理する工程をさらに有す
る。
は、好適には、上記基板として、(100)面から〔1
10〕方向に傾斜したオフ基板を用い、さらに好適に
は、上記半導体積層の電流注入領域をリッジ形状に加工
する工程においては、上記リッジの延伸方向に垂直な断
面における該リッジの形状を左右対称となるように形成
する。
は、好適には、上記半導体積層体を形成する工程におい
ては、AlGaInP系材料により形成する。
は、好適には、上記半導体積層の電流注入領域をリッジ
形状に加工する工程に後に、上記リッジ形状部の側部に
電流ブロック層を形成する工程をさらに有する。
は、基板に、少なくとも活性層と、該活性層の上層およ
び下層にそれぞれ配置された第1導電型のクラッド層お
よび第2導電型のクラッド層を有し、AlGaInP系
材料などからなる半導体積層体を形成する。次に、半導
体積層体の上層において、電流注入領域の一部を保護す
るように第1マスク層を形成し、次に、第1マスク層の
隣接部に、電流注入領域の残部を保護し、下層となる上
記半導体積層体に対する保護特性を第1マスク層と異な
らせて第2マスク層を形成する。ここで、例えば、第1
レジスト膜をパターン形成し、第1の処理温度でベーキ
ング処理を行って第1マスク層とし、得らえた第1マス
ク層の表層部を硬化処理した後、次に、第2レジスト膜
をパターン形成し、第1の処理温度よりも低い第2の処
理温度でベーキング処理を行って上記第2マスク層とす
るなど、第2マスク層の半導体積層体への密着性を上記
第1マスク層と変えることで、半導体積層体に対する保
護特性を上記第1マスク層と異ならせて形成する。次
に、第1および第2マスク層をマスクとしてエッチング
を行い、半導体積層の電流注入領域をリッジ形状に加工
する。この後の工程としては、例えば、リッジ形状部の
側部に電流ブロック層などを形成する。
よれば、電流狭搾構造としてリッジストライプを有する
半導体レーザの製造方法において、リッジストライプ形
成マスクとなる第1マスク層と第2マスク層において、
第2マスク層の半導体積層体への密着性を第1マスク層
と変えることで保護特性を変えており、これによりリッ
ジ形状を制御して製造できる。例えば、基板として(1
00)面から〔110〕方向に傾斜したオフ基板を用い
た場合にも、リッジの延伸方向に垂直な断面における該
リッジの形状を左右対称となるように形成できる。リッ
ジの形状を左右対称とすることで、注入される電流の分
布と屈折率導波による光の分布を均一にして導波を安定
化させることができ、キンクが出現する光出力、即ち、
キンクレベルの低下の防止や、長期信頼性の向上が可能
となる。また、基板として(100)面から〔110〕
方向に傾斜したオフ基板を用いた場合に、リッジの形状
を従来の方法により形成される非対称性と逆の方向の非
対称性を持つ形状などに加工することもでき、あるいは
傾斜していない基板を用いた場合にも非対称なリッジを
加工することができ、例えば自励発振レーザなどの設計
時においてリッジ形状を制御することが必要な場合に有
効である。
びその製造方法の実施の形態について、図面を参照して
説明する。
る。例えばGaAsからなるn型基板10上に、不図示
のGaAsからなるn型バッファ層やInGaPからな
るn型バッファ層が形成されており、その上層に、例え
ばAlGaInPからなるn型クラッド層11、活性層
(発振波長650nmの多重量子井戸構造)12、例え
ばAlGaInPからなるp型クラッド層13、およ
び、例えばGaAsからなるp型キャップ層14が形成
されている。電流注入ストライプにおいて、上記のp型
キャップ層14の表面からp型クラッド層13の途中の
深さまでリッジ状(凸状)RDに加工されており、電流
狭搾構造となるストライプが形成されている。リッジR
Dの両側部には、例えばGaAsからなるn型電流ブロ
ック層15が形成されている。
10には、それぞれp電極20およびn電極30が接続
して形成されている。上記のp電極20およびn電極3
0に所定の電圧を印加することで、リッジストライプ領
域における上記活性層の端面が共振器の端面となって、
該共振器端面間に導波路が構成され、リッジストライプ
領域における活性層12から、例えば650nm帯の波
長のレーザ光が出射される。
Dなど光ディスクシステムの光学ピックアップ装置など
の光源として、あるいは、レーザビームプリンタなどの
光情報機器や光通信になど使用される半導体レーザとし
て好ましく用いることができる。
による長波長化を防止するため、例えば(100)面か
ら〔110〕方向に2°以上15°以下で傾斜したオフ
基板が用いられる。
ようにオフ基板を用いていても、リッジの延伸方向に垂
直な断面における該リッジの形状が左右対称となってい
る。従って、自然超格子による長波長化を防止しなが
ら、注入される電流の分布と屈折率導波による光の分布
が均一化されて導波が安定化され、キンクが出現する光
出力、即ち、キンクレベルの低下が防止され、長期信頼
性を向上した半導体レーザである。
明する。まず、図2(a)に示すように、例えばGaA
sからなり、(100)面から〔110〕方向に2°以
上15°以下で傾斜したオフ基板であるn型基板10上
に、例えば有機金属気相エピタキシャル成長法(MOV
PE)などのエピタキシャル成長法により、必要に応じ
てGaAsやInGaPからなるn型バッファ層(不図
示)を形成した後、例えばAlGaInPからなるn型
クラッド層11、活性層(発振波長650nmの多重量
子井戸構造)12、例えばAlGaInPからなるp型
クラッド層13、例えばGaAsからなるp型キャップ
層14を順に積層させる。
ソグラフィー工程により、電流注入ストライプ領域とな
る部分の一部を保護する第1レジスト膜40をp型キャ
ップ層14の上層にパターン形成する。ここで、上記の
第1レジスト膜40としては、例えば最終的に形成する
電流注入ストライプ領域の幅が3μmである場合、2.
5μm幅のレジスト膜をパターン形成し、必要なストラ
イプ幅よりも細くなるように形成する。次に、例えばベ
ーキング炉にて120℃の温度で30分間の熱処理を施
し、第1レジスト膜40の半導体積層体(p型キャップ
層14)への密着性を高める。
F4 などのガスを導入したプラズマアッシングなどによ
り、第1レジスト膜40の表層部41を硬化処理し、次
工程での現像処理などで溶出しないようにする。
ソグラフィー工程により、部分的に第1レジスト膜40
と重なるように、電流注入ストライプ領域の残部を保護
する第2レジスト膜42をパターン形成する。ここで、
上記の第2レジスト膜42としては、例えば第1レジス
ト膜により電流注入ストライプ領域の幅3μmの内の
2.5μm分を保護する場合には、第2レジスト膜で残
りの0.5μmの幅の部分を保護するように、第1レジ
スト膜40と重なるようにして形成する。次に、例えば
ベーキング炉にて90℃の温度で30分間の熱処理を施
し、第2レジスト膜42の半導体積層体(p型キャップ
層14)への密着性を高める。このときのベーキング処
理温度を第1レジスト膜40のベーキング処理温度(1
20ド)より低く設定することで、第2レジスト膜42
の半導体積層体(p型キャップ層14)への密着力を第
1レジスト膜40よりも低く調整し、第1レジスト膜4
0と第2レジスト膜42とで下層となる上記半導体積層
体に対する保護特性を異ならせて形成する。
スト膜40および第2レジスト膜42をマスクとしてウ
ェットエッチングを行い、p型キャップ層14の表面か
らp型クラッド層13の途中の深さまでリッジ状(凸
状)RDに加工する。ここで、第1レジスト膜40と第
2レジスト膜42では、上記のように半導体積層体(p
型キャップ層14)への密着性が異なっていることか
ら、第1レジスト膜40側から第1レジスト膜40の下
層へ入り込むサイドエッチングSEaと第2レジスト膜
42側から第2レジスト膜42の下層へ入り込むサイド
エッチングSEbの程度が異なっており、このサイドエ
ッチングの程度の差と、オフ基板の被エッチング特性と
が相殺されて、リッジの延伸方向に垂直な断面における
該リッジの形状が左右対称となるように加工される。
膜42の形成工程においては、次工程のエッチング処理
において、レジスト膜によるマスク層の下層へのサイド
エッチングが生じるため、その分を見積もってパターン
形成する幅を決定する必要がある。さらに、第1レジス
ト膜40と第2レジスト膜42では、上記のように半導
体積層体(p型キャップ層14)への密着性が異なって
おり、第1レジスト膜40側からと第2レジスト膜42
側からのサイドエッチングの量が異なるため、その差を
見積もって第1レジスト膜40と第2レジスト膜42の
パターン形成幅を決める必要がある。
状部の側部に電流ブロック層15などを形成し、次に、
p型キャップ層14に接続するようにTi/Pt/Au
などのp型電極を形成し、一方、n型基板10に接続す
るようにAuGe/Ni/Auなどのn型電極を形成
し、ペレタイズ工程を経て、図1に示すような半導体レ
ーザとする。
法によれば、基板として(100)面から〔110〕方
向に傾斜したオフ基板を用いた場合にも、リッジの延伸
方向に垂直な断面における該リッジの形状を左右対称と
なるように形成できる。リッジの形状を左右対称とする
ことで、注入される電流の分布と屈折率導波による光の
分布を均一にして導波を安定化させることができ、キン
クが出現する光出力、即ち、キンクレベルの低下の防止
や、長期信頼性の向上が可能となる。上記のように、本
実施形態の半導体レーザの製造方法により、電流狭搾構
造としてリッジストライプを有する半導体レーザの製造
方法において、リッジ形状を制御して製造できる。
る。実質的に第1実施形態の半導体レーザと同様である
が、第1実施形態と同様にn型基板10として、例えば
(100)面から〔110〕方向に2°以上15°以下
で傾斜したオフ基板が用いられており、また、電流狭搾
ストライプとなるリッジRDの形状が、リッジの延伸方
向に垂直な断面において、従来の方法により形成される
非対称性と逆の方向の非対称性を持つ形状となってい
る。
ジ形状が制御されて加工されており、例えばリッジ形状
を細かく制御する必要がある自励発振レーザなどに好ま
しく適用することができる。
明する。実質的に第1実施形態と同様に形成することが
できるが、図5に示すように、第1レジスト膜40側か
らのサイドエッチングSEaと第2レジスト膜42側か
らのサイドエッチングSEbの量などを調整し、第1レ
ジスト膜40と第2レジスト膜42をマスクとするウェ
ットエッチング処理を制御して行って、電流狭搾ストラ
イプとなるリッジRDの形状がリッジの延伸方向に垂直
な断面において、従来の方法により形成される非対称性
と逆の方向の非対称性を持つ形状となるように加工す
る。その他の工程は、第1実施形態と同様にして行うこ
とができる。
法によれば、リッジ形状を制御して加工することがで
き、例えばリッジ形状を細かく制御する必要がある自励
発振レーザの製造方法に好ましく適用することができ
る。
明したが、本発明はこれらの実施形態に何ら限定される
ものではない。例えば、第2実施形態において、基板と
して傾斜していない基板を用いてもよい。傾斜していな
い基板の場合、通常のリッジ加工ではリッジの延伸方向
に対して垂直な断面において非対称とはならないが、第
2実施形態の製造方法を適用することでリッジの延伸方
向に対して垂直な断面において非対称なリッジ形状を得
ることができ、リッジ形状を制御して製造することがで
きる。また、上記半導体レーザを構成する半導体材料や
金属材料などは、AlGaInP系材料以外の半導体材
料系などを適宜選択して用いることができる。また、同
一基板上にモノリシックに複数個の半導体レーザが搭載
される多波長レーザに適用することも可能であり、例え
ば、780nm帯のレーザ光を出射する半導体レーザと
650nm帯のレーザ光を出射する半導体レーザともモ
ノリシックに搭載する2波長レーザにおいて、650n
m帯の半導体レーザ部分の製造方法に上記の実施形態を
適用することができる。その他、本発明の要旨を逸脱し
ない範囲で種々の変更を行うことが可能である。
製造方法によれば、電流狭搾構造としてリッジストライ
プを有する半導体レーザの製造方法において、リッジス
トライプ形成マスクとなる第1マスク層と第2マスク層
において、第2マスク層の半導体積層体への密着性を第
1マスク層と変えることで保護特性を変えており、これ
によりリッジ形状を制御して製造できる。例えば、基板
として(100)面から〔110〕方向に傾斜したオフ
基板を用いた場合にも、リッジの延伸方向に垂直な断面
における該リッジの形状を左右対称となるように形成で
きる。リッジの形状を左右対称とすることで、注入され
る電流の分布と屈折率導波による光の分布を均一にして
導波を安定化させることができ、キンクが出現する光出
力、即ち、キンクレベルの低下の防止や、長期信頼性の
向上が可能となる。また、基板として(100)面から
〔110〕方向に傾斜したオフ基板を用いた場合に、リ
ッジの形状を従来の方法により形成される非対称性と逆
の方向の非対称性を持つ形状などに加工することもで
き、あるいは傾斜していない基板を用いた場合にも非対
称なリッジを加工することができ、例えば自励発振レー
ザなどの設計時においてリッジ形状を制御することが必
要な場合に有効である。
図である。
方法の製造工程を示す断面図であり、(a)は第1レジ
スト膜の形成工程まで、(b)は第1レジスト膜の表層
部の硬化処理工程までを示す。
(c)は第2レジスト膜の形成工程まで、(d)はリッ
ジ形状形成のエッチング工程までを示す。
図である。
方法の製造工程を示す断面図であり、リッジ形状形成の
エッチング工程までを示す。
る。
製造工程を示す断面図であり、(a)はレジスト膜の形
成工程まで、(b)はリッジ形状形成のエッチング工程
までを示す。
層、13…p型クラッド層、14…p型キャップ層、1
5…n型電流ブロック層、20…p電極、30…n電
極、40…(第1)レジスト膜、41…硬化された表層
部、42…第2レジスト膜、RD…リッジ。
Claims (8)
- 【請求項1】基板に、少なくとも活性層と、該活性層の
上層および下層にそれぞれ配置された第1導電型のクラ
ッド層および第2導電型のクラッド層を有する半導体積
層体を形成する工程と、 上記半導体積層体の上層において、電流注入領域の一部
を保護するように第1マスク層を形成する工程と、 上記半導体積層体の上層において、部分的に上記第1マ
スク層と重なるように、電流注入領域の残部を保護し、
下層となる上記半導体積層体に対する保護特性を上記第
1マスク層と異ならせて第2マスク層を形成する工程
と、 上記第1および第2マスク層をマスクとしてエッチング
を行い、上記半導体積層の電流注入領域をリッジ形状に
加工する工程とを有する半導体レーザの製造方法。 - 【請求項2】上記第2マスク層を形成する工程において
は、上記半導体積層体への密着性を変えることで、上記
半導体積層体に対する保護特性を上記第1マスク層と異
ならせて形成する請求項1に記載の半導体レーザの製造
方法。 - 【請求項3】上記第1マスク層を形成する工程において
は、第1レジスト膜をパターン形成し、第1の処理温度
のベーキング処理を行って上記第1マスク層とし、 上記第2マスク層を形成する工程においては、第2レジ
スト膜をパターン形成し、上記第1の処理温度よりも低
い第2の処理温度でベーキング処理を行って上記第2マ
スク層とする請求項1に記載の半導体レーザの製造方
法。 - 【請求項4】上記第1レジスト膜をパターン形成し、ベ
ーキング処理を行って第1マスク層とした後、上記第2
マスク層を形成する工程の前に、上記第1マスク層の表
層部を硬化処理する工程をさらに有する請求項3に記載
の半導体レーザの製造方法。 - 【請求項5】上記基板として、(100)面から〔11
0〕方向に傾斜したオフ基板を用いる請求項1に記載の
半導体レーザの製造方法。 - 【請求項6】上記半導体積層の電流注入領域をリッジ形
状に加工する工程においては、上記リッジの延伸方向に
垂直な断面における該リッジの形状を左右対称となるよ
うに形成する請求項5記載の半導体レーザの製造方法。 - 【請求項7】上記半導体積層体を形成する工程において
は、AlGaInP系材料により形成する請求項1に記
載の半導体レーザの製造方法。 - 【請求項8】上記半導体積層の電流注入領域をリッジ形
状に加工する工程に後に、上記リッジ形状部の側部に電
流ブロック層を形成する工程をさらに有する請求項1に
記載の半導体レーザの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000275565A JP4581205B2 (ja) | 2000-09-11 | 2000-09-11 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000275565A JP4581205B2 (ja) | 2000-09-11 | 2000-09-11 | 半導体レーザの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002094182A true JP2002094182A (ja) | 2002-03-29 |
JP4581205B2 JP4581205B2 (ja) | 2010-11-17 |
Family
ID=18761169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000275565A Expired - Fee Related JP4581205B2 (ja) | 2000-09-11 | 2000-09-11 | 半導体レーザの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4581205B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005252106A (ja) * | 2004-03-05 | 2005-09-15 | Sony Corp | 半導体発光装置 |
US7560376B2 (en) * | 2003-03-31 | 2009-07-14 | Tokyo Electron Limited | Method for adjoining adjacent coatings on a processing element |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06232493A (ja) * | 1993-01-29 | 1994-08-19 | Mitsubishi Electric Corp | 半導体発光装置及びその製造方法 |
JPH06349829A (ja) * | 1993-06-08 | 1994-12-22 | Toshiba Corp | 半導体装置の製造方法 |
JPH0786698A (ja) * | 1993-07-21 | 1995-03-31 | Matsushita Electric Ind Co Ltd | エッチング方法およびこのエッチング方法を用いた半導体レーザの製造方法 |
JP2000183458A (ja) * | 1998-12-14 | 2000-06-30 | Toshiba Corp | 半導体素子及びその製造方法 |
-
2000
- 2000-09-11 JP JP2000275565A patent/JP4581205B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06232493A (ja) * | 1993-01-29 | 1994-08-19 | Mitsubishi Electric Corp | 半導体発光装置及びその製造方法 |
JPH06349829A (ja) * | 1993-06-08 | 1994-12-22 | Toshiba Corp | 半導体装置の製造方法 |
JPH0786698A (ja) * | 1993-07-21 | 1995-03-31 | Matsushita Electric Ind Co Ltd | エッチング方法およびこのエッチング方法を用いた半導体レーザの製造方法 |
JP2000183458A (ja) * | 1998-12-14 | 2000-06-30 | Toshiba Corp | 半導体素子及びその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7560376B2 (en) * | 2003-03-31 | 2009-07-14 | Tokyo Electron Limited | Method for adjoining adjacent coatings on a processing element |
JP2005252106A (ja) * | 2004-03-05 | 2005-09-15 | Sony Corp | 半導体発光装置 |
JP4661061B2 (ja) * | 2004-03-05 | 2011-03-30 | ソニー株式会社 | パルセーションレーザ素子 |
Also Published As
Publication number | Publication date |
---|---|
JP4581205B2 (ja) | 2010-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6678307B2 (en) | Semiconductor surface light-emitting device | |
US7463663B2 (en) | Semiconductor laser diode and integrated semiconductor optical waveguide device | |
JP4184769B2 (ja) | 面発光型半導体レーザ及びその製造方法 | |
US20060187997A1 (en) | Vertical cavity surface emitting laser diode | |
JP2000216492A (ja) | 半導体光素子、その製造方法及び半導体光学装置 | |
JP2007158195A (ja) | 半導体レーザ素子およびその製造方法 | |
JPH0653619A (ja) | 化合物半導体装置及びその製造方法 | |
JP4295776B2 (ja) | 半導体レーザ装置及びその製造方法 | |
JP4472278B2 (ja) | 半導体レーザ素子 | |
US6333946B1 (en) | Semiconductor laser device and process for manufacturing the same | |
US6204078B1 (en) | Method of fabricating photonic semiconductor device using selective MOVPE | |
US7095769B2 (en) | Semiconductor laser diode with higher-order mode absorption layers | |
JP2980302B2 (ja) | 半導体レーザ | |
JP4581205B2 (ja) | 半導体レーザの製造方法 | |
US6842471B2 (en) | Semiconductor laser device having a current non-injection area | |
JP3460648B2 (ja) | 半導体レーザ装置の製造方法 | |
JP4317357B2 (ja) | 半導体レーザ素子およびその製造方法 | |
JP2002151790A (ja) | 半導体レーザおよびその製造方法 | |
JP2006303052A (ja) | 半導体レーザ装置及び半導体レーザ装置の製造方法 | |
US6647043B2 (en) | Semiconductor laser device capable of preventing degradation of characteristics | |
JP3943489B2 (ja) | 半導体レーザ装置及びその製造方法 | |
JP2010056331A (ja) | 半導体レーザ装置およびその製造方法 | |
JP2000208872A (ja) | 半導体素子及びその製造方法 | |
JPH11195837A (ja) | 半導体レーザの製造方法 | |
JP2746131B2 (ja) | 半導体レーザおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100630 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100816 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |