JPH06232370A - ダイナミックラムセル - Google Patents

ダイナミックラムセル

Info

Publication number
JPH06232370A
JPH06232370A JP5336496A JP33649693A JPH06232370A JP H06232370 A JPH06232370 A JP H06232370A JP 5336496 A JP5336496 A JP 5336496A JP 33649693 A JP33649693 A JP 33649693A JP H06232370 A JPH06232370 A JP H06232370A
Authority
JP
Japan
Prior art keywords
cell
bit line
cell transistor
storage
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5336496A
Other languages
English (en)
Inventor
Chan-Kwang Park
クワング パーク チャン
Yo-Hwan Ko
ファン コー ヨ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH06232370A publication Critical patent/JPH06232370A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【目的】 DRAMセルにおいてストレージキャパシタ
ンスを減らすことができる新たなDRAMセル回路を提
供する 【構成】 ゲート端子に一つのワードライン(2)が連結
されソース端子(8)に基準電圧(VREF)が付与され
るセルトランジスタ(3)と; 情報を読み書きするため
のビットライン(1)と前記セルトランジスタ(3) のスト
レージノード(7)の間にストレージキャパシタ(5)を
連結したことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はDRAMセルにおいてス
トレージキャパシタンス(storage capacitance)を減
らすことができる新たなDRAMセル回路に関し、特に
一つのセルトランジスタと一つのストレージキャパシタ
を用いて具現したダイナミックラムセルに関する。
【0002】
【従来の技術】図1は従来技術に係るDRAMセルの構
成図であって、図面において1はビットライン,2はワ
ードライン,3はセルトランジスタ,4はストレージノ
ード,5はストレージキャパシタ,6はストレージキャ
パシタ5のプレート端子を夫々示す。
【0003】図面に示す通り、DRAMセルは一つのセ
ルトランジスタと一つのストレージキャパシタを用いた
セルの開発により素子の大きさをかなり小さく製作でき
るようになったが、DRAM素子が発展するにつれてセ
ルの面積が次第に小さくなり、それにともなってセルで
要求されるストレージキャパシタ(5)の面積確保が一層
難しくなっている。これを解決するために、ストレージ
キャパシタの構造をスタック(stack)型又はトレンチ
(trench)型等の新たなキャパシタ構造にするか、或は
キャパシタ界面を半球形態(Hemi-Spheric Grain)に製
作して表面積を増加させ、キャパシタプレート(Capaci
tor Plate)の間に高誘電物質を用いている。このよう
な製作技術は製造工程の数を一層増加させる。このた
め、ストレージキャパシタンスの値を減らす新しい方法
が必要である。
【0004】ストレージキャパシタンス(CS)の大き
さはビットラインのキャパシタンス(CB)の大きさに
より定められ(センサ増幅器を同じものを用いる場
合)、現在技術ではCS/CBの比率が110以上になる
ようストレージキャパシタンス(CS)の値を得なけれ
ばならない。この場合、ビットラインのキャパシタンス
(CB)を構成する成分としては、ビットライン(1)が連
結されたセルトランジスタ(3)のドレインの接合キャパ
シタンス成分が最も大きい部分を占め、この値はビット
ライン全体のキャパシタンス(CB)の約50%を占め
ると知られている。
【0005】
【発明が解決しようとする課題】従って、従来のDRA
Mセル構造においては、ビットラインのキャパシタンス
(CB)を減らすために、ビットラインに連結した接合
キャパシタンスを減らすための新しい技術が要求され
る。
【0006】
【課題を解決するための手段】本発明は、上記要求に応
えるために案出したもので、ストレージキャパシタをセ
ルトランジスタのソース端子に連結する従来のDRAM
セルとは異なり、ストレージキャパシタをビットライン
とセルトランジスタのドレイン端子間に連結することに
より、接合キャパシタンス成分を除去するダイナミック
ラムセルを提供しようとするもので、その構成上の特徴
は、ゲート端子にワードライン(2)を連結しソース端子
に基準電圧(VREF)を付与されるセルトランジスタ(3)
と、情報を読み書きするために用いられるビットライン
(1)と前記セルトランジスタ(3)のストレージノード
(7)の間にストレージキャパシタ(5)を連結したこと
にある。
【0007】
【実施例】以下に、添付図面の図2を参照して本発明の
一実施例を詳細に説明すると、本発明のダイナミックラ
ムセルにおいては、先ず、ストレージキャパシタ(5)を
ビットライン(1)とセルトランジスタ(3)のストレージノ
ード(7)の間に連結し、同セルトランジスタ(3)のゲート
端子にはワードライン(2)を連結する。
【0008】しかして、セルトランジスタ(3)のソース
端子(8)に基準電圧(VREF=VDD:電源供給電圧)が印
加される。
【0009】上記のように構成したDRAMセルに情報
を貯蔵する場合、セルトランジスタ(3)を”オン(O
N)”状態にしてビットライン(1)に貯蔵しようとする状
態(ハイ又はロー)の電圧を印加する。
【0010】書き込み動作時のワードライン(2;W/
L),ビットライン(1;B/L),ストレージノード
(7;S/N)の電圧は下記表1の通りである。
【0011】
【表1】
【0012】上記(表1)から理解されるとおり、書き
込み動作時にはセルトランジスタ(3)が”オン(ON)”
状態になると,ストレージノード(7;S/N)の電圧はVDD
になる。正常状態(Normal Mode)になるとストレージ
ノード(7;S/N)には夫々VDD/2と3VDD/2の電圧
で”ハイ”と”ロー”状態が貯蔵される。
【0013】”読み取り”動作時にはビットライン
(1;B/L)はVDDの正常状態に維持される。ワード
ライン(2;W/L)を”ハイ”状態に印加してセルト
ランジスタ(3)をオンさせると、下記(表2)に示した
とおりストレージノード(7;S/N)の電圧がVDDに変わる
に従ってビットライン(1;B/L)の電圧がVDDと接地(GN
D)方向へ夫々変わるため、センサ増幅器で”ハイ”
と”ロー”状態を感知できるようになる。
【0014】
【表2】
【0015】
【発明の作用・効果】従って、本発明のダイナミックラ
ムセルにおけるビットラインにはビットラインキャパシ
タンス(CS)の約50%を占める接合キャパシタンス
成分がなくなり、DRAMセルを用いる場合、ビットラ
インキャパシタンスの値を略1/2に減らすことがで
き、これに従ってストレージキャパシタンスの値も減ら
すことができるので、256M及び1GDRAM級以上
で存在するキャパシタ製造方法及び面積確保に対する問
題点を解決することができ、工程技術を利用してキャパ
シタの表面積を大きくしようとする場合に表われる段差
が大きくなる問題を減らすことができ、従来のDRAM
素子のセル構造に比べて大した変化なく製作が可能であ
り、従来に用いた工程技術をそのまま使用できる効果が
ある。
【図面の簡単な説明】
【図1】 従来技術に係るDRAMセルの構成図。
【図2】 本発明に係るDRAMセルの構成図。
【符号の説明】
1…ビットライン、2…ワードライン、3…セルトラン
ジスタ、4,7…ストレージノード、5…ストレージキ
ャパシタ、6…キャパシタのプレート端子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヨ ファン コー 大韓民国 467−860 キョウンキド イチ ヨンクン ブバリュブ アミ−リ サン 136−1 ヒュンダイ エレクトロニクス インダストリイズ カンパニー リミテ ッド内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】ゲート端子にワードライン(2)を連結しソ
    ース端子に基準電圧(VREF)を付与されるセルトラン
    ジスタ(3)と;情報を読み書きするために用いられるビ
    ットライン(1)と前記セルトランジスタ(3) のストレー
    ジノード(7)の間にストレージキャパシタ(5)を連結
    したことを特徴とするダイナミックラムセル。
JP5336496A 1992-12-30 1993-12-28 ダイナミックラムセル Pending JPH06232370A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1992-26924 1992-12-30
KR92026924A KR960008530B1 (en) 1992-12-30 1992-12-30 Dram cell

Publications (1)

Publication Number Publication Date
JPH06232370A true JPH06232370A (ja) 1994-08-19

Family

ID=19348078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5336496A Pending JPH06232370A (ja) 1992-12-30 1993-12-28 ダイナミックラムセル

Country Status (2)

Country Link
JP (1) JPH06232370A (ja)
KR (1) KR960008530B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100297456B1 (ko) * 1997-05-16 2001-08-07 포만 제프리 엘 메모리디바이스에비트를저장,제거및판독하는방법
JP2003500790A (ja) * 1999-06-01 2003-01-07 インフィニオン テクノロジーズ ノース アメリカ コーポレイション プレート線検知
JP2012238852A (ja) * 2011-04-26 2012-12-06 Semiconductor Energy Lab Co Ltd 半導体メモリ装置およびその駆動方法
JP2013084319A (ja) * 2011-10-06 2013-05-09 Semiconductor Energy Lab Co Ltd 半導体メモリ装置およびその駆動方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS594158A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体記憶装置
JPS6130065A (ja) * 1984-07-23 1986-02-12 Nec Corp 半導体メモリセル
JPS61140172A (ja) * 1984-12-13 1986-06-27 Toshiba Corp 半導体記憶装置
JPS61150366A (ja) * 1984-12-25 1986-07-09 Nec Corp Mis型メモリ−セル
JPS6350056A (ja) * 1986-08-20 1988-03-02 Toshiba Corp 半導体記憶装置
JPH01200661A (ja) * 1988-02-04 1989-08-11 Nec Corp ダイナミック型半導体記憶装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS594158A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体記憶装置
JPS6130065A (ja) * 1984-07-23 1986-02-12 Nec Corp 半導体メモリセル
JPS61140172A (ja) * 1984-12-13 1986-06-27 Toshiba Corp 半導体記憶装置
JPS61150366A (ja) * 1984-12-25 1986-07-09 Nec Corp Mis型メモリ−セル
JPS6350056A (ja) * 1986-08-20 1988-03-02 Toshiba Corp 半導体記憶装置
JPH01200661A (ja) * 1988-02-04 1989-08-11 Nec Corp ダイナミック型半導体記憶装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100297456B1 (ko) * 1997-05-16 2001-08-07 포만 제프리 엘 메모리디바이스에비트를저장,제거및판독하는방법
JP2003500790A (ja) * 1999-06-01 2003-01-07 インフィニオン テクノロジーズ ノース アメリカ コーポレイション プレート線検知
JP2012238852A (ja) * 2011-04-26 2012-12-06 Semiconductor Energy Lab Co Ltd 半導体メモリ装置およびその駆動方法
JP2013084319A (ja) * 2011-10-06 2013-05-09 Semiconductor Energy Lab Co Ltd 半導体メモリ装置およびその駆動方法

Also Published As

Publication number Publication date
KR940016833A (ko) 1994-07-25
KR960008530B1 (en) 1996-06-26

Similar Documents

Publication Publication Date Title
US4636981A (en) Semiconductor memory device having a voltage push-up circuit
EP0077935B1 (en) Dynamic memory device
JPH04258881A (ja) 半導体メモリセル
JPH06215564A (ja) 半導体記憶装置
JP2762971B2 (ja) 半導体記憶装置及びデータのアクセス方法
EP0068116A2 (en) Memory array
EP0073677B1 (en) A mis transistor circuit including a voltage holding circuit
US5940316A (en) Ferroelectric memory device using a ferroelectric material and method of reading data from the ferroelectric memory device
JPS6085492A (ja) ダイナミツクメモリ装置
US5835403A (en) Multiplication of storage capacitance in memory cells by using the Miller effect
US4287576A (en) Sense amplifying system for memories with small cells
US4858193A (en) Preamplification method and apparatus for dram sense amplifiers
JPH06232370A (ja) ダイナミックラムセル
US20030053330A1 (en) Dual capacitor dynamic random access memory cell
US5995410A (en) Multiplication of storage capacitance in memory cells by using the Miller effect
JPS5813519Y2 (ja) 半導体記憶装置
EP0516548A2 (en) A dynamic random access memory cell
US20040047171A1 (en) Sensing test circuit
JPH0541502A (ja) 半導体記憶装置
JP3193972B2 (ja) 半導体記憶装置
JPS63257991A (ja) 半導体記憶装置
JPH07130198A (ja) 半導体記憶装置
JPH1092200A (ja) 半導体装置およびそのバーンイン方法
JP3126403B2 (ja) 半導体記憶装置
TW474005B (en) Random access memory cell

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees