JPH06232307A - 半導体装置の製造方法およびリードフレーム - Google Patents

半導体装置の製造方法およびリードフレーム

Info

Publication number
JPH06232307A
JPH06232307A JP3461393A JP3461393A JPH06232307A JP H06232307 A JPH06232307 A JP H06232307A JP 3461393 A JP3461393 A JP 3461393A JP 3461393 A JP3461393 A JP 3461393A JP H06232307 A JPH06232307 A JP H06232307A
Authority
JP
Japan
Prior art keywords
lead
lead terminal
cutting
forming
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3461393A
Other languages
English (en)
Other versions
JP2708343B2 (ja
Inventor
Kazutaka Shibata
和孝 柴田
Koji Tani
幸治 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP5034613A priority Critical patent/JP2708343B2/ja
Publication of JPH06232307A publication Critical patent/JPH06232307A/ja
Application granted granted Critical
Publication of JP2708343B2 publication Critical patent/JP2708343B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 リード端子をシャー切断する際に、リード端
子が変形しにくい半導体装置の製造方法およびリードフ
レームを提供する。 【構成】 並設されたリード端子13群の基端部を連結
するリード端子連結部15を、ジグザグ状の支持材16
を介して外枠10bに連結しているので、カットライン
CLに沿ってリード端子13をシャー切断すると、切断
後にリード端子連結部15を含む端子残渣部13aが上
方に弾性変位し、リード端子13の切断面間に隙間が生
じる。したがって、その後、リードフレームが外力を受
けて変形しても、リード端子13の切断面同士が接触し
ないので、リード端子13の変形を回避することができ
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えばQFP(Quad F
lat Package)のように、パッケージ本体から導出された
リード端子が屈曲形成(フォーミング)された表面実装
型の半導体装置の製造方法およびその方法に使用するリ
ードフレームに関する。
【0002】
【従来の技術】従来の半導体装置の製造方法をQFPを
例に採って説明する。図10を参照する。同図(a)は
半導体装置製造工程において、QFPのリード端子のフ
ォーミングが終了した状態を示す要部斜視図、同図
(b)は(a)のA−A矢視断面図である。図中、1は
リードフレーム、2はパッケージ本体、3はパッケージ
本体2から導出されたリード端子である。通常、リード
端子3のフォーミングは、フォーミング時のリード端子
3の変形(リードピッチの狂いやリード端子の浮き、沈
み等)を防止するために、リード端子3の基端部がリー
ドフレーム1の外枠1a,1bにつながった状態で行わ
れる。そして、フォーミング後、図10に鎖線で示した
カットラインCLに沿って、リード端子3が切断され
る。
【0003】リード端子3の切断手法としては、リード
端子3をカットラインCLに沿って一定の幅で打ち抜く
方法と、カットラインCLに沿ってせん断するシャー切
断法とがある。前者の打ち抜き法によれば、打ち抜き屑
が発生し、この屑の排出処理が不充分であると、切断金
型等に打ち抜き屑が付着してトラブルが発生しやすいの
で、打ち抜き屑が発生しない後者のシャー切断法が多く
用いられている。
【0004】
【発明が解決しようとする課題】しかしながら、上述し
た従来のシャー切断法によれば、次のような問題があ
る。すなわち、シャー切断された状態で、パッケージ本
体2から導出されているリード端子3の先端と、外枠1
a,1bにつながっている端子残渣部3aの先端とが当
接している。そのため、リードフレーム1に外力が加わ
って、リード端子3と端子残渣部3aとの間に相対的な
変位が生じると、リード端子3が変形しやすいという問
題点がある。
【0005】本発明は、このような事情に鑑みてなされ
たものであって、リード端子をシャー切断する際に、リ
ード端子が変形しにくい半導体装置の製造方法およびそ
の方法に使用するリードフレームを提供することを目的
としている。
【0006】
【課題を解決するための手段】本発明は、このような目
的を達成するために、次のような構成をとる。すなわ
ち、請求項1に記載の発明は、パッケージ本体から導出
されたリード端子が屈曲形成された表面実装型の半導体
装置の製造方法において、並設されたリード端子群の基
端部を連結するリード端子連結部を、屈曲した支持材を
介して外枠に連結したリードフレームに半導体素子を組
み込んでパッケージ本体を形成する工程と、パッケージ
本体を形成した後、各リード端子の中間部位を連結する
タイバーを切断する工程と、タイバーを切断した後、各
リード端子を屈曲形成するフォーミング工程と、各リー
ド端子のフォーミングの後、前記リード端子連結部とパ
ッケージ本体との間で各リード端子を切断するリード端
子切断工程と、を備えたものである。
【0007】また、請求項2に記載の発明は、表面実装
型半導体装置用のリードフレームであって、並設された
リード端子群の基端部を連結するリード端子連結部を、
屈曲した支持材を介して外枠に連結したことを特徴とす
る。
【0008】
【作用】本発明の作用は次のとおりである。請求項1に
記載の発明に係る半導体装置の製造方法によれば、請求
項2に記載のリードフレーム、すなわち、リード端子群
の基端部を連結するリード端子連結部を、屈曲した支持
材を介して外枠に連結したリードフレームを用いている
ので、リード端子がフォーミングされた場合、支持部材
の屈曲部位が弾性的に変形し、支持部材に復元力が蓄積
される。これは言わば、コイルバネに外力が作用して変
位したのと同様の状態である。そのため、フォーミング
後、各リード端子を切断すると、前記支持材は、その弾
性(復元力)により上方へ変位復帰するので、リード端
子の対向する切断面の間に隙間ができる。したがって、
リード端子切断後、リードフレームが外力を受けて若干
変形しても、リード端子の切断面が擦れ合うことがな
い。
【0009】
【実施例】以下、図面を参照して本発明の一実施例を説
明する。ここでは、QFPの製造方法を例に採って説明
する。図1は、実施例で使用されるQFP用リードフレ
ームの一部拡大平面図である。
【0010】このリードフレーム10は、その中央部に
半導体素子がダイボンディングされるダイパッド11を
備えている。ダイパッド11は、サポートリード12に
よって支持されている。ダイパッド11の周囲には、リ
ード端子13群が各辺に沿って並設されている。各リー
ド端子13群は、その中間部位でタイバー14によって
連結されているとともに、その基端部がリード端子連結
部15によって連結さている。各リード端子連結部15
は、ジグザグ状に形成された4つの支持材16を介し
て、それぞれ外枠10aまたは10bに連結支持されて
いる。支持材16の両端の連結部16a,16bは、リ
ード端子13の導出方向の同一ライン上に設けられるの
が好ましい。そうすることにより、リード端子13のフ
ォーミング工程等において、リード端子13の導出方向
と直交する方向に加わる応力を極力小さくすることがで
きる。
【0011】図1に示したようなリードフレーム10
に、半導体素子をダイボンディングし、前記半導体素子
と各リード端子13の先端部との間をワイヤーボンディ
ングした後、エポキシ樹脂等で封止することにより、図
2に示したようなパッケージ本体20が形成される。
【0012】パッケージ本体20が形成された後、図3
に示すように、タイバー14が切断除去される。
【0013】続いて、図4に示したようなフォーミング
金型30を用いて、リード端子13を略Lの字状に屈曲
形成する。図4において、符号31はフォーミングダ
イ、32はリード端子13の根元をクランプするストリ
ッパブロック、33はフォーミングパンチである。
【0014】図5、図6は、フォーミング後のリードフ
レーム10の形態を示している。パッケージ本体20か
ら導出されたリード端子13は、フォーミング加工によ
り略Lの字状に塑性変形する。一方、リード端子連結部
15と外枠10b(10a)を連結する支持材16は、
ジグザグ状をしているので、弾性的に傾斜状態に変位
し、支持材16に復元力が蓄積された状態になる。な
お、図5、図6中に示した鎖線は、次のリード端子切断
工程でシャー切断されるカットラインCLを示してい
る。
【0015】図7は、リード端子13をシャー切断する
ための切断金型40を示している。本実施例で用いられ
る切断金型40は、リード端子13を下方から切断す
る、いわゆるアッパーカット方式を採っており、パッケ
ージ本体20が載置されるストリッパブロック41、カ
ットダイ42、カットポンチ43等から構成されてい
る。このようなアッパーカット方式によれば、切断バリ
がリード端子13の実装基板側に突出しないので、QF
Pを基板に実装する際に、リード端子13の裏面が基板
に密着し、半田付けを良好に行うことができる。ただ
し、本発明はこのような方式に限定されず、リード端子
13を上方から切断する、いわゆるダウンカット方式に
も適用することができる。
【0016】上述したように、支持材16は弾性変形し
ているので、リード端子13が、図5,図6に示したカ
ットラインCLに沿ってシャー切断されると、図8に示
したように、リード端子連結部15側の端子残渣部13
aが上方に弾性復帰し、端子残渣部13aの切断端面と
リード端子13の切断端面との間に隙間が生じる。した
がって、リード端子切断後のリードフレーム10の搬送
や、次の工程であるサポートリード12の押し切り工程
等において、リードフレーム10やパッケージ本体20
が外力を受け、パッケージ本体20とリードフレーム1
0とが相対的に変位しても、端子残渣部13aの切断端
面とリード端子13の切断端面とが接触し合うことがな
いので、リード端子13の変形を防止することができ
る。
【0017】なお、リード端子連結部15と外枠10
a,10bを連結すると支持材16は、平面状態で屈曲
していれば、上述の実施例の形態に限らず、例えば、図
9(a)〜(c)に示したような屈曲した支持材16a
〜16cであってもよい。
【0018】また、実施例ではQFPを例に採って説明
したが、本発明は、パッケージ本体の対向する二つの側
面からのみリード端子が導出されたフラットパッケージ
タイプの半導体装置等にも適用することができる。
【0019】さらに、実施例ではシャー切断する場合を
例に採ったが、本発明は、リード端子の先端を狭い幅で
打ち抜き切断するような場合にも適用可能である。
【0020】
【発明の効果】以上の説明から明らかなように、本発明
によれば、リード端子のフォーミング後、各リード端子
を切断すると、屈曲した支持材が上方へ弾性変位するの
で、リード端子の対向する切断面の間に隙間ができる。
したがって、リード端子切断後、リードフレームが外力
を受けて若干変形しても、リード端子の切断面が擦れ合
うことがなく、リード端子の変形を防止することができ
る。
【図面の簡単な説明】
【図1】本発明の実施例で使用されるリードフレームの
一部拡大平面図である。
【図2】パッケージ本体形成後のリードフレームの一部
拡大平面図である。
【図3】タイバーを切断除去した後のリードフレームの
一部拡大平面図である。
【図4】フォーミング金型の概略構造を示した断面図で
ある。
【図5】フォーミング後のリードフレームの形態を示し
た一部拡大斜視図である。
【図6】フォーミング後のリードフレームの形態を示し
た一部側面図である。
【図7】リード端子切断金型の概略構成を示した断面図
である。
【図8】リード端子切断後のリードフレームの形態を示
した一部側面図である。
【図9】支持部材の変形例を示した一部平面図である。
【図10】従来の半導体装置の製造方法の説明図であ
る。
【符号の説明】
10…リードフレーム 10a…外枠 10b…外枠 11…ダイパッド 12…サポートリード 13…リード端子 13a…端子残渣部 14…タイバー 15…リード端子連結部 16…支持材

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 パッケージ本体から導出されたリード端
    子が屈曲形成された表面実装型の半導体装置の製造方法
    において、 並設されたリード端子群の基端部を連結するリード端子
    連結部を、屈曲した支持材を介して外枠に連結したリー
    ドフレームに半導体素子を組み込んでパッケージ本体を
    形成する工程と、 パッケージ本体を形成した後、各リード端子の中間部位
    を連結するタイバーを切断する工程と、 タイバーを切断した後、各リード端子を屈曲形成するフ
    ォーミング工程と、 各リード端子のフォーミングの後、前記リード端子連結
    部とパッケージ本体との間で各リード端子を切断するリ
    ード端子切断工程と、 を備えたことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 表面実装型半導体装置用のリードフレー
    ムであって、 並設されたリード端子群の基端部を連結するリード端子
    連結部を、屈曲した支持材を介して外枠に連結したこと
    を特徴とするリードフレーム。
JP5034613A 1993-01-28 1993-01-28 半導体装置の製造方法およびリードフレーム Expired - Fee Related JP2708343B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5034613A JP2708343B2 (ja) 1993-01-28 1993-01-28 半導体装置の製造方法およびリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5034613A JP2708343B2 (ja) 1993-01-28 1993-01-28 半導体装置の製造方法およびリードフレーム

Publications (2)

Publication Number Publication Date
JPH06232307A true JPH06232307A (ja) 1994-08-19
JP2708343B2 JP2708343B2 (ja) 1998-02-04

Family

ID=12419229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5034613A Expired - Fee Related JP2708343B2 (ja) 1993-01-28 1993-01-28 半導体装置の製造方法およびリードフレーム

Country Status (1)

Country Link
JP (1) JP2708343B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1338397A3 (en) * 1999-04-29 2004-03-24 "3P" Licensing B.V. Method for manufacturing encapsulated electronic components

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263459A (ja) * 1991-02-18 1992-09-18 Fujitsu Miyagi Electron:Kk 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263459A (ja) * 1991-02-18 1992-09-18 Fujitsu Miyagi Electron:Kk 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1338397A3 (en) * 1999-04-29 2004-03-24 "3P" Licensing B.V. Method for manufacturing encapsulated electronic components

Also Published As

Publication number Publication date
JP2708343B2 (ja) 1998-02-04

Similar Documents

Publication Publication Date Title
US5391439A (en) Leadframe adapted to support semiconductor elements
JPH04280664A (ja) 半導体装置用リードフレーム
JP4615282B2 (ja) 半導体パッケージの製造方法
JP2000294711A (ja) リードフレーム
US5451716A (en) Resin-packaged electronic component having bent lead terminals
JPH06232307A (ja) 半導体装置の製造方法およびリードフレーム
JPH11121680A (ja) リードフレームおよび半導体装置
JPH03296254A (ja) リードフレーム
JPH05144988A (ja) 半導体装置の製造方法並びに半導体製造装置及びリードフレーム
JPH0730042A (ja) 半導体装置用リードフレーム、それを用いた半導体装置及びその製造方法
JP2714526B2 (ja) ワイヤーボンディング方法
JP3076948B2 (ja) リードフレームおよびこれを用いた半導体装置の製造方法
JPH0735403Y2 (ja) リードフレーム
JPS62198143A (ja) リ−ドフレ−ム
JPH03123063A (ja) 半導体装置用リードフレーム及びその製造方法
JP2561415Y2 (ja) 半導体装置
JPH05326801A (ja) 半導体装置及びそのリードフレーム
JP2954561B2 (ja) リードフレーム、リードフレームを用いた樹脂封止半導体装置の成形金型、リードフレームを用いた樹脂封止半導体装置および樹脂封止半導体装置の製造方法
JPH0766357A (ja) リ−ドフレ−ムとその製造方法、及び、このリ−ドフレ−ムを用いた半導体装置
JP2005158778A (ja) リードフレームの製造方法及び半導体装置の製造方法
JPH09312373A (ja) リードフレームのインナーリード先端構造及びその加工方法
JP2000049270A (ja) リードフレームの製造方法
JPH065701B2 (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JPS61218150A (ja) 半導体装置、それに用いるリ−ドフレ−ムおよびその製造方法
JPH087644Y2 (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20081017

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees