JPH06232209A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06232209A JPH06232209A JP5015385A JP1538593A JPH06232209A JP H06232209 A JPH06232209 A JP H06232209A JP 5015385 A JP5015385 A JP 5015385A JP 1538593 A JP1538593 A JP 1538593A JP H06232209 A JPH06232209 A JP H06232209A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- ball
- lsi chip
- electrode
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【構成】 ＬＳＩチップ５の電極５ａ上に銅製のボ−ル
バンプ６を第１の還元雰囲気Ａ中で形成した後、このＬ
ＳＩチップ５を第２の還元雰囲気Ｂ中で基板２０に実装
するようにした。 【効果】 銅製のボ−ルバンプを用いかつこの銅バンプ
にハンダなどのメッキを施すことなく、このチップを実
装することができると共に、上記銅バンプの表面が酸化
することが少ない。このことにより、安価でかつ信頼性
の高いフリップチップ方式のボンディングを行うことが
できるという効果がある。
バンプ６を第１の還元雰囲気Ａ中で形成した後、このＬ
ＳＩチップ５を第２の還元雰囲気Ｂ中で基板２０に実装
するようにした。 【効果】 銅製のボ−ルバンプを用いかつこの銅バンプ
にハンダなどのメッキを施すことなく、このチップを実
装することができると共に、上記銅バンプの表面が酸化
することが少ない。このことにより、安価でかつ信頼性
の高いフリップチップ方式のボンディングを行うことが
できるという効果がある。
Description
【０００１】
【産業上の利用分野】この発明は、例えば、ＬＳＩチッ
プの電極にバンプを形成し、このバンプを介して上記Ｌ
ＳＩチップを回路基板に実装する半導体装置の製造方法
に関する。
プの電極にバンプを形成し、このバンプを介して上記Ｌ
ＳＩチップを回路基板に実装する半導体装置の製造方法
に関する。
【０００２】
【従来の技術】最近、電子装置の小形化、軽量化に対応
するためにＬＳＩチップ（半導体素子）の実装技術には
さらなる高密度化が要求されている。このような要請に
応えるＬＳＩチップの実装技術としてフリップチップ
（フェ−スダウン）方式のボンディング技術がある。
するためにＬＳＩチップ（半導体素子）の実装技術には
さらなる高密度化が要求されている。このような要請に
応えるＬＳＩチップの実装技術としてフリップチップ
（フェ−スダウン）方式のボンディング技術がある。
【０００３】このフリップチップ方式のボンディング技
術は、電極上にバンプが形成されたＬＳＩチップ（フリ
ップチップ）を、上記バンプの形成された面を下方に向
けた状態（フェ−スダウン）で保持する。そして、上記
ＬＳＩチップのバンプと実装基板（例えば液晶基板）の
端子とを対向させた後、このＬＳＩチップを上記実装基
板に加熱しつつ加圧する。このことによって、上記ＬＳ
Ｉチップの電極と上記実装基板の端子とが上記バンプを
介してボンディングされる。
術は、電極上にバンプが形成されたＬＳＩチップ（フリ
ップチップ）を、上記バンプの形成された面を下方に向
けた状態（フェ−スダウン）で保持する。そして、上記
ＬＳＩチップのバンプと実装基板（例えば液晶基板）の
端子とを対向させた後、このＬＳＩチップを上記実装基
板に加熱しつつ加圧する。このことによって、上記ＬＳ
Ｉチップの電極と上記実装基板の端子とが上記バンプを
介してボンディングされる。
【０００４】このフリップチップ方式のボンディング技
術においては、上記ＬＳＩチップの電極に形成するバン
プとして、従来金バンプ又はハンダバンプが用いられて
いる。
術においては、上記ＬＳＩチップの電極に形成するバン
プとして、従来金バンプ又はハンダバンプが用いられて
いる。
【０００５】また、金やハンダ以外では、銅（銅メッ
キ）を用いる技術が報告されているが、この銅バンプ
（銅メッキバンプ）の場合は、表面が酸化しやすい。表
面が酸化すると、実装基板にボンディングする際に、ハ
ンダ濡れ性が悪く、良好なボンディングができないとい
うことがある。このため、通常、上記電極上に銅メッキ
によりバンプの芯部を形成した後、これを金メッキやハ
ンダメッキで覆うということが行われている。
キ）を用いる技術が報告されているが、この銅バンプ
（銅メッキバンプ）の場合は、表面が酸化しやすい。表
面が酸化すると、実装基板にボンディングする際に、ハ
ンダ濡れ性が悪く、良好なボンディングができないとい
うことがある。このため、通常、上記電極上に銅メッキ
によりバンプの芯部を形成した後、これを金メッキやハ
ンダメッキで覆うということが行われている。
【０００６】
【発明が解決しようとする課題】ところで、従来のフリ
ップチップ方式のボンディング技術には下記のような問
題点がある。
ップチップ方式のボンディング技術には下記のような問
題点がある。
【０００７】すなわち、金バンプを用いて、ＬＳＩチッ
プと実装基板の電極とを接続する場合、上記金バンプと
上記電極とをハンダ付けするようにしている。このた
め、金がハンダに拡散し、いわゆる「金くわれ」が生
じ、バンプ自体の形状不良、接合境界面でのボイド（空
孔）の発生等によって接合強度の低下が生じ、実用に供
することができないということがある。
プと実装基板の電極とを接続する場合、上記金バンプと
上記電極とをハンダ付けするようにしている。このた
め、金がハンダに拡散し、いわゆる「金くわれ」が生
じ、バンプ自体の形状不良、接合境界面でのボイド（空
孔）の発生等によって接合強度の低下が生じ、実用に供
することができないということがある。
【０００８】さらに、上記銅バンプを用いて接続する場
合、銅を上記ＬＳＩチップの電極にメッキで形成するよ
うにしているため、ウエハにしか形成できず、１チップ
ごとにはバンプを形成することができないため、ウエハ
を購入することのできないアセンブリメ−カにとって
は、バンプの形成が不可能である。また、メッキでのバ
ンプ形成は、ＰＥＰ工程、成膜工程が必要となり、コス
トが高くなるなどの欠点がある。
合、銅を上記ＬＳＩチップの電極にメッキで形成するよ
うにしているため、ウエハにしか形成できず、１チップ
ごとにはバンプを形成することができないため、ウエハ
を購入することのできないアセンブリメ−カにとって
は、バンプの形成が不可能である。また、メッキでのバ
ンプ形成は、ＰＥＰ工程、成膜工程が必要となり、コス
トが高くなるなどの欠点がある。
【０００９】この発明は、このような事情に鑑みて成さ
れたもので、半導体素子の電極と回路基板の端子との接
続不良がなく、かつ構成が簡単な半導体装置の製造方法
を提供することを目的とするものである。
れたもので、半導体素子の電極と回路基板の端子との接
続不良がなく、かつ構成が簡単な半導体装置の製造方法
を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】この発明は、半導体素子
を回路基板に実装することで半導体装置を製造する半導
体装置の製造方法において、酸化防止雰囲気中で、半導
体素子の電極上に銅製のボ−ルバンプを形成する第１の
工程と、この銅製のボ−ルバンプと回路基板の端子とを
酸化防止雰囲気中で加熱して接合する第２の工程とを具
備することを特徴とする。
を回路基板に実装することで半導体装置を製造する半導
体装置の製造方法において、酸化防止雰囲気中で、半導
体素子の電極上に銅製のボ−ルバンプを形成する第１の
工程と、この銅製のボ−ルバンプと回路基板の端子とを
酸化防止雰囲気中で加熱して接合する第２の工程とを具
備することを特徴とする。
【００１１】
【作用】このような構成によれば、銅バンプを用い、か
つこの銅バンプを酸化させることなく、半導体素子を回
路基板に実装することができる。
つこの銅バンプを酸化させることなく、半導体素子を回
路基板に実装することができる。
【００１２】
【実施例】以下、この発明の一実施例を図１、図２を参
照して説明する。
照して説明する。
【００１３】この発明の半導体装置の製造方法は、ま
ず、第１の工程としてのボ−ルバンプ形成方法によっ
て、ＬＳＩチップ（半導体素子）の電極上に、銅バンプ
（銅製のボ−ルバンプ）を形成する。
ず、第１の工程としてのボ−ルバンプ形成方法によっ
て、ＬＳＩチップ（半導体素子）の電極上に、銅バンプ
（銅製のボ−ルバンプ）を形成する。
【００１４】すなわち、図２（ａ）に示すように、針状
のキャピラリ１に銅ワイヤ２を挿通させ、このワイヤ２
の先端部に電気ト−チ４で放電によりボ−ル２ａを形成
する。ついで図２（ｂ）に示すように、このボ−ル２ａ
を上記キャピラリ１でＬＳＩチップ５の電極５ａに押し
付けて接合させた後、図２（ｃ）に示すように、上記ワ
イヤ２を切断することで上記電極上５ａに銅バンプ６
（銅製のボ−ルバンプ）を形成する。
のキャピラリ１に銅ワイヤ２を挿通させ、このワイヤ２
の先端部に電気ト−チ４で放電によりボ−ル２ａを形成
する。ついで図２（ｂ）に示すように、このボ−ル２ａ
を上記キャピラリ１でＬＳＩチップ５の電極５ａに押し
付けて接合させた後、図２（ｃ）に示すように、上記ワ
イヤ２を切断することで上記電極上５ａに銅バンプ６
（銅製のボ−ルバンプ）を形成する。
【００１５】ここで、図２（ａ）中８は、還元ガスを上
記ボ−ル２ａに吹き付ける還元ガス噴出ノズルである。
この還元ガス噴出ノズル８から噴出される還元ガスによ
り、上記ボ−ル２ａのまわりは還元雰囲気（酸化防止雰
囲気）で覆われ、上記ボ−ル２ａの表面の酸化が有効に
防止される。
記ボ−ル２ａに吹き付ける還元ガス噴出ノズルである。
この還元ガス噴出ノズル８から噴出される還元ガスによ
り、上記ボ−ル２ａのまわりは還元雰囲気（酸化防止雰
囲気）で覆われ、上記ボ−ル２ａの表面の酸化が有効に
防止される。
【００１６】また、上記ＬＳＩチップ５はボンディング
ステ−ジ９上に保持されていると共に、このボンディン
グステ−ジ９内には上記ＬＳＩチップ５を所定の温度に
加熱する図示しない加熱手段が設けられている。さら
に、上記キャピラリ１はこのキャピラリ１を保持するボ
ンディングア−ム１０を介して図示しない超音波振動源
に接続されている。
ステ−ジ９上に保持されていると共に、このボンディン
グステ−ジ９内には上記ＬＳＩチップ５を所定の温度に
加熱する図示しない加熱手段が設けられている。さら
に、上記キャピラリ１はこのキャピラリ１を保持するボ
ンディングア−ム１０を介して図示しない超音波振動源
に接続されている。
【００１７】すなわち、図２（ｂ）において、上記ボ−
ル２ａは上記キャピラリ１によって上記電極５ａに押し
付けられると共に、超音波エネルギおよび熱エネルギが
印加されることによって上記電極５ａと結合する。
ル２ａは上記キャピラリ１によって上記電極５ａに押し
付けられると共に、超音波エネルギおよび熱エネルギが
印加されることによって上記電極５ａと結合する。
【００１８】また、図２（ａ）〜（ｃ）中１１、１１は
上記ワイヤ２にバックテンションをかけるためのクラン
パである。このクランパ１１、１１は、図２（ａ）、
（ｂ）では開状態になっている。そして、図２（ｃ）に
おいては、クランプ状態となって、上記キャピラリ１と
共に上方向に駆動されることで上記ワイヤ２にバックテ
ンションをかけて、上記ワイヤ２を上記ボ−ル２ａの直
上で切断する。
上記ワイヤ２にバックテンションをかけるためのクラン
パである。このクランパ１１、１１は、図２（ａ）、
（ｂ）では開状態になっている。そして、図２（ｃ）に
おいては、クランプ状態となって、上記キャピラリ１と
共に上方向に駆動されることで上記ワイヤ２にバックテ
ンションをかけて、上記ワイヤ２を上記ボ−ル２ａの直
上で切断する。
【００１９】上記第１の工程は、ＬＳＩチップ５のすべ
ての電極５ａ…について行われる。また、上記第１の工
程中上記ＬＳＩチップ５は上記電極５ａ…上に形成され
た銅バンプ６…が酸化しないように第１の還元雰囲気Ａ
（酸化防止雰囲気）中に置かれている。
ての電極５ａ…について行われる。また、上記第１の工
程中上記ＬＳＩチップ５は上記電極５ａ…上に形成され
た銅バンプ６…が酸化しないように第１の還元雰囲気Ａ
（酸化防止雰囲気）中に置かれている。
【００２０】上記ＬＳＩチップ５のすべての電極５ａ…
上に銅バンプ６…が形成されたならば、このＬＳＩチッ
プ５（以下、適宜「バンプ付きチップ」と称する）は上
記第１の還元雰囲気Ａ中で所定の温度まで冷却された
後、上記ボンディングステ−ジ９上から図示しないチッ
プ取り出し手段によって取り出される。
上に銅バンプ６…が形成されたならば、このＬＳＩチッ
プ５（以下、適宜「バンプ付きチップ」と称する）は上
記第１の還元雰囲気Ａ中で所定の温度まで冷却された
後、上記ボンディングステ−ジ９上から図示しないチッ
プ取り出し手段によって取り出される。
【００２１】そして、このチップ取り出し手段は、上記
バンプ付きチップ５を第２の工程を行う実装装置に移送
する。図１（ａ）に示すように、この実装装置はフェ−
スダウン方式のボンディングを行う実装装置であって、
上方にボンディングツ−ル１６、下方にボンディングス
テ−ジ１７がそれぞれ対向配置されている。
バンプ付きチップ５を第２の工程を行う実装装置に移送
する。図１（ａ）に示すように、この実装装置はフェ−
スダウン方式のボンディングを行う実装装置であって、
上方にボンディングツ−ル１６、下方にボンディングス
テ−ジ１７がそれぞれ対向配置されている。
【００２２】上記ボンディングツ−ル１６の押圧面１６
ａ（下端面）には一端が図示しない真空装置に接続され
た吸引孔１８が開口している。また、このボンディング
ツ−ル１６の下部にはこのボンディングツ−ル１６を所
定の温度に加熱する加熱ヒ−タ１９が設けられている。
ａ（下端面）には一端が図示しない真空装置に接続され
た吸引孔１８が開口している。また、このボンディング
ツ−ル１６の下部にはこのボンディングツ−ル１６を所
定の温度に加熱する加熱ヒ−タ１９が設けられている。
【００２３】上記銅バンプ付きチップ５は、銅バンプ６
が形成された面を下方に向けた状態で上記ボンディング
ツ−ル１６の押圧面１６ａに吸着保持されると共に、上
記加熱ヒ−タ１９がＯＮ状態にされることで、所定の温
度に加熱される。
が形成された面を下方に向けた状態で上記ボンディング
ツ−ル１６の押圧面１６ａに吸着保持されると共に、上
記加熱ヒ−タ１９がＯＮ状態にされることで、所定の温
度に加熱される。
【００２４】一方、上記ボンディングステ−ジ１７の上
面（載置面）には、図示しない回路基板搬送手段によ
り、回路基板としての例えば液晶素子の基板２０が端子
２１が形成された面を上方に向けた状態で供給される。
なお、この基板２０の端子２１上にはあらかじめ図示し
ないハンダ材供給手段によって所定量のハンダ材２２が
盛り上げられた状態で供給されている。
面（載置面）には、図示しない回路基板搬送手段によ
り、回路基板としての例えば液晶素子の基板２０が端子
２１が形成された面を上方に向けた状態で供給される。
なお、この基板２０の端子２１上にはあらかじめ図示し
ないハンダ材供給手段によって所定量のハンダ材２２が
盛り上げられた状態で供給されている。
【００２５】第２の工程では、まず、図１（ａ）に示す
ように、上記ボンディングステ−ジ１７をＸＹ方向に作
動させ、上記基板２０の各端子２１（ハンダ材２２）…
と上記バンプ付きチップ５の各銅バンプ６（電極５ａ）
…とを対向位置決めする。
ように、上記ボンディングステ−ジ１７をＸＹ方向に作
動させ、上記基板２０の各端子２１（ハンダ材２２）…
と上記バンプ付きチップ５の各銅バンプ６（電極５ａ）
…とを対向位置決めする。
【００２６】上記ＬＳＩチップ５と基板２０とが対向位
置決めされたなら、図１（ｂ）に示すように、上記ボン
ディングツ−ル１６は下降駆動され、上記ＬＳＩチップ
５を上記基板２０の方向に加熱しつつ押圧する。このと
き、上記ＬＳＩチップ５のまわりは図示しない還元ガス
供給手段によって第２の還元雰囲気Ｂ（酸化防止雰囲
気）に覆われていて、上記チップ５が加熱されることに
よって上記銅バンプ６の表面が酸化するのを有効に防止
する。
置決めされたなら、図１（ｂ）に示すように、上記ボン
ディングツ−ル１６は下降駆動され、上記ＬＳＩチップ
５を上記基板２０の方向に加熱しつつ押圧する。このと
き、上記ＬＳＩチップ５のまわりは図示しない還元ガス
供給手段によって第２の還元雰囲気Ｂ（酸化防止雰囲
気）に覆われていて、上記チップ５が加熱されることに
よって上記銅バンプ６の表面が酸化するのを有効に防止
する。
【００２７】以上の動作によって、第２の工程が終了
し、上記銅バンプ６と上記端子２１上に供給されたハン
ダ材２２とが熱圧着され、上記ＬＳＩチップ５の電極と
上記基板２０の端子２１は電気的に接続される。
し、上記銅バンプ６と上記端子２１上に供給されたハン
ダ材２２とが熱圧着され、上記ＬＳＩチップ５の電極と
上記基板２０の端子２１は電気的に接続される。
【００２８】このような構成によれば、バンプ６の材料
に銅を使用することで、金のように「くわれ」が生じる
ことがなく、また接合境界面に合金層が発達してボイド
（空孔）などの不良が生じることも少ない。
に銅を使用することで、金のように「くわれ」が生じる
ことがなく、また接合境界面に合金層が発達してボイド
（空孔）などの不良が生じることも少ない。
【００２９】さらに、このような構成によれば、銅バン
プ６をハンダや金のメッキで覆わなくても、上記銅バン
プ６を第１、第２の還元雰囲気Ａ、Ｂ中で処理するよう
にしたので、この銅バンプ６の表面が酸化することが少
ない。このことで、ＰＥＰ工程等の面倒な工程が省略さ
れると共に、上記銅バンプ６のハンダ濡れ性が低下する
ことが少ないから十分な接合強度を得ることができる。
なお、この発明は上記一実施例に限定されるものではな
く、発明の要旨を変更しない範囲で種々変形可能であ
る。
プ６をハンダや金のメッキで覆わなくても、上記銅バン
プ６を第１、第２の還元雰囲気Ａ、Ｂ中で処理するよう
にしたので、この銅バンプ６の表面が酸化することが少
ない。このことで、ＰＥＰ工程等の面倒な工程が省略さ
れると共に、上記銅バンプ６のハンダ濡れ性が低下する
ことが少ないから十分な接合強度を得ることができる。
なお、この発明は上記一実施例に限定されるものではな
く、発明の要旨を変更しない範囲で種々変形可能であ
る。
【００３０】例えば、上記一実施例では、酸化防止雰囲
気として還元ガスによる第１、第２の還元雰囲気Ａ、Ｂ
を採用していたが、これに限定されるものではなく、例
えばアルゴンガスと水素の混合ガスによる不活性ガス雰
囲気や窒素ガスによる窒素ガス雰囲気であっても良い。
要はバンプ表面の酸化を防止できる雰囲気であれば良
い。
気として還元ガスによる第１、第２の還元雰囲気Ａ、Ｂ
を採用していたが、これに限定されるものではなく、例
えばアルゴンガスと水素の混合ガスによる不活性ガス雰
囲気や窒素ガスによる窒素ガス雰囲気であっても良い。
要はバンプ表面の酸化を防止できる雰囲気であれば良
い。
【００３１】また、第１、第２の工程で、その雰囲気を
異ならせても良い。例えば、第１の工程では還元雰囲気
を採用し、第２の工程では不活性ガス雰囲気を採用する
ようにしても良い。
異ならせても良い。例えば、第１の工程では還元雰囲気
を採用し、第２の工程では不活性ガス雰囲気を採用する
ようにしても良い。
【００３２】さらに、例えば、上記回路基板は液晶素子
の基板２０に限定されるものではなく、他の回路基板で
あってもよい。例えば、インナ−リ−ドにハンダコ−ト
したＴＡＢのフィルムキャリアに対しても実装可能であ
る。
の基板２０に限定されるものではなく、他の回路基板で
あってもよい。例えば、インナ−リ−ドにハンダコ−ト
したＴＡＢのフィルムキャリアに対しても実装可能であ
る。
【００３３】また、回路基板が大きく、上記ＬＳＩチッ
プや他の電子部品を多数個実装するような場合には、上
記第２の工程として上記ボンディングツ−ル１６により
一つずつ実装するのではなく、リフロ−ハンダ付けによ
り一括的に実装するようにしても良い。
プや他の電子部品を多数個実装するような場合には、上
記第２の工程として上記ボンディングツ−ル１６により
一つずつ実装するのではなく、リフロ−ハンダ付けによ
り一括的に実装するようにしても良い。
【００３４】リフロ−ハンダ付けによれば、上記ＬＳＩ
チップ５を、上記第１の工程で形成された銅バンプ６を
上記回路基板の端子に印刷されたハンダペ−ストに接触
させた状態で載置し、この回路基板を還元雰囲気炉（リ
フロ−炉）内に挿入する。このことで、上記ハンダペ−
ストは溶融して、上記ＬＳＩチップ５の電極５ａと回路
基板の端子は還元雰囲気内でボンディング（接合）され
る。
チップ５を、上記第１の工程で形成された銅バンプ６を
上記回路基板の端子に印刷されたハンダペ−ストに接触
させた状態で載置し、この回路基板を還元雰囲気炉（リ
フロ−炉）内に挿入する。このことで、上記ハンダペ−
ストは溶融して、上記ＬＳＩチップ５の電極５ａと回路
基板の端子は還元雰囲気内でボンディング（接合）され
る。
【００３５】
【発明の効果】以上述べたように、この発明は、半導体
素子を回路基板に実装することで半導体装置を製造する
半導体装置の製造方法において、酸化防止雰囲気中で、
半導体素子の電極上に銅製のボ−ルバンプを形成する第
１の工程と、この銅製のボ−ルバンプと回路基板の端子
とを酸化防止雰囲気中で加熱して接合する第２の工程と
を具備することを特徴とするものである。
素子を回路基板に実装することで半導体装置を製造する
半導体装置の製造方法において、酸化防止雰囲気中で、
半導体素子の電極上に銅製のボ−ルバンプを形成する第
１の工程と、この銅製のボ−ルバンプと回路基板の端子
とを酸化防止雰囲気中で加熱して接合する第２の工程と
を具備することを特徴とするものである。
【００３６】このような構成によれば、銅バンプを用
い、かつこの銅バンプにハンダなどのメッキを施すこと
なく、このチップを回路基板に実装することができると
共に、上記銅バンプの表面が酸化することは少ない。こ
のことにより、構成が簡単でかつ接続不良の少ない実装
を行うことが可能である。
い、かつこの銅バンプにハンダなどのメッキを施すこと
なく、このチップを回路基板に実装することができると
共に、上記銅バンプの表面が酸化することは少ない。こ
のことにより、構成が簡単でかつ接続不良の少ない実装
を行うことが可能である。
【図１】（ａ）、（ｂ）は、この発明の一実施例の第２
の工程を示す工程図。
の工程を示す工程図。
【図２】（ａ）〜（ｃ）は、同じく、第１の工程を示す
工程図。
工程図。
Ａ…第１の還元雰囲気（酸化防止雰囲気）、Ｂ…第２の
還元雰囲気（酸化防止雰囲気）、５…ＬＳＩチップ（半
導体素子）、５ａ…電極、６…銅バンプ（ボ−ルバン
プ）、２０…基板（回路基板）、２１…端子。
還元雰囲気（酸化防止雰囲気）、５…ＬＳＩチップ（半
導体素子）、５ａ…電極、６…銅バンプ（ボ−ルバン
プ）、２０…基板（回路基板）、２１…端子。
Claims (1)
- 【請求項１】 半導体素子を回路基板に実装することで
半導体装置を製造する半導体装置の製造方法において、 酸化防止雰囲気中で、半導体素子の電極上に銅製のボ−
ルバンプを形成する第１の工程と、この銅製のボ−ルバ
ンプと回路基板の端子とを酸化防止雰囲気中で加熱して
接合する第２の工程とを具備することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5015385A JPH06232209A (ja) | 1993-02-02 | 1993-02-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5015385A JPH06232209A (ja) | 1993-02-02 | 1993-02-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06232209A true JPH06232209A (ja) | 1994-08-19 |
Family
ID=11887283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5015385A Pending JPH06232209A (ja) | 1993-02-02 | 1993-02-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06232209A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015216350A (ja) * | 2014-04-23 | 2015-12-03 | ソニー株式会社 | 半導体装置、および製造方法 |
-
1993
- 1993-02-02 JP JP5015385A patent/JPH06232209A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015216350A (ja) * | 2014-04-23 | 2015-12-03 | ソニー株式会社 | 半導体装置、および製造方法 |
| US10600838B2 (en) | 2014-04-23 | 2020-03-24 | Sony Corporation | Semiconductor device and method of manufacturing thereof |
| US11476291B2 (en) | 2014-04-23 | 2022-10-18 | Sony Corporation | Semiconductor device and method of manufacturing thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6157080A (en) | Semiconductor device using a chip scale package | |
| JP3935370B2 (ja) | バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US7021521B2 (en) | Bump connection and method and apparatus for forming said connection | |
| JP3584930B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US7352055B2 (en) | Semiconductor package with controlled solder bump wetting | |
| KR960006967B1 (ko) | 전자부품의 전극과 리드의 접합방법 | |
| US5877079A (en) | Method for manufacturing a semiconductor device and a method for mounting a semiconductor device for eliminating a void | |
| JPH06151701A (ja) | 半導体装置の製造方法 | |
| JP2010118534A (ja) | 半導体装置およびその製造方法 | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| JP2001024085A (ja) | 半導体装置 | |
| KR100432325B1 (ko) | 전극형성방법 및 그에 이용되는 범프 전극 피형성체 | |
| US6699780B1 (en) | Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching | |
| US20020039807A1 (en) | Manufacturing method of a semiconductor device | |
| JPH06232209A (ja) | 半導体装置の製造方法 | |
| JP3370842B2 (ja) | 半導体装置の実装構造 | |
| KR101939563B1 (ko) | 플럭스 리스 플립칩 패키지 제조장치 및 제조방법 | |
| JP4318893B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH10308415A (ja) | 電極、電子部品、電子装置および電子部品の実装方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| KR100485590B1 (ko) | 솔더 페이스트 프린트를 이용한 웨이퍼 범핑 방법 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JPH1123656A (ja) | フリップチップｉｃの検査方法及び検査用基板 | |
| JP3454097B2 (ja) | 電子部品および電子部品の製造方法 | |
| JP3235192B2 (ja) | 配線基板の接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |