JPH06231284A - 複峰メンバーシップ関数発生回路 - Google Patents
複峰メンバーシップ関数発生回路Info
- Publication number
- JPH06231284A JPH06231284A JP5015621A JP1562193A JPH06231284A JP H06231284 A JPH06231284 A JP H06231284A JP 5015621 A JP5015621 A JP 5015621A JP 1562193 A JP1562193 A JP 1562193A JP H06231284 A JPH06231284 A JP H06231284A
- Authority
- JP
- Japan
- Prior art keywords
- membership function
- circuit
- generation circuit
- membership
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Feedback Control In General (AREA)
Abstract
(57)【要約】
【構成】 メンバーシップ値がアナログ電圧で表現され
るメンバーシップ関数（ＭＦ）発生回路において、外部
より与えられたＭＦの傾きを正方向にシフトし、ＭＦの
一方の辺の基準を発生させる一辺基準発生回路（３）
と、外部より与えられたＭＦの傾きを負方向にシフト
し、ＭＦの他方の辺の基準を発生させる他辺基準発生回
路（４）と、前記二つの辺基準発生回路（３），（４）
で発生したＭＦの一方の辺の基準と他方の辺の基準の間
を、任意に分圧する分圧回路（２５）と、前記分圧回路
で発生した複数のＭＦの辺の基準からＭＦを発生させる
回路（１５〜１９）とを備えた。 【効果】 一つのユニットで複数の合同な三角形型メン
バーシップ関数を発生させることができる。また、メン
バーシップ関数の設定手順が簡単になる。
るメンバーシップ関数（ＭＦ）発生回路において、外部
より与えられたＭＦの傾きを正方向にシフトし、ＭＦの
一方の辺の基準を発生させる一辺基準発生回路（３）
と、外部より与えられたＭＦの傾きを負方向にシフト
し、ＭＦの他方の辺の基準を発生させる他辺基準発生回
路（４）と、前記二つの辺基準発生回路（３），（４）
で発生したＭＦの一方の辺の基準と他方の辺の基準の間
を、任意に分圧する分圧回路（２５）と、前記分圧回路
で発生した複数のＭＦの辺の基準からＭＦを発生させる
回路（１５〜１９）とを備えた。 【効果】 一つのユニットで複数の合同な三角形型メン
バーシップ関数を発生させることができる。また、メン
バーシップ関数の設定手順が簡単になる。
Description
【０００１】
【産業上の利用分野】本発明は、ファジィ理論の応用を
アナログタイプのハードウエアで実現する際のメンバー
シップ関数発生回路に関するものである。
アナログタイプのハードウエアで実現する際のメンバー
シップ関数発生回路に関するものである。
【０００２】
【従来の技術】あいまいな知識や情報を定量化して取り
扱えるファジィ理論は、近年、家電製品やプラント制御
などの分野でその応用が多数実現されている。ファジィ
理論の実用化にはソフトウエアによるものとハードウエ
アによるものとがあるが、最近では高速性への要求など
からファジィ専用のハードウエアが登場している。専用
ハードウエアにはデジタルタイプとアナログタイプがあ
るが、本発明はアナログタイプのファジィハードウエア
に関連している。
扱えるファジィ理論は、近年、家電製品やプラント制御
などの分野でその応用が多数実現されている。ファジィ
理論の実用化にはソフトウエアによるものとハードウエ
アによるものとがあるが、最近では高速性への要求など
からファジィ専用のハードウエアが登場している。専用
ハードウエアにはデジタルタイプとアナログタイプがあ
るが、本発明はアナログタイプのファジィハードウエア
に関連している。
【０００３】ファジィ理論では、あいまいさを含む情報
はメンバーシップ関数で記述されるため、ハードウエア
にはメンバーシップ関数を発生させる手段が要求され
る。アナログタイプのハードウエアでは、メンバーシッ
プ関数の値は、例えばアナログ電圧で表現され、具体的
なメンバーシップ関数発生回路は差動増幅回路、オペア
ンプ（演算増幅器）などで構成されていた。
はメンバーシップ関数で記述されるため、ハードウエア
にはメンバーシップ関数を発生させる手段が要求され
る。アナログタイプのハードウエアでは、メンバーシッ
プ関数の値は、例えばアナログ電圧で表現され、具体的
なメンバーシップ関数発生回路は差動増幅回路、オペア
ンプ（演算増幅器）などで構成されていた。
【０００４】図４に差動増幅回路によるメンバーシップ
関数発生回路の例を示す。この回路では、ＲＬ，ＲＥ
１，ＲＥ２，ＶＬ１，ＶＬ２といったパラメータを調整
することによって三角形型、台形型、Ｓ型（ローレベル
からハイレベルに一定傾斜で変化する型）、Ｚ型（ハイ
レベルからローレベルに一定傾斜で変化する型）などの
メンバーシップ関数を一つだけ発生させることができ
る。なお、図４中、Ｑ１，Ｑ２は定電流源である。
関数発生回路の例を示す。この回路では、ＲＬ，ＲＥ
１，ＲＥ２，ＶＬ１，ＶＬ２といったパラメータを調整
することによって三角形型、台形型、Ｓ型（ローレベル
からハイレベルに一定傾斜で変化する型）、Ｚ型（ハイ
レベルからローレベルに一定傾斜で変化する型）などの
メンバーシップ関数を一つだけ発生させることができ
る。なお、図４中、Ｑ１，Ｑ２は定電流源である。
【０００５】
【発明が解決しようとする課題】ファジィ推論では、複
数のメンバーシップ関数が必要である。また、それらの
メンバーシップ関数としては図５のような合同な三角形
型メンバーシップ関数が使われることが多い。図５
（ａ）は傾斜が緩やかな場合、（ｂ）は傾斜が急な場合
を示している。
数のメンバーシップ関数が必要である。また、それらの
メンバーシップ関数としては図５のような合同な三角形
型メンバーシップ関数が使われることが多い。図５
（ａ）は傾斜が緩やかな場合、（ｂ）は傾斜が急な場合
を示している。
【０００６】従来技術では、一つのユニットで、一つの
メンバーシップ関数しか発生させることができなかっ
た。このため、複数のメンバーシップ関数を得るために
は複数のユニットが必要であった。また、それぞれのユ
ニットに対して独立にメンバーシップ関数を調整する必
要があったので、合同な三角形型メンバーシップ関数を
得る手間は必要以上に煩雑であった。
メンバーシップ関数しか発生させることができなかっ
た。このため、複数のメンバーシップ関数を得るために
は複数のユニットが必要であった。また、それぞれのユ
ニットに対して独立にメンバーシップ関数を調整する必
要があったので、合同な三角形型メンバーシップ関数を
得る手間は必要以上に煩雑であった。
【０００７】本発明が解決すべき課題は、一つのユニッ
トで複数の合同な三角形型メンバーシップ関数を簡単な
手順で発生させることが可能なアナログ電圧タイプのメ
ンバーシップ関数発生回路を提供することにある。
トで複数の合同な三角形型メンバーシップ関数を簡単な
手順で発生させることが可能なアナログ電圧タイプのメ
ンバーシップ関数発生回路を提供することにある。
【０００８】
【課題を解決するための手段】前記課題を解決するた
め、本発明の複峰型メンバーシップ関数発生回路は、メ
ンバーシップ値がアナログ電圧で表現されるメンバーシ
ップ関数発生回路において、（１）外部より与えられた
メンバーシップ関数の傾きを正方向にシフトし、メンバ
ーシップ関数の一方の辺の基準を発生させる一辺基準発
生回路と、（２）外部より与えられたメンバーシップ関
数の傾きを負方向にシフトし、メンバーシップ関数の他
方の辺の基準を発生させる他辺基準発生回路と、（３）
前記二つの辺基準発生回路で発生したメンバーシップ関
数の一方の辺の基準と他方の辺の基準の間を、任意に分
圧する分圧回路と、（４）前記分圧回路で発生した複数
のメンバーシップ関数の辺の基準からメンバーシップ関
数を発生させる回路とを備えた構成としている。
め、本発明の複峰型メンバーシップ関数発生回路は、メ
ンバーシップ値がアナログ電圧で表現されるメンバーシ
ップ関数発生回路において、（１）外部より与えられた
メンバーシップ関数の傾きを正方向にシフトし、メンバ
ーシップ関数の一方の辺の基準を発生させる一辺基準発
生回路と、（２）外部より与えられたメンバーシップ関
数の傾きを負方向にシフトし、メンバーシップ関数の他
方の辺の基準を発生させる他辺基準発生回路と、（３）
前記二つの辺基準発生回路で発生したメンバーシップ関
数の一方の辺の基準と他方の辺の基準の間を、任意に分
圧する分圧回路と、（４）前記分圧回路で発生した複数
のメンバーシップ関数の辺の基準からメンバーシップ関
数を発生させる回路とを備えた構成としている。
【０００９】
【作用】本発明によるメンバーシップ関数発生回路は、
外部から入力されたメンバーシップ関数の斜辺の傾きを
基準に、メンバーシップ関数の一方の辺の基準と他方の
辺の基準を発生させる。また、発生した一方の辺の基準
と他方の辺の基準の間を任意のラベル位置に分圧し、分
圧されたメンバーシップ関数の辺の基準から、任意のラ
ベルの三角形型メンバーシップ関数を発生させる。
外部から入力されたメンバーシップ関数の斜辺の傾きを
基準に、メンバーシップ関数の一方の辺の基準と他方の
辺の基準を発生させる。また、発生した一方の辺の基準
と他方の辺の基準の間を任意のラベル位置に分圧し、分
圧されたメンバーシップ関数の辺の基準から、任意のラ
ベルの三角形型メンバーシップ関数を発生させる。
【００１０】
【実施例】以下、本発明を実施例を参照しながら具体的
に説明する。図１に本発明の実施例を示す。同図は回路
をオペアンプで構成し、五つの合同な三角形型メンバー
シップ関数を発生させることができる回路である。図中
１はメンバーシップ関数の辺の基準を発生させる基準辺
発生回路、３は基準辺発生回路１の出力からメンバーシ
ップ関数の右辺の基準を発生させる右辺基準発生回路、
４は基準辺発生回路１の出力から左辺の基準を発生させ
る左辺基準発生回路、５はＪ関数（ある点でローレベル
から正の傾斜で変化する関数）を発生させる回路（７，
９，１１，１３も同様）、６はΓ関数（ある点まで正の
傾斜で変化し、前記点でハイレベルになる関数）を発生
させる回路（８，１０，１２，１４も同様）、１５はＪ
関数発生回路５とΓ関数発生回路６の出力の差（１７は
９と１０の差、１８は１１と１２の差、１９は１３と１
４の差、１６は７と８の差）を演算すると同時に高さを
設定する回路、２は入力バッファ、２０，２１，２２，
２３，２４は出力バッファである。
に説明する。図１に本発明の実施例を示す。同図は回路
をオペアンプで構成し、五つの合同な三角形型メンバー
シップ関数を発生させることができる回路である。図中
１はメンバーシップ関数の辺の基準を発生させる基準辺
発生回路、３は基準辺発生回路１の出力からメンバーシ
ップ関数の右辺の基準を発生させる右辺基準発生回路、
４は基準辺発生回路１の出力から左辺の基準を発生させ
る左辺基準発生回路、５はＪ関数（ある点でローレベル
から正の傾斜で変化する関数）を発生させる回路（７，
９，１１，１３も同様）、６はΓ関数（ある点まで正の
傾斜で変化し、前記点でハイレベルになる関数）を発生
させる回路（８，１０，１２，１４も同様）、１５はＪ
関数発生回路５とΓ関数発生回路６の出力の差（１７は
９と１０の差、１８は１１と１２の差、１９は１３と１
４の差、１６は７と８の差）を演算すると同時に高さを
設定する回路、２は入力バッファ、２０，２１，２２，
２３，２４は出力バッファである。
【００１１】図１において、入力ＶＩＮはメンバーシッ
プ関数の中心位置電圧ＶＸにより横軸（入力軸）方向に
シフトされると同時に抵抗Ｒ0 と可変抵抗ＶＲとの比に
よって傾きが決定され、反転された形でＡ点に出力され
る（図２（ａ）参照）。これがメンバーシップ関数の辺
の基準を形成することになる。Ａ点の出力は次式で表さ
れる。
プ関数の中心位置電圧ＶＸにより横軸（入力軸）方向に
シフトされると同時に抵抗Ｒ0 と可変抵抗ＶＲとの比に
よって傾きが決定され、反転された形でＡ点に出力され
る（図２（ａ）参照）。これがメンバーシップ関数の辺
の基準を形成することになる。Ａ点の出力は次式で表さ
れる。
【００１２】 Ａ＝−（ＶＲ／Ｒ0 ）・（ＶＩＮ＋ＶＸ） （１）
【００１３】基準辺発生回路１の出力は、一方で右辺基
準発生回路３の入力となり、他方で左辺基準発生回路４
の入力となる。右辺基準発生回路３に入力された基準辺
発生回路１の出力Ａ点は、外部入力ＶＷによって横軸方
向にＶＷ・Ｒ0 ／ＶＲだけシフトし、反転され、メンバ
ーシップ関数の一方の辺の基準が設定される。左辺基準
発生回路４に入力された基準辺発生回路１の出力Ａ点
は、外部入力ＶＷによって横軸方向に−ＶＷ・Ｒ0 ／Ｖ
Ｒだけシフトし、反転されメンバーシップ関数の他方の
辺の基準が設定される。更に一方の辺の基準と他方の辺
の基準の間が分圧回路（図中２５）により分圧される
（図２（ｂ）参照）。Ｂ点，Ｃ点，Ｄ点，Ｅ点，Ｆ点の
出力はそれぞれ次式で表される。
準発生回路３の入力となり、他方で左辺基準発生回路４
の入力となる。右辺基準発生回路３に入力された基準辺
発生回路１の出力Ａ点は、外部入力ＶＷによって横軸方
向にＶＷ・Ｒ0 ／ＶＲだけシフトし、反転され、メンバ
ーシップ関数の一方の辺の基準が設定される。左辺基準
発生回路４に入力された基準辺発生回路１の出力Ａ点
は、外部入力ＶＷによって横軸方向に−ＶＷ・Ｒ0 ／Ｖ
Ｒだけシフトし、反転されメンバーシップ関数の他方の
辺の基準が設定される。更に一方の辺の基準と他方の辺
の基準の間が分圧回路（図中２５）により分圧される
（図２（ｂ）参照）。Ｂ点，Ｃ点，Ｄ点，Ｅ点，Ｆ点の
出力はそれぞれ次式で表される。
【００１４】 Ｂ＝（ＶＲ／Ｒ0 ）・（ＶＩＮ＋ＶＸ）＋ＶＷ・Ｒ0 ／ＶＲ （２） Ｃ＝（ＶＲ／Ｒ0 ）・（ＶＩＮ＋ＶＸ）−ＶＷ・Ｒ0 ／ＶＲ （３） Ｄ＝（ＶＲ／Ｒ0 ）・（ＶＩＮ＋ＶＸ）＋ＶＷ・Ｒ0 ／２ＶＲ （４） Ｅ＝（ＶＲ／Ｒ0 ）・（ＶＩＮ＋ＶＸ） （５） Ｆ＝（ＶＲ／Ｒ0 ）・（ＶＩＮ＋ＶＸ）−ＶＷ・Ｒ0 ／２ＶＲ （６）
【００１５】Ｂ点の出力は次段の理想ダイオード回路
５，６（Ｃ点〜Ｆ点も同様、それぞれ理想ダイオード回
路７と８，９と１０，１１と１２，１３と１４）に入力
され０ｖでクリップされる（図２（ｃ）参照）。この出
力Ｇ点、Ｈ点が差動増幅回路１５（Ｉ点〜Ｐ点もそれぞ
れ差動増幅回路１６〜１９）に入力され、一方ではメン
バーシップ関数の高さ設定値ＶＨが入力される。入力さ
れたＧ点〜Ｐ点が差動増幅回路１５〜１９により比較演
算され、ＶＨだけ縦軸方向にシフトされた形でＱ点〜Ｕ
点に出力される（図２（ｄ）参照）。これらの出力が出
力バッファ２０〜２４に入力されると同時に理想ダイオ
ードにより０ｖでクリップされ、合同な五つの三角形型
メンバーシップ関数がＶ0 （ＮＢ〜ＰＢ）として出力さ
れる（図２（ｅ）参照）。
５，６（Ｃ点〜Ｆ点も同様、それぞれ理想ダイオード回
路７と８，９と１０，１１と１２，１３と１４）に入力
され０ｖでクリップされる（図２（ｃ）参照）。この出
力Ｇ点、Ｈ点が差動増幅回路１５（Ｉ点〜Ｐ点もそれぞ
れ差動増幅回路１６〜１９）に入力され、一方ではメン
バーシップ関数の高さ設定値ＶＨが入力される。入力さ
れたＧ点〜Ｐ点が差動増幅回路１５〜１９により比較演
算され、ＶＨだけ縦軸方向にシフトされた形でＱ点〜Ｕ
点に出力される（図２（ｄ）参照）。これらの出力が出
力バッファ２０〜２４に入力されると同時に理想ダイオ
ードにより０ｖでクリップされ、合同な五つの三角形型
メンバーシップ関数がＶ0 （ＮＢ〜ＰＢ）として出力さ
れる（図２（ｅ）参照）。
【００１６】また、ＶＷを変化させることによりメンバ
ーシップ関数の間隔を変えることができる。これによっ
て、メンバーシップ関数の重なり具合を調整することが
できる（図３（ａ）参照）。
ーシップ関数の間隔を変えることができる。これによっ
て、メンバーシップ関数の重なり具合を調整することが
できる（図３（ａ）参照）。
【００１７】可変抵抗器ＶＲを変化させると五つのメン
バーシップ関数を同時に横軸方向に伸縮させることがで
きる。この場合、ＶＷによって調整したメンバーシップ
関数の重なり具合は変化しない（図３（ｂ）参照）。さ
らにＶＸによって五つのメンバーシップ関数を同時に横
軸方向に動かすことができる（図３（ｃ）参照）。
バーシップ関数を同時に横軸方向に伸縮させることがで
きる。この場合、ＶＷによって調整したメンバーシップ
関数の重なり具合は変化しない（図３（ｂ）参照）。さ
らにＶＸによって五つのメンバーシップ関数を同時に横
軸方向に動かすことができる（図３（ｃ）参照）。
【００１８】このように、ＶＷ，ＶＲ，ＶＸといった三
つのパラメータによって「合同で等間隔な五つのメンバ
ーシップ関数」を自由に調整することができる。
つのパラメータによって「合同で等間隔な五つのメンバ
ーシップ関数」を自由に調整することができる。
【００１９】なお、分圧回路２５を構成する４つの抵抗
ＲＲの値を個々に調整すれば、メンバーシップ関数の位
置を個々に調整することもできる。これにより、抵抗の
バラツキなどによるメンバーシップ関数の位置ずれを補
正することができる。その必要がなければ抵抗ＲＲは固
定抵抗にしておいてもよい。
ＲＲの値を個々に調整すれば、メンバーシップ関数の位
置を個々に調整することもできる。これにより、抵抗の
バラツキなどによるメンバーシップ関数の位置ずれを補
正することができる。その必要がなければ抵抗ＲＲは固
定抵抗にしておいてもよい。
【００２０】
【発明の効果】上述したように、本発明によれば、一つ
のユニットで複数の合同な三角形型メンバーシップ関数
を発生させることができる。また、メンバーシップ関数
の設定手順が簡単になる。
のユニットで複数の合同な三角形型メンバーシップ関数
を発生させることができる。また、メンバーシップ関数
の設定手順が簡単になる。
【図１】 本発明の実施例を示す回路図である。
【図２】 本発明によるメンバーシップ関数の生成過程
の説明図である。
の説明図である。
【図３】 本発明によるメンバーシップ関数の調整の説
明図である。
明図である。
【図４】 従来のメンバーシップ関数発生回路の例を示
す回路図である。
す回路図である。
【図５】 複数のメンバーシップ関数の例を示す説明図
である。
である。
１ 基準辺発生回路、２ 入力バッファ、３ 右辺基準
発生回路、４ 左辺基準発生回路、５，７，９，１１，
１３ Ｊ関数発生回路、６，８，１０，１２，１４ Γ
関数発生回路、１５，１６，１７，１８，１９ 高さ設
定回路、２０，２１，２２，２３，２４ 出力バッフ
ァ、２５ 分圧回路
発生回路、４ 左辺基準発生回路、５，７，９，１１，
１３ Ｊ関数発生回路、６，８，１０，１２，１４ Γ
関数発生回路、１５，１６，１７，１８，１９ 高さ設
定回路、２０，２１，２２，２３，２４ 出力バッフ
ァ、２５ 分圧回路
Claims (1)
- 【請求項１】 メンバーシップ値がアナログ電圧で表現
されるメンバーシップ関数発生回路において、（１）外
部より与えられたメンバーシップ関数の傾きを正方向に
シフトし、メンバーシップ関数の一方の辺の基準を発生
させる一辺基準発生回路と、（２）外部より与えられた
メンバーシップ関数の傾きを負方向にシフトし、メンバ
ーシップ関数の他方の辺の基準を発生させる他辺基準発
生回路と、（３）前記二つの辺基準発生回路で発生した
メンバーシップ関数の一方の辺の基準と他方の辺の基準
の間を、任意に分圧する分圧回路と、（４）前記分圧回
路で発生した複数のメンバーシップ関数の辺の基準から
メンバーシップ関数を発生させる回路とを備えたことを
特徴とする複峰メンバーシップ関数発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5015621A JPH06231284A (ja) | 1993-02-02 | 1993-02-02 | 複峰メンバーシップ関数発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5015621A JPH06231284A (ja) | 1993-02-02 | 1993-02-02 | 複峰メンバーシップ関数発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06231284A true JPH06231284A (ja) | 1994-08-19 |
Family
ID=11893786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5015621A Pending JPH06231284A (ja) | 1993-02-02 | 1993-02-02 | 複峰メンバーシップ関数発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06231284A (ja) |
-
1993
- 1993-02-02 JP JP5015621A patent/JPH06231284A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5315164A (en) | Adaptive clock duty cycle controller | |
| EP0534638B1 (en) | Low jitter clock phase adjust system | |
| SE450676B (sv) | Integrerad krets med ett flertal spennings-stromomvandlare | |
| JPH06231284A (ja) | 複峰メンバーシップ関数発生回路 | |
| US5305251A (en) | Membership function generator | |
| US5610504A (en) | Automatic regulating circuit for regulating target signal through binary search | |
| US5306968A (en) | Rectifier circuit not using clock signal | |
| JPS58206977A (ja) | 電圧比較回路 | |
| JPH0696242A (ja) | メンバーシップ関数発生回路 | |
| US4667171A (en) | Voltage controlled oscillator with temperature compensation | |
| JPH0368570B2 (ja) | ||
| US5299008A (en) | Video tone correction control circuit | |
| JPS62186607A (ja) | 三角波発生装置 | |
| JP2751160B2 (ja) | ジャイレータ遅延装置 | |
| JP2779173B2 (ja) | グレード・コントローラブル・メンバーシップ関数回路，グレード・コントローラブル・メンバーシップ関数発生回路，これらを用いたファジィ・コンピュータおよびファジィ・コントローラ | |
| JPH02134912A (ja) | 単安定マルチバイブレータ回路 | |
| JP2623924B2 (ja) | Ａｇｃ回路 | |
| GB2283872A (en) | Frequency multipliers | |
| JPS63294012A (ja) | ヒステリシス回路 | |
| Abib | Categories of (ℓ, ℛ)-systems | |
| JP3901938B2 (ja) | ビデオａｇｃ回路 | |
| SU830412A1 (ru) | Устройство дл делени напр жений | |
| JPH0575409A (ja) | パルス遅延回路 | |
| JPS61108218A (ja) | 信号発生装置 | |
| JP2010034635A (ja) | 信号レベル検出回路 |