JPH06223974A - 薄膜el素子の誘電体層 - Google Patents

薄膜el素子の誘電体層

Info

Publication number
JPH06223974A
JPH06223974A JP5028573A JP2857393A JPH06223974A JP H06223974 A JPH06223974 A JP H06223974A JP 5028573 A JP5028573 A JP 5028573A JP 2857393 A JP2857393 A JP 2857393A JP H06223974 A JPH06223974 A JP H06223974A
Authority
JP
Japan
Prior art keywords
thin film
dielectric layer
oxygen
nitrogen
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5028573A
Other languages
English (en)
Inventor
Takashi Nire
孝 楡
Akira Matsuno
明 松野
Koji Fuchiwaki
浩二 淵脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Komatsu Ltd
Original Assignee
Komatsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Komatsu Ltd filed Critical Komatsu Ltd
Priority to JP5028573A priority Critical patent/JPH06223974A/ja
Publication of JPH06223974A publication Critical patent/JPH06223974A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】 【目的】 高温において安定性があり、絶縁破壊モード
が自己回復型で、誘電率、絶縁耐圧がともに高く、かつ
生産性の良い薄膜EL素子の誘電体層を提供する。 【構成】 薄膜EL素子の誘電体層の形成に当たり、S
i,Si3 4 ,SiO2 ,SiOx Ny のいずれかを
ターゲットに用い、Ar、酸素、窒素をスパッタガスと
する反応性スパッタ法によってSiOx Ny を成膜す
る。そして、前記SiOx Ny における窒素と酸素との
原子比y/xが0.02〜1.5となるように制御する
ことにより、Qmax が高く、絶縁破壊モードが自己回復
型の誘電体層を得ることができる。この誘電体層は膜内
に水素を含まないので高温における安定性が高く、薄膜
EL素子や薄膜EL素子パネルの第1、第2誘電体層の
どちらに対しても成膜可能である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、フラットパネルディス
プレイとして用いられる薄膜EL素子の誘電体層に関す
る。
【0002】
【従来の技術】薄膜EL素子は近年、表示品質の優れた
フラットパネルディスプレイとして注目されている。自
己発光型であるため視野角が広く、視認性もよい。ま
た、全固体で構成されているため、使用温度範囲が広
く、対衝撃性もよい。前記薄膜EL素子には一般に二重
絶縁構造が用いられている。この構造は、絶縁耐熱性基
板上に第1の電極、第1の誘電体層、発光層、第2の誘
電体層、第2の電極を順次積層したものである。このよ
うな薄膜EL素子の誘電体層に必要な特性として、Qma
x が大きいこと、耐薬品性があること、絶縁破壊モード
が自己回復型であることが要求される。なお、Qmax と
は誘電率と絶縁耐圧との積であり、この値が大きい程薄
膜EL素子は壊れにくくなる。また第2電極を形成する
際、誘電体層に耐薬品性がないと、ウエットエッチング
を行ったときピンホールなどから薬品がしみ込み、発光
層が溶解したり、誘電体層が剥離したりする。
【0003】絶縁破壊モードとは、薄膜EL素子が駆動
中に微小欠陥により絶縁破壊したときの破壊形態であ
り、伝搬型と自己回復型の2種類がある。伝搬型とは、
微小破壊点がその場所だけに留まらず画素全域に広がる
もので、断線の原因となり、表示品質を著しく損ねるも
のである。自己回復型とは、微小破壊点が生じても広が
らないので、断線には至らず、表示品質を著しく損ねる
ことはない。絶縁破壊モードは、誘電体層の種類や電極
に使用される金属の種類によって伝搬型になるか自己回
復型になるかがおおよそ決まる。このような点に基づ
き、プラズマCVD法によりSiON:H薄膜を成膜す
ることが特開平2−189891で提案されている。前
記プラズマCVD法によるSiON:H薄膜は、SiH
4 などのSiを含むガスと、酸素、窒素やN2 O、NH
3 など酸素や窒素を含むガスを真空槽内に導入し、プラ
ズマで分解して基板上に堆積させることにより得ること
ができる。
【0004】
【発明が解決しようとする課題】上記プラズマCVD法
による薄膜は水素を多量に含有するため、高温になると
水素が気体となって薄膜中に気泡を生じたり、膜中から
抜け出したりして不都合を生じる。そのため薄膜EL素
子に適用する場合は、素子を製造するときに最も高温と
なる発光層を成膜した後の第2の誘電体層以外には適用
できない。また、第2の電極を形成する際においても、
密着性を向上させるために高温で成膜することが望まし
いが、前記理由によりこれができない。従って、第1の
誘電体層はスパッタ法などによって成膜されるため、薄
膜EL素子を製造するための成膜装置が多種類になって
しまう。更に、SiH4 、N2 O、NH3 などのガスは
危険性、有害性があり、その取扱いには細心の注意を要
する。また、CVD法はガスの反応であるため、真空槽
内にダストが多く発生し、薄膜の欠陥の原因になる。真
空ポンプ内にも前記ダストが堆積するので、真空槽、真
空ポンプともにメインテナンスに手間がかかる。以上述
べた通り、プラズマCVD法を用いる薄膜EL素子製造
方法は、膜質に問題があるとともに、生産性がよくな
い。本発明は上記従来の問題点に着目してなされたもの
で、高温において安定性があり、絶縁破壊モードが自己
回復型でQmax が大きく、かつ生産性の高い薄膜EL素
子の誘電体層を提供することを目的としている。
【0005】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係る薄膜EL素子の誘電体層は、絶縁性基
板上に第1の電極、第1の誘電体層、発光層、第2の誘
電体層、第2の電極を順次積層してなる薄膜EL素子に
おいて、前記誘電体層がSi,Si3 4 ,SiO2
SiOx Ny のいずれかをターゲットに用い、Ar、酸
素、窒素をスパッタガスとする反応性スパッタ法によっ
て成膜したSiOx Ny からなるものとし、このような
構成において、反応性スパッタ法によって成膜したSi
x y における窒素と酸素との原子比y/xが、0.
02〜1.5であることとした。
【0006】
【作用】SiO2 は絶縁耐圧は高いが誘電率が低いた
め、薄膜EL素子の誘電体層として使用するとQmax が
小さくなる。IC駆動のできるような電圧範囲で駆動さ
せるためには、SiO2 の膜厚を薄くしなければならな
いが、前記膜厚を薄くするとステップカバレージが悪く
なり、成膜時に欠陥を作りやすい。また、Si3 4
絶縁耐圧が高く、誘電率も比較的高いが、薄膜EL素子
に用いると絶縁破壊モードが伝搬型となる。これに対し
て本発明のように、誘電体層の形成に当たり、Si,S
3 4 ,SiO2 ,SiOx Ny のいずれかをターゲ
ットに用い、スパッタガスにAr、酸素、窒素を用いる
反応性スパッタ法によって、窒素と酸素の原子比y/x
が0.02〜1.5となるようにSiOx Ny 薄膜を形
成すると、絶縁耐圧、誘電率がともに高く、絶縁破壊モ
ードが自己回復型の誘電体層を得ることができる。この
誘電体層の成膜時には危険なガスを使わず、CVD法に
よる場合に比べてダストの発生が少ない。また、膜内に
水素を含まないので高温での安定性があり、薄膜EL素
子の誘電体層として使用する場合、第1、第2のどちら
に対しても使用することができる。
【0007】ここで、Siをターゲットに用いた場合に
ついて説明する。プラズマ中でイオン化され、加速され
たArは、Siターゲットに衝突してSi原子を叩き出
す。叩き出されたSi原子は、ターゲットに対向して設
置された基板上に付着し、薄膜を形成する。このときス
パッタ室内に酸素と窒素とを導入すると、酸素と窒素は
プラズマ中で活性化され、叩き出されたSi原子と反応
して基板上にSiOxNy として付着する。当然のこと
ながら、スパッタガスのArと酸素だけを導入した場合
はSiOx 薄膜となり、スパッタガスのArと窒素だけ
を導入した場合はSiNx 薄膜となる。SiOx 薄膜の
成膜条件下で徐々に窒素を導入した場合、またはSiN
x 薄膜の成膜条件下で徐々に酸素を導入した場合は、酸
素と窒素の比が少しずつ異なるSiON薄膜を得ること
ができる。このようにして得られたSiOx Ny 薄膜
は、酸素が多いときは絶縁破壊モードが自己回復型であ
り、窒素が多いときの破壊モードは伝搬型である。誘電
率が大きいと絶縁破壊モードは伝搬型になるが、窒素と
酸素の原子比y/xが0.02〜1.5の範囲では自己
回復型であり、薄膜EL素子に使用するのに十分なQma
x が得られる。更に、窒素と酸素の原子比y/xが0.
05〜0.7の範囲でQmax は最適の大きさとなる。
【0008】Si3 4 ,SiO2 ,SiOx Ny のい
ずれかをターゲットに用いた場合は、Arによって叩き
出された粒子は必ずしもターゲットの組成と一致せず、
多くの場合NやOが少なくなる。そこで、初めのターゲ
ットの組成比を適当に選び、窒素や酸素を導入してスパ
ッタすると、所望の組成比の薄膜を得ることができる。
【0009】
【実施例】以下に本発明に係る薄膜EL素子の誘電体層
の実施例について、図面を参照して説明する。まず、本
発明による誘電体層の特性を調べるため、ガラス基板上
に電子ビーム蒸着法を用いてITOを0.1μm蒸着
し、その上にSiをターゲットとして酸素と窒素を導入
する反応性スパッタ法により、SiOx Ny 薄膜を成膜
した。更に、Alを電子ビーム蒸着法で0.3μm蒸着
した。このときスパッタのパワーは2〜3kWで、酸
素、窒素の分圧をそれぞれ2×10-3〜3×10-3To
rr、1.5×10-3〜2×10-3Torrとし、トー
タル圧力を3.5×10-3Torrとした。酸素が多い
ときは絶縁破壊モードが自己回復型となり、窒素が多い
と誘電率が大きくなる。窒素が多いときの絶縁破壊モー
ドは伝搬型であるが、図1に示すように自己回復型を示
す窒素と酸素の原子比y/xが0.02〜1.5の範囲
では、SiOx Ny 薄膜のQmax は十分に大きく、薄膜
EL素子に使用するのに十分である。
【0010】薄膜EL素子の製造に当たり、ガラス基板
(たとえばHOYA社のNA40)上に第1の電極とし
てITOを電子ビーム蒸着法で0.1μm蒸着し、フォ
トリソグラフィによりストライプ状にパターニングし
た。その上に第1の誘電体層として、本発明であるSi
をターゲットとし酸素と窒素とを導入する反応性スパッ
タ法により、SiOx Ny 薄膜を0.15μm成膜し
た。このときの酸素および窒素の分圧は、それぞれ3×
10-3Torr、2×10-3Torrである。次にMS
D法により発光層としてZnS:Mnを0.6μm成膜
し、第2の誘電体層として前記と同様にSiOx Ny 薄
膜を0.15μm成膜した。更に第2の電極としてA
l、Cuの順にそれぞれ0.3μmずつAlおよびCu
を電子ビーム蒸着法で蒸着し、ITOと直交するように
ストライプ状にフォトリソグラフィによりパターニング
した。このようにして製造した薄膜ELパネルは、絶縁
耐圧、輝度ともに非常に良好で、断線の生じないパネル
を得ることができた。
【0011】誘電体層の他の実施例として、Si3 4
をターゲットとし、酸素を導入する反応性スパッタ法を
用いてSiOx Ny 薄膜を形成した。このとき得られた
薄膜の窒素と酸素の原子比y/xは0.2〜0.5であ
った。この薄膜を用いて製造した薄膜EL素子は、絶縁
耐圧が良く、良好な輝度電圧特性が得られた。
【0012】
【発明の効果】以上説明したように本発明によれば、薄
膜EL素子の誘電体層の成膜に当たり、Si,Si3
4 ,SiO2 ,SiOx Ny のいずれかをターゲットに
用い、スパッタガスにAr、酸素、窒素を用いる反応性
スパッタ法によってSiOx Ny 薄膜を形成し、窒素と
酸素の原子比y/xが0.02〜1.5となるように制
御することにしたので、誘電率、絶縁耐圧がともに高
く、絶縁破壊モードが自己回復型の誘電体層を得ること
ができる。また、この誘電体層は膜内に水素を含まない
ので高温における安定性が高く、薄膜EL素子や薄膜E
L素子パネルの第1、第2誘電体層のどちらに対しても
使用することができる。このように誘電体層として優れ
た性能を有するとともに、誘電体層の成膜時には危険な
ガスを使わず、反応室内をプラズマCVDなどのように
汚染することがないので、真空槽や真空ポンプのメイン
テナンス回数が少なくて済み、生産性が向上するという
効果も得られる。
【図面の簡単な説明】
【図1】誘電体層SiOx Ny 薄膜における窒素と酸素
の原子比y/xと、誘電率と絶縁耐圧との積Qmax との
関係を示す図である。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板上に第1の電極、第1の誘電
    体層、発光層、第2の誘電体層、第2の電極を順次積層
    してなる薄膜EL素子において、前記誘電体層がSi,
    Si3 4 ,SiO2 ,SiOx Ny のいずれかをター
    ゲットに用い、Ar、酸素、窒素をスパッタガスとする
    反応性スパッタ法によって成膜したSiOx Ny からな
    ることを特徴とする薄膜EL素子の誘電体層。
  2. 【請求項2】 反応性スパッタ法によって成膜したSi
    Ox Ny における窒素と酸素との原子比y/xが、0.
    02〜1.5であることを特徴とする請求項1の薄膜E
    L素子の誘電体層。
JP5028573A 1993-01-25 1993-01-25 薄膜el素子の誘電体層 Pending JPH06223974A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5028573A JPH06223974A (ja) 1993-01-25 1993-01-25 薄膜el素子の誘電体層

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5028573A JPH06223974A (ja) 1993-01-25 1993-01-25 薄膜el素子の誘電体層

Publications (1)

Publication Number Publication Date
JPH06223974A true JPH06223974A (ja) 1994-08-12

Family

ID=12252363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5028573A Pending JPH06223974A (ja) 1993-01-25 1993-01-25 薄膜el素子の誘電体層

Country Status (1)

Country Link
JP (1) JPH06223974A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002275628A (ja) * 2001-03-21 2002-09-25 Sumitomo Bakelite Co Ltd スパッタリング成膜方法
JP2007092095A (ja) * 2005-09-27 2007-04-12 Shincron:Kk 薄膜形成方法及び薄膜形成装置
JP2008010408A (ja) * 2006-06-02 2008-01-17 Semiconductor Energy Lab Co Ltd 発光素子及び発光装置
KR100843302B1 (ko) * 2001-02-19 2008-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 그의 제작방법
US7443097B2 (en) 2001-02-21 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic equipment

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7825419B2 (en) 2001-02-19 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
KR100843302B1 (ko) * 2001-02-19 2008-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 그의 제작방법
US7485478B2 (en) 2001-02-19 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US8497525B2 (en) 2001-02-19 2013-07-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US8679875B2 (en) 2001-02-19 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US8866184B2 (en) 2001-02-19 2014-10-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US9502679B2 (en) 2001-02-19 2016-11-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US9768405B2 (en) 2001-02-19 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US9954196B2 (en) 2001-02-19 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US7443097B2 (en) 2001-02-21 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic equipment
JP2002275628A (ja) * 2001-03-21 2002-09-25 Sumitomo Bakelite Co Ltd スパッタリング成膜方法
JP2007092095A (ja) * 2005-09-27 2007-04-12 Shincron:Kk 薄膜形成方法及び薄膜形成装置
JP2008010408A (ja) * 2006-06-02 2008-01-17 Semiconductor Energy Lab Co Ltd 発光素子及び発光装置

Similar Documents

Publication Publication Date Title
US6471879B2 (en) Buffer layer in flat panel display
JP4889195B2 (ja) ガスバリア性透明樹脂基板、ガスバリア性透明樹脂基板を用いたフレキシブル表示素子、およびガスバリア性透明樹脂基板の製造方法
JPH11224781A (ja) 有機elディスプレイ及びその製造方法
JP2005166400A (ja) 表面保護膜
US5116640A (en) Process for preparing an electroluminescent device
US4880661A (en) Method of manufacturing a thin-film electroluminescent display element
JP2002033186A (ja) 有機発光素子
JPH06223974A (ja) 薄膜el素子の誘電体層
JPH1167460A (ja) 有機el素子およびその製造方法
JPH07211460A (ja) 電界発光素子の製造方法
WO2006043333A1 (ja) ガスバリア性透明樹脂基板、その製造方法、およびガスバリア性透明樹脂基板を用いたフレキシブル表示素子
KR20040088035A (ko) 전계 발광 인광체의 스퍼터 증착 방법
US5074817A (en) Method for manufacturing an electroluminescence display
JPH0544017A (ja) 窒化ケイ素膜の形成方法
CN1643991A (zh) 使用电感耦合式cvd的有机el元件的成膜装置及制造方法
KR20020076849A (ko) 플라스틱 박막형 전계발광소자 및 그 제조방법
JPH1092580A (ja) 薄膜エレクトロルミネッセンス素子およびその製造方法
JPH11135023A (ja) プラズマディスプレイパネルおよびその製造方法
KR20020008352A (ko) 박막형 전계 발광 표시소자
JPH1083887A (ja) 薄膜el素子の製造方法
JP3381292B2 (ja) エレクトロルミネッセンス素子の形成方法
JPH0967671A (ja) TiN膜製造方法
KR970006081B1 (ko) 박막 el 표시소자의 제조방법
JPS63136491A (ja) 薄膜el素子の製造方法
KR950013668B1 (ko) 박막 전계 발광(el) 표시소자 및 그 제조방법