JPH0622232B2 - 半導体装置の配線層間膜の平担化方法 - Google Patents
半導体装置の配線層間膜の平担化方法Info
- Publication number
- JPH0622232B2 JPH0622232B2 JP21423687A JP21423687A JPH0622232B2 JP H0622232 B2 JPH0622232 B2 JP H0622232B2 JP 21423687 A JP21423687 A JP 21423687A JP 21423687 A JP21423687 A JP 21423687A JP H0622232 B2 JPH0622232 B2 JP H0622232B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- insulating film
- coating film
- interlayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に配線層間
絶縁膜の平坦化に関する。
絶縁膜の平坦化に関する。
第１１図乃至第１５図迄は従来行われていた層間絶縁膜
の平坦化方法の内幾つかの説明をする為の図である。
の平坦化方法の内幾つかの説明をする為の図である。
一つの方法は、第１１図に示す様に、下層の半導体素子
や配線１０７により段差のできた半導体基板１０６上に
層間膜１０８を厚く積層した上に、第１２図に示す様に
塗布膜１０９を全面に厚く塗布し、絶縁膜と塗布膜のエ
ッチング速度が互いに等しくなる様な条件で全面エッチ
ングを行い、第１３図に示す様た形状を得る方法であ
る。
や配線１０７により段差のできた半導体基板１０６上に
層間膜１０８を厚く積層した上に、第１２図に示す様に
塗布膜１０９を全面に厚く塗布し、絶縁膜と塗布膜のエ
ッチング速度が互いに等しくなる様な条件で全面エッチ
ングを行い、第１３図に示す様た形状を得る方法であ
る。
又、一つの方法としては第１４図に示す様に前述の基板
と同様な段差のある基板１０６に塗布１１０を塗布し、
その塗布膜１１０自体を層間絶縁膜として利用する方
法、更には第１５図に示す様に、第一の絶縁膜１１１と
第二の絶縁１１２との間に塗布膜厚１１３を挟んで層間
絶縁膜とする方法等が取られていた。
と同様な段差のある基板１０６に塗布１１０を塗布し、
その塗布膜１１０自体を層間絶縁膜として利用する方
法、更には第１５図に示す様に、第一の絶縁膜１１１と
第二の絶縁１１２との間に塗布膜厚１１３を挟んで層間
絶縁膜とする方法等が取られていた。
第１１図乃至第１３図までの方法では、まず、層間絶縁
膜を非常に厚く成長しなくてはならないが、この時、下
層のパターン間にボイド１１４が発生しやすく第１６図
に示す様に全面エッチング後ボイドが基板表面に出てく
る様な事が有ればボイドの中の絶縁膜までエッチングさ
れたり１１５次の配線工程で配線ショートの原因と成る
しそのまま内部に残っていても信頼性上問題を起こす可
能性が高かった。また、塗布膜も塗布膜厚が薄いと下地
のパターンにも沿って凸凹が残る為塗布後の表面を十分
に平坦とするためには非常に厚く塗布しなくては成らな
い。更に、ウェハ全面にわたって層間絶縁膜と塗布膜の
エッチング速度が等しくなくてはならないが一般にエッ
チング速度とウェハ面内均一性の両方を２種類の膜に対
して同等に等しくする事は困難であり、且つ、膜厚が厚
くなければならほどウェハ面内でエッチング膜厚量の多
い所と少ない所の差が増えて、この方法では十分な平坦
化を行なうのは困難であった。又、第１４図に示した様
な方法ては、充分な平坦性を得る為には塗布膜を厚く塗
布しなければならないが、あまり厚くするとクラック等
の問題が発生し易くなる。さらに、一般に塗布膜は耐湿
性などが比較的良くなく塗布牧のみで層間膜を形成する
ことは余り望ましくない。そこで、各種の酸化膜系の絶
縁膜で塗布膜をはさんだして平坦性と層間膜の品質を両
立させようとする第１５図に示す様な方法もあるが、こ
の方法ではヴィアホールの形成などが困難になったり、
ヴィアホール側面の塗布膜が露出している所から残留揮
発成分や吸着していたガスなどが出て来たりして配線品
質を下げる結果になることが多かった。
膜を非常に厚く成長しなくてはならないが、この時、下
層のパターン間にボイド１１４が発生しやすく第１６図
に示す様に全面エッチング後ボイドが基板表面に出てく
る様な事が有ればボイドの中の絶縁膜までエッチングさ
れたり１１５次の配線工程で配線ショートの原因と成る
しそのまま内部に残っていても信頼性上問題を起こす可
能性が高かった。また、塗布膜も塗布膜厚が薄いと下地
のパターンにも沿って凸凹が残る為塗布後の表面を十分
に平坦とするためには非常に厚く塗布しなくては成らな
い。更に、ウェハ全面にわたって層間絶縁膜と塗布膜の
エッチング速度が等しくなくてはならないが一般にエッ
チング速度とウェハ面内均一性の両方を２種類の膜に対
して同等に等しくする事は困難であり、且つ、膜厚が厚
くなければならほどウェハ面内でエッチング膜厚量の多
い所と少ない所の差が増えて、この方法では十分な平坦
化を行なうのは困難であった。又、第１４図に示した様
な方法ては、充分な平坦性を得る為には塗布膜を厚く塗
布しなければならないが、あまり厚くするとクラック等
の問題が発生し易くなる。さらに、一般に塗布膜は耐湿
性などが比較的良くなく塗布牧のみで層間膜を形成する
ことは余り望ましくない。そこで、各種の酸化膜系の絶
縁膜で塗布膜をはさんだして平坦性と層間膜の品質を両
立させようとする第１５図に示す様な方法もあるが、こ
の方法ではヴィアホールの形成などが困難になったり、
ヴィアホール側面の塗布膜が露出している所から残留揮
発成分や吸着していたガスなどが出て来たりして配線品
質を下げる結果になることが多かった。
上述した従来の半導体装置層間膜平坦化方法に対し、本
発明は全面エッチングを２ステップで行ないその２ステ
ップめのエッチング条件を塗布膜のエッチング速度が相
馬絶縁膜をエッチング速度よりも遅くなるようにしてお
り、段差部の低いところで層間膜の膜減りがふせげるの
で、初期の層間膜成長膜厚を必要以上に厚くしなくて良
いので、パターン間にボイドが発生しなくてすむ、エッ
チングが速度比に対して余裕を持たせ更にエッチング終
了後熱処理によりリフローすることで塗布膜と層間膜の
境界部分に作られる小さな段部をなだらかにして良好な
平坦性を得るという相違点を有する。
発明は全面エッチングを２ステップで行ないその２ステ
ップめのエッチング条件を塗布膜のエッチング速度が相
馬絶縁膜をエッチング速度よりも遅くなるようにしてお
り、段差部の低いところで層間膜の膜減りがふせげるの
で、初期の層間膜成長膜厚を必要以上に厚くしなくて良
いので、パターン間にボイドが発生しなくてすむ、エッ
チングが速度比に対して余裕を持たせ更にエッチング終
了後熱処理によりリフローすることで塗布膜と層間膜の
境界部分に作られる小さな段部をなだらかにして良好な
平坦性を得るという相違点を有する。
本発明の半導体装置の配線層間膜の平坦化方法は、半導
体素子が形成等によって、表面に高低差のできた半導体
基板上に、層間絶縁膜を成長する工程と、層間絶縁膜上
に塗布間膜を塗布する工程と、塗布膜を全面エッチング
し相馬絶縁膜の最も高い部分が表面に表れた段階でエッ
チングを終了する工程と、層間絶縁膜対塗布膜のエッチ
ング速度比が１より大となる条件で全面エッチングを行
いエッチングが下層の配線又は半導体素子に達する前に
エッチングを終了する工程と、半導体基板表面に残って
いる塗布膜をすべて除去する工程と、熱処理を行い層間
絶縁膜をリフローさせる工程とを含んでいる。
体素子が形成等によって、表面に高低差のできた半導体
基板上に、層間絶縁膜を成長する工程と、層間絶縁膜上
に塗布間膜を塗布する工程と、塗布膜を全面エッチング
し相馬絶縁膜の最も高い部分が表面に表れた段階でエッ
チングを終了する工程と、層間絶縁膜対塗布膜のエッチ
ング速度比が１より大となる条件で全面エッチングを行
いエッチングが下層の配線又は半導体素子に達する前に
エッチングを終了する工程と、半導体基板表面に残って
いる塗布膜をすべて除去する工程と、熱処理を行い層間
絶縁膜をリフローさせる工程とを含んでいる。
以下に、図面を参照して本発明の一実施例に付き説明す
る。第１図乃至第６図までは、処理工程順に半導体基板
の断面を模式図的に示している。
る。第１図乃至第６図までは、処理工程順に半導体基板
の断面を模式図的に示している。
まず、第１図に示す様に、下層の半導体素子や配線１０
２（タングステンシリサイト等の比較的高温に耐える材
質を使用しているものとする）により段差のできた半導
体基板１０１上にリン及びボロンを不純物として含む酸
化膜１０３（以下ＢＰＳＧと呼ぶ）をＣＶＤ法により、
下地パターンの最小スペースの寸法の約二分の一の厚さ
成長させる。
２（タングステンシリサイト等の比較的高温に耐える材
質を使用しているものとする）により段差のできた半導
体基板１０１上にリン及びボロンを不純物として含む酸
化膜１０３（以下ＢＰＳＧと呼ぶ）をＣＶＤ法により、
下地パターンの最小スペースの寸法の約二分の一の厚さ
成長させる。
続いて、第２図に示す様に、前記基板１０１上に粘度約
８ｃｐ程度のフォト・レジスト１０４を４０００回転ぐ
らいの回転数で塗布する。
８ｃｐ程度のフォト・レジスト１０４を４０００回転ぐ
らいの回転数で塗布する。
次に、第３図に示す様に、Ｏ2ガスによりフォトジスト
１０４の全面エッチングを行ない、ＢＰＳＧ１０３が一
部出て来たところでエッチングを停止する。
１０４の全面エッチングを行ない、ＢＰＳＧ１０３が一
部出て来たところでエッチングを停止する。
次に、第４図に示す様に、同一のエッチングチャンバー
内で、ＣＦ4ガスにより前記半導体基板１０１の全面エ
ッチングを行なう。この時条件を適当に選ぶことによ
り、ＢＰＳＧエッチング速度ウェハ内均一性が良くＢＰ
ＳＧ／フォトレジスタ選択比が約２程度となるように
し、下層の配線１０２の上部にＢＰＳＧ１０３が２００
０Å程度残る所でエッチングを止める。
内で、ＣＦ4ガスにより前記半導体基板１０１の全面エ
ッチングを行なう。この時条件を適当に選ぶことによ
り、ＢＰＳＧエッチング速度ウェハ内均一性が良くＢＰ
ＳＧ／フォトレジスタ選択比が約２程度となるように
し、下層の配線１０２の上部にＢＰＳＧ１０３が２００
０Å程度残る所でエッチングを止める。
次に、第５図に示す様に、フォトレジスト１０４を剥離
する。
する。
次に、下地の配線１０２が耐え得る程度で且ＢＰＳＧ１
０３がリフローする程度の熱処理行ない第６図に示すよ
うな形状を得る。
０３がリフローする程度の熱処理行ない第６図に示すよ
うな形状を得る。
〔実施例２〕 以下に、図面を参照して本発明の一実施例に付き説明す
る。第７図乃至第１０図までは、処理工程順に第二の実
施例における半導体基板の断面を模式図的に示してい
る。但し、第一の実施例の第１図まではまったく同じな
ので省略する。
る。第７図乃至第１０図までは、処理工程順に第二の実
施例における半導体基板の断面を模式図的に示してい
る。但し、第一の実施例の第１図まではまったく同じな
ので省略する。
まず、第７図に示す様に、ＢＰＳＧ１０３を成長した基
板１０１上に有機シリカ１０５を塗布する。
板１０１上に有機シリカ１０５を塗布する。
続いて、第８図に示す様に、ＣＦ4ガスにより有機シリ
カ１０５の全面エッチングを行ない、ＢＰＳＧ１０３が
一部出て来たところでエッチングを停止する。
カ１０５の全面エッチングを行ない、ＢＰＳＧ１０３が
一部出て来たところでエッチングを停止する。
次に、第９図に示す様に、同一のエッチングチャンバー
内で、ＣＨＦ3＋Ｏ2ガスにより前記半導体基板１０１の
全面エッチングを行なう。この時条件を適当に選ぶこと
により、ＢＰＳＧエッチング速度ウェハ内均一性が良く
ＢＰＳＧ／有機シリカ選択比が約２程度となるように
し、下層の配線層１０２の上部にＢＰＳＧ１０３が２０
００Å程度残る所でエッチングを止める。
内で、ＣＨＦ3＋Ｏ2ガスにより前記半導体基板１０１の
全面エッチングを行なう。この時条件を適当に選ぶこと
により、ＢＰＳＧエッチング速度ウェハ内均一性が良く
ＢＰＳＧ／有機シリカ選択比が約２程度となるように
し、下層の配線層１０２の上部にＢＰＳＧ１０３が２０
００Å程度残る所でエッチングを止める。
次に、第１０図に示す様に、有機シリカ１０５を希フッ
酸によりエッチングして除去する。この時、ＢＰＳＧ１
０３のエッチング速度は有機シリカに比べて充分に遅く
選択比がとれるため層間膜の膜減りは殆ど無視できる。
以下、第一の実施例と同じで、熱処理により第６図の形
状を得る。
酸によりエッチングして除去する。この時、ＢＰＳＧ１
０３のエッチング速度は有機シリカに比べて充分に遅く
選択比がとれるため層間膜の膜減りは殆ど無視できる。
以下、第一の実施例と同じで、熱処理により第６図の形
状を得る。
以上説明したように本発明は、層間絶縁膜に塗布膜をし
たあと２ステップで全面エッチングを行ない、その２ス
テップめで層間絶縁膜より塗布膜のエッチング速度が遅
くなるような条件を使用することで段差の低い部分での
膜減りを防ぐので層間絶縁膜の膜厚を必要以上に厚くし
なくて良いので間隔の狭いパターンでボイドが発生する
ことも無く、全面エッチングを行なうエッチング量も比
較的少なくてすむのでエッチング速度のウェハ内均一性
に対する余裕が多くなる。又、熱処理前に塗布膜を除去
して層間膜として使用しないのでヴィアホール側面より
のガス発生も無く配線品質の低下も無い。更に、熱処理
により層間膜をリフローすることで表面に残っているわ
ずかな凸凹をなくす事ができる。以上のことから充分に
平坦で且高品質の層間膜を形成し得る効果を有する。
たあと２ステップで全面エッチングを行ない、その２ス
テップめで層間絶縁膜より塗布膜のエッチング速度が遅
くなるような条件を使用することで段差の低い部分での
膜減りを防ぐので層間絶縁膜の膜厚を必要以上に厚くし
なくて良いので間隔の狭いパターンでボイドが発生する
ことも無く、全面エッチングを行なうエッチング量も比
較的少なくてすむのでエッチング速度のウェハ内均一性
に対する余裕が多くなる。又、熱処理前に塗布膜を除去
して層間膜として使用しないのでヴィアホール側面より
のガス発生も無く配線品質の低下も無い。更に、熱処理
により層間膜をリフローすることで表面に残っているわ
ずかな凸凹をなくす事ができる。以上のことから充分に
平坦で且高品質の層間膜を形成し得る効果を有する。
第１図より第６図までは本発明の第一の実施例を説明す
るための工程順縦断面図である。第７図より第１０図ま
では第二の実施例を説明するための工程順縦断面図であ
る。第１１図より第１６図までは幾つかの従来例を説明
するための縦断面図である。 101……半導体基板、102……配線、103……ＢＰＳＧ、
１０４……フォトレジスト、１０５……有機シリカ、１
０６……半導体基板、１０７……配線、１０８……層間
絶縁膜、１０９……塗布膜、110……塗布膜、111……第
一の絶縁膜、112……第二の絶縁膜、113……塗布膜、11
4……成長膜厚の厚い絶縁膜に発生したボイド、115……
ボイド内の絶縁膜までエッチングした領域。
るための工程順縦断面図である。第７図より第１０図ま
では第二の実施例を説明するための工程順縦断面図であ
る。第１１図より第１６図までは幾つかの従来例を説明
するための縦断面図である。 101……半導体基板、102……配線、103……ＢＰＳＧ、
１０４……フォトレジスト、１０５……有機シリカ、１
０６……半導体基板、１０７……配線、１０８……層間
絶縁膜、１０９……塗布膜、110……塗布膜、111……第
一の絶縁膜、112……第二の絶縁膜、113……塗布膜、11
4……成長膜厚の厚い絶縁膜に発生したボイド、115……
ボイド内の絶縁膜までエッチングした領域。
Claims (1)
- 【請求項１】表面に高低差のできた半導体基板上に絶縁
膜を成長する工程と、前記絶縁膜上に塗布膜を塗布する
工程と、前記塗布膜を全面エッチングし前記絶縁膜の最
も高い部分が表面に表れた段階でエッチングを終了する
工程と、前記絶縁膜対前記塗布膜のエッチング速度比が
１より大となる条件で全面エッチングを行いエッチング
が下層の配線又は半導体素子に達する前にエッチングを
終了する工程と、半導体基板に残っている前記塗布膜を
すべて除去する工程と、熱処理を行い前記絶縁膜をリフ
ローさせる工程とを含む半導体装置の配線層間膜の平坦
化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21423687A JPH0622232B2 (ja) | 1987-08-27 | 1987-08-27 | 半導体装置の配線層間膜の平担化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21423687A JPH0622232B2 (ja) | 1987-08-27 | 1987-08-27 | 半導体装置の配線層間膜の平担化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6457647A JPS6457647A (en) | 1989-03-03 |
| JPH0622232B2 true JPH0622232B2 (ja) | 1994-03-23 |
Family
ID=16652440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21423687A Expired - Lifetime JPH0622232B2 (ja) | 1987-08-27 | 1987-08-27 | 半導体装置の配線層間膜の平担化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0622232B2 (ja) |
-
1987
- 1987-08-27 JP JP21423687A patent/JPH0622232B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6457647A (en) | 1989-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2838992B2 (ja) | 半導体装置の製造方法 | |
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| KR100200297B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPH0622232B2 (ja) | 半導体装置の配線層間膜の平担化方法 | |
| JPS607737A (ja) | 半導体装置の製造方法 | |
| JPH06275577A (ja) | 半導体装置のコンタクトホール形成方法 | |
| KR100271941B1 (ko) | 반도체 장치 및 반도체 장치용 절연막 제조 방법 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPH10214892A (ja) | 半導体装置の製造方法 | |
| JPS60121738A (ja) | 半導体装置の製造方法 | |
| JPS6313347B2 (ja) | ||
| JPH02180052A (ja) | 半導体装置の製造方法 | |
| JPS61232636A (ja) | 半導体装置の製造方法 | |
| KR0163543B1 (ko) | 반도체 배선 형성방법 | |
| JPH0677182A (ja) | 凹凸のある絶縁膜の平坦化方法 | |
| JPH07161720A (ja) | 半導体装置及びその製造方法 | |
| JPH11251312A (ja) | 半導体装置の製造方法 | |
| JPS6321850A (ja) | 半導体装置の製造方法 | |
| JPH0478141A (ja) | 半導体装置の製造方法 | |
| JPH0950999A (ja) | 半導体装置の製造方法 | |
| JPS62291947A (ja) | 半導体装置の製造方法 | |
| JPS6167934A (ja) | 溝埋込分離の形成方法 | |
| JPH05160126A (ja) | 多層配線形成法 | |
| JPH01111353A (ja) | 半導体集積回路の製造方法 |