JPH0621019A - ガリウム砒素上の堆積層のパターン形成及び整列方法 - Google Patents

ガリウム砒素上の堆積層のパターン形成及び整列方法

Info

Publication number
JPH0621019A
JPH0621019A JP8294493A JP8294493A JPH0621019A JP H0621019 A JPH0621019 A JP H0621019A JP 8294493 A JP8294493 A JP 8294493A JP 8294493 A JP8294493 A JP 8294493A JP H0621019 A JPH0621019 A JP H0621019A
Authority
JP
Japan
Prior art keywords
gallium arsenide
layer
mask
deposited layer
amorphous carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8294493A
Other languages
English (en)
Inventor
Hans George Franke
ジョージ フランケ ハンス
Eric T Prince
ティー プリンス エリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eastman Kodak Co
Original Assignee
Eastman Kodak Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eastman Kodak Co filed Critical Eastman Kodak Co
Publication of JPH0621019A publication Critical patent/JPH0621019A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/40Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031Edge-emitting structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • H01L21/30621Vapour phase etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/026Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0262Photo-diodes, e.g. transceiver devices, bidirectional devices
    • H01S5/0264Photo-diodes, e.g. transceiver devices, bidirectional devices for monitoring the laser-output
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054Methods of obtaining the confinement
    • H01S5/2081Methods of obtaining the confinement using special etching techniques
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/105Masks, metal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/106Masks, special
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/93Ternary or quaternary semiconductor comprised of elements from three different groups, e.g. I-III-V
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/945Special, e.g. metal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/948Radiation resist
    • Y10S438/951Lift-off

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Light Receiving Elements (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【目的】 ドライエッチング処理中、ガリウム砒素表面
の所望の領域を保護することができるプロセス統合可能
で耐性のあるマスクを得る。 【構成】 ガリウム砒素基板10上に、マスクとなるべ
きパターン形成可能な層11を設け、この層にリフト・
オフ処理用パターンを形成して、間隔をあけて形成され
た開口部からなる第1の開口部セットを備えたマスクを
得る。次に、このパターン形成されたマスクの上側と、
第1の開口部セットの各開口部の中に、コンタクト層1
2を堆積させ、さらにその上に、耐性を有しプロセス統
合可能なマスクとしての水素化合非晶質カーボン層13
を堆積させる。そして、リフト・オフ・マスクを除去す
ることにより、第1の開口部セットと相補的な位置に第
2の開口部セットを形成し、この第2の開口部セットを
通してガリウム砒素基板10をドライエッチングする。
最後に、水素化合非晶質カーボン層13を除去する。

Description

【発明の詳細な説明】
【0001】
【産業利用上の分野】本発明は、ガリウム砒素上の堆積
層(deposited overlayers)にパターンを形成し、このパ
ターンをドライ処理で形成されるエッチング溝(etch f
eatures)に合わせて整列させる方法に関する。
【0002】
【従来の技術】光学及び/または電子機器に用いるため
に製造されるガリウム砒素(GaAs)集積回路は、ド
ライエッチング処理により、ミラー/ファセット(mirro
rs/facets)や、溝部(channels) 及び侵食部(mesas) 等
の溝(features)を有することが多い(なお、ここにい
う「ガリウム砒素」は、結晶及び多結晶の双方を含み、
ドープの有無を問わない。また、他の要素の添加/不添
加を問わず、ガリウム及び砒素を含む全ての化合物を意
味する)。
【0003】この種の集積回路では、デバイス要素にお
ける表層(overlayer:金属層及び/または誘電体層)
が、ドライエッチング溝の間に必要となることが多い。
このことは、最上部の表面電気コンタクトとして金属層
を必要とするレーザー・ダイオードやフォトダイオード
のような能動装置素子に当てはまる。この種のデバイス
の標準的製作工程では、一連の工程の終わり近くの別々
の処理工程において、リソグラフ手段を用いて電気コン
タクトが設けられパターンが形成される。
【0004】1つの処理工程において他の溝(エッチン
グ溝等)のパターン形成と同時に堆積層(すなわち最上
部の表面コンタクト等)のパターン形成を可能とする方
法には、必要な処理工程数を少なくできるという利点が
ある。しかしながら、このような方法を実施する場合に
は、パターン形成及びその後の処理において表層を損傷
から保護するための適切なマスク(すなわち、高耐性で
かつプロセス統合可能な(process integrable)マスク)
を用いる必要がある。
【0005】集積化されたレーザー及びフォト・ダイオ
ード素子上に堆積される表層としての上部表面電気コン
タクトについて再び考察すると、後の処理工程には、以
下のような工程が含まれる。すなわち、表層とガリウム
砒素間にオーミック・コンタクトを形成するための高温
アニール(熱処理)工程、基板裏面のラッピング及びポ
リッシング工程、裏面に電気コンタクトを設ける工程、
裏面コンタクトとガリウム砒素との間にオーミック・コ
ンタクトを形成するための再度の高温アニール工程、ガ
リウム砒素の溝/ファセット間を分離するための1回以
上のエッチング処理工程、保護マスクの除去工程、およ
び酸、塩基あるいは溶剤を含む溶液中での数回の洗浄工
程、が含まれる。
【0006】ガリウム砒素中にサブミクロン大の小さな
エッチング溝を設けるには、高次の(high degree) 異方
性を与えるための工程が必要となることが多い。ウェッ
ト(湿式)工程は、等方的あるいは結晶的にエッチング
してマスクを傷つけるため、不適切であることが多い。
他方、ドライ工程は、適切な条件下では異方的にエッチ
ングを行うことができ、マスクの損傷を防止できる。
【0007】ガリウム砒素に異方性を与えるドライ工程
の多くは、イオンを基礎とする技術を用いたものであ
る。これらの技術は、ある種の反応補助(reactive assi
stance) を得るために化学的作用を利用している。最も
一般的なドライエッチング工程としては、リアクティブ
・イオン・エッチング(RIE)、リアクティブ・イオ
ン・ビーム・エッチング(RIBE)、及びイオン・ビ
ーム補助によるエッチング(IBAE)(化学的補助に
よるイオン・ビーム・エッチング(BAIBE)として
も知られている)がある。これらの技術で反応補助のた
めに用いられる化学作用は、エッチング速度を向上し、
揮発性のエッチング製品を形成し、そしてエネルギーを
持ったイオン、中性物質、及び/または基によるガリウ
ム砒素表面の損傷を(非化学補助処理に比べて)小さく
している。ガリウム砒素のドライエッチング処理におい
ては、必要な反応補助を得るには、塩素を含む雰囲気
(原子、分子、中性子、基)が極めて有効であることが
判っている。
【0008】表面をドライまたはウェット・エッチング
する際に、ガリウム砒素の表面(堆積層の有無に関係な
く)の所望の領域を保護するためには何らかの形のマス
クが必要となる。「耐性があり」、「プロセス統合可能
な」マスクは、特別の価値が有る。
【0009】
【発明が解決しようとする課題】ここで用いる「耐性が
ある」という用語は、エッチング工程の間、マスクが耐
腐食性があることを意味する。各エッチング工程の間、
腐食したり変化しない程度に耐性のあるマスクが理想的
である。ガリウム砒素のエッチング工程において、マス
クが十分な耐性を持つには、マスクエッチング速度に対
するガリウム砒素エッチング速度の比、すなわちエッチ
ングの選択性、が高くなくてはならない。耐性の低い物
質のマスクは、いくつかの理由により好ましくない。第
1に、エッチング溝のエッジ品質は、マスクが厚くなる
につれて減少する。第2に、厚みより幅が小さいマスク
溝は不安定であり、処理中に破損したり位置がずれるこ
とがある。最後に、ドライエッチング工程の間、マスク
の腐食(特にエッジ部において)によって不要な領域に
マスク材料が再堆積してしまい、全体的なエッチング品
質と均一性が低下することがある。
【0010】マスクが「プロセス統合可能」であるため
には、ドライエッチング工程に直接関連のある範囲以外
でのガリウム砒素の処理に際し、種々の処理工程に耐え
得ることが必要である。これらの工程には、マスクの粘
着性と安定性に大きな影響を及ぼす熱処理や、マスクの
反応性に大きな影響を及ぼす(酸、塩基あるいは溶剤を
含有する溶液中での)様々な洗浄処理が含まれる。すな
わち、プロセス統合可能なマスクであるためには、汚染
を引き起こしたりマスクとしての効果を消失することな
く、処理シーケンス中に挿入することができるマスクで
あることが必要である。そしてまた、マスクは、簡単に
除去可能でなければならない。
【0011】化学的補助として塩素を使用するガリウム
砒素ドライエッチング工程では、薄い層(ほぼ0.1μ
m)でマスクを形成した場合に数ミクロンを超える大き
な腐食に耐えられる物質はほんの少しである。ニッケル
(チタンの下層を含む)やクロミウムのような金属、及
びアルミニウムフッ化物やストロンチウムフッ化物のよ
うな塩が使用されるが、成功の度合いはまちまちであ
る。これらの物質を除去するためには、ドライエッチン
グ処理の後にウェットエッチングが必要となる場合が多
い。形成とパターニングと除去が容易な高耐性のドライ
エッチング用のマスクに対し、大きな需要がある。
【0012】本発明の目的は、ドライエッチングの間、
(堆積層の有無にかかわらず)ガリウム砒素表面の所望
の領域を保護することができるプロセス統合可能で耐性
のあるマスクを得ることにある。
【0013】本発明の他の目的は、リフト・オフ・リソ
グラフィ(lift-off rithographic)処理に適合可能なマ
スクの堆積形成方法を提供することにある。
【0014】本発明のさらに他の目的は、ガリウム砒素
上に堆積層のパターンを形成し、この堆積層をドライ処
理で形成されるエッチング溝に合わせて配置する方法を
提供することにある。
【0015】
【課題を解決するための手段及び作用】期せずして、水
素と化合した非晶質(amorphous) カーボンのマスクが塩
素を含む雰囲気内でのドライエッチング処理中の塩素の
侵食に対して耐性を有することが見い出された。ウェッ
ト・エッチング中、水素と化合した非晶質カーボンのマ
スクの安定性も良く知られている。さらに、水素と化合
した非晶質カーボンのマスクは、ガリウム砒素を用いた
光学デバイス、電子デバイス、及び光電子デバイスを製
造する場合に通常使用される熱処理工程に対して十分安
定性を有し耐え得る、という事実も見い出された。
【0016】本発明は、ガリウム砒素上の堆積層にパタ
ーンを形成し、該パターンをエッチング溝(feature) に
対して整列させる方法であって、(a)ガリウム砒素上
に、マスクとして使用するためにパターン形成可能な層
を設ける工程と、(b)前記層に対し、リフト・オフ処
理に用いられるパターン形成を行うことにより、間隔を
あけて形成された開口部からなる第1の開口部セットを
備えたマスクを得る工程と、(c)このパターン形成さ
れたマスクの上側と、前記第1の開口部セットの各開口
部の中に、第1の堆積層を堆積させる工程と、(d)前
記第1の堆積層の上に、耐性を有しプロセス統合可能な
マスクとして、水素化合非晶質カーボンからなる第2の
堆積層を堆積させる工程と、(e)リフト・オフ・マス
クを除去することにより、前記第1の開口部セットに対
して相補的な(offset)位置に第2の開口部セットを設け
る工程と、(f)前記第2の開口部セットを通してガリ
ウム砒素基板をドライエッチングする工程と、(g)前
記水素化合非晶質カーボンからなる第2の堆積層を除去
する工程と、を含むことを特徴とするものである。
【0017】この方法によれば、ドライエッチングの
間、堆積層の有無にかかわらずガリウム砒素表面の所望
の領域を保護することができるプロセス統合可能でかつ
耐性のあるマスクを得ることができる。
【0018】本発明の他の目的及び利点は、以下の説
明、図面及び実例により明らかとなるだろう。
【0019】
【実施例】以下図面に基づき、本発明の実施例を詳細に
説明する。
【0020】非晶質カーボンのマスクは、広範囲の処理
条件を考慮し様々な技術を用いて製作することができ
る。この材料の製作に有用な最も一般的な技術として以
下のものがある。すなわち、プラズマCVD(すなわ
ち、炭化水素のプラズマ分解)及びその変形、(無線周
波数及び直流による)グロー放電スパッタ堆積、1また
は2本のイオンビームによるスパッタ堆積、リアクティ
ブイオンビーム堆積、蒸着、及びイオンプレーティン
グ、等がある。
【0021】非晶質カーボンの化学的及び物理的特性
は、選択された堆積技術と条件によって変化する。すな
わち、化学特性は、非晶質カーボン(a−C)から水素
化合非晶質カーボン(a−C:H)まで様々に変化し、
物理的特性もダイアモンド状から黒鉛(graphite)状まで
様々である。水素化合非晶質カーボンの水素含有量は、
5〜60原子パーセントである。
【0022】耐性を有するマスクに供される水素化合非
晶質カーボンは、例えば、走査電子顕微鏡(SEM)を
用いた一般的な試験を行うことにより、その実験データ
から容易に決定することができる。
【0023】耐性が極めて高いとみなされるためには、
ガリウム砒素のエッチング速度とマスクのエッチング速
度との比が50:1以上(一般には、75〜100:
1)である必要がある。塩素を含む雰囲気内でのドライ
エッチング工程では、ガリウム砒素のエッチング速度と
マスクのエッチング速度との比は100:1以上である
ことが見い出された。ガリウム砒素のドライエッチング
工程に適した雰囲気である限り、塩素を含む気体及びそ
の混合気体(BCl3 ,BCl3 /Ar等を除く)が有
効である。エッチング速度比が100:1であれば、水
素化合非晶質カーボンのマスク(厚さ0.1ミクロン)
は、10ミクロンまでのガリウム砒素を除去するエッチ
ング工程に耐えられるはずである。この厚さのマスクを
用いれば、0.1ミクロンの幅の溝をリソグラフパター
ニング技術で容易に形成することができる。
【0024】本発明の適用例を以下に詳細に説明する。
本実施例では、単一の基板上に、多数対のレーザダイオ
ード・エミッタとフォトダイオード・ディテクタが形成
される。これらのデバイスの電気コンタクトは、ドライ
エッチング溝とウェットエッチング溝との間に配置され
る。ドライエッチング溝はある一つの方向(dimension)
に存在し、ウェットエッチング溝は他の方向に存在す
る。このようなデバイスを含む基板が、図1に示されて
いる。
【0025】図1に示すように、レーザダイオード・エ
ミッタ2及びフォトダイオード・ディテクタ2の最上部
の電気コンタクト1は、ドライエッチング工程により形
成されたファセット(facets :切り子面) 4に対して整
列している。(この図では、レーザダイオード・エミッ
タとフォトダイオード・ディテクタは同一構造を有して
いる)。ドライエッチング工程を用いることにより、ほ
ぼ垂直な壁を有するファセットを得るのに必要な異方性
が得られる。しかしながら、ガリウム砒素にエッチング
溝を形成する場合のすべての適用例においてドライエッ
チングが必要であるとは限らない。本例では、隣接する
デバイス対の(電気的及び光学的)分離は、ガリウム砒
素(100)の「01´1´」方向に沿ったウェットエ
ッチング処理により形成された凹形状の(内に向かっ
た: reentrant)溝5によって達成される。なお、表記
「1´」は、通常の結晶学では「1」にアッパーライン
を付したものとして表されるものである。ライン・オブ
・サイト(a line of sight) 堆積プロセスを用いて金属
層を堆積することにより、最上部の表面電気コンタクト
が形成される。このコンタクトは、ウェットエッチング
処理によって形成された溝に対して直接整列している。
これらのウェットエッチング溝に対してコンタクトを整
列させることは、本発明の範囲外である。
【0026】図2は、本発明の適用例を表したものであ
り、ガリウム砒素上に堆積層を形成し、この堆積層をド
ライエッチング処理で形成したエッチング溝に対し整列
させた状態を示している。堆積層が上部表面電気コンタ
クトである図1を参照して、図2を説明する。
【0027】図2(A)では、リソグラフによりパター
ン形成可能な物質からなるレジスト層11(例えばフォ
トレジストあるいは電子ビームに反応するレジスト)
が、ガリウム砒素基板10上に設けられている。この層
で覆われたガリウム砒素の領域は、適切に(1×1019
/cm3 以上の標準的なpドープ剤の濃度で)ドープさ
れることにより、適切な電気的コンタクトになるものと
する。
【0028】このレジスト層11に、周知の方法でパタ
ーンが形成される。これにより図2(B)に示すよう
に、リフト・オフ処理に適した溝を有し間隔をあけて形
成された開口部からなる第1の開口部セット(set: 組)
、を有するマスクが形成される。
【0029】次に、ガリウム砒素上での電気コンタクト
に適する物質からなる1以上のコンタクト層12が、レ
ジスト層11、及びマスクの開口部(すなわちガリウム
砒素基板10)に形成される(図2(C))。
【0030】このコンタクト層12上には、水素化合非
晶質カーボン(hydrogenated amorphous carbon) 層13
が設けられ、これが、耐性を有しプロセス統合可能なマ
スク(図2(D))を形成する。
【0031】レジスト層11は、コンタクト及び水素化
合非晶質カーボン層とともに、リフト・オフ処理によっ
て除去され、第2の開口部セットを形成する。この第2
の開口部セットは、第1の開口部セットに対して相補的
な(offset)位置に配置される(図2(E))。そして、
コンタクト層12とその下側のガリウム砒素のアニール
が行われ、これによりオーミック・コンタクトが得られ
る。
【0032】この時点では、裏面コンタクトを形成する
ための基板裏面の準備(必要に応じて、ラッピングされ
ポリシングされる)は行われている。そして、図2
(F)に示すように、一以上の層からなる裏面コンタク
ト14が形成され、アニールされる(これにより、再び
基板に対してオーミックコンタクトが形成される)。
【0033】次に、基板の表面に対し、ドライエッチン
グ、すなわちリアクティブ・イオン・エッチング(RI
E)あるいは化学的補助によるイオン・ビーム・エッチ
ング(CAIBE)が、塩素を含む雰囲気中で行われ、
所望の溝が形成される(図2(G))。このエッチング
においては、水素化合非晶質カーボン層13が、下層の
コンタクト層12と基板を保護するマスクとなる。
【0034】この後、基板に対して酸素O2 を用いた他
のRIEが行われ、水素化合非晶質カーボン層13が除
去される。これらの工程によってパターン形成された電
気コンタクト層は、新たに形成されたエッチング溝(図
2(H))に対して自動的に整列することとなる。ま
た、適宜、前記のRIE工程の代わりに他のドライエッ
チング法を用いることもできる。
【0035】実験例 図1に示した例に対し本発明を適用する場合について以
下に詳細に説明する。この例では、nタイプの(n≧1
18/cm3 )ガリウム砒素(100)からなる直径2
インチのウェファは、図4に示すようなエピタキシャル
層構造を有しており、これを複数の1×1cm2 大の基
板に分割する。これらの基板を当業者に周知の方法によ
って洗浄し、PECVD(プラズマエンハンストCV
D)によりSi3 4 (厚み0.245ミクロン)をコ
ートする。このときの条件は、例えば、総圧力610m
Torr、温度380℃の下で、SiH4 (9.6sc
cm)とN2 (81sccm)を使用し、出力48mw
/cm2 、周波数13.56MHzという条件である。
【0036】次に、フォトリソグラフィ工程を実施して
(図3のフォトリス#1)、デバイス分離パターンを形
成する。このリソグラフィ工程によって形成されるスト
ライプは、「01´1´」方向に整列される。ここで
は、ストライプ間のガリウム砒素面上のSi3 4 の除
去は、例えば、圧力80mTorrのCHF3 (45s
ccm)とO2 (5sccm)の混合ガス雰囲気下で、
RIEを用い、0.55W/cm2 の条件で行う。
【0037】次に、H2 SO4 :H2 2 :H2
(1:8:8)の混合液を用いて7℃で4分間ウェット
エッチングを行い、厚さ6〜8ミクロンの基板に、図1
の符号5で示した凹形状溝を形成する。フォトリス#1
からフォトレジストを除去して基板を洗浄し、さらに第
2のフォトリソグラフィ工程(フォトリス#2)のため
のフォトレジストを設ける。このレジストには、図3に
示されるようにパターンが形成され、Zn拡散工程用の
ウィンドウが開いている。
【0038】次に、CHF3 /O2 の混合ガス雰囲気中
で(上記と同じ条件下で)他のRIEを実施し、ストラ
イプ間のSi3 4 層を除去する。このRIEの後、フ
ォトリス#2からフォトレジストを除去して基板を洗浄
し、HCl:H2 O(1:1)混合液中で23℃で60
秒間エッチングする。SiO2 のキャップ層とともにZ
nOX /SiO1-X のコーティングを行ったのち、65
0℃で40分間アニールする。これにより基板中にZn
が拡散され、pドープ領域(p≧1019/cm3 )が形
成される。残留亜鉛珪酸塩とSiO2 のキャップ層は、
BOE中での60秒間のウェットエッチングによって除
去される。HCl:H2 0(1:1)混合液中で60秒
間すすいで、表面の酸素を全て除去する。
【0039】次に基板を再度洗浄し、第3のフォトリソ
グラフィ工程(フォトリス#3)用のフォトレジストを
設ける。このレジストは、図3に示すように、上記フォ
トリス#1と#2のフォトリソグラフィ工程で形成され
たストライプと直交する溝をもつようにパターン形成さ
れる。レジストは、イミダゾル(Imidazole) をベースと
したリフト・オフ工程を適用できるように処理される。
基板を洗浄したのち、H3 PO4 :H2 2 :H2
(3:1:100)混合液中で30秒間、さらにHC
l:H2 O(1:1)混合液中で60秒間エッチングす
る(ともに室温下で行う)。
【0040】pドープされた領域に対し、電気コンタク
トをeビーム(電子ビーム)によって蒸着する。このコ
ンタクトは、チタンTi(厚さ0.07ミクロン)、白
金Pt(厚さ0.04ミクロン)、金Au(厚さ0.2
ミクロン)、白金Pt(厚さ0.04ミクロン)、及び
チタンTi(厚さ0.04ミクロン)の層からなる。こ
の金属層の上に、水素化合非晶質カーボン層(厚み0.
1ミクロン)をプラズマCVD法によって堆積する(通
電した電極上に基板を置き、自己バイアス800V,1
mTorrのCH4 圧下で行う)。最外部の厚さ0.0
4ミクロンのチタン層が、カーボンに対する粘着層とな
る。フォトリス#3からの溝のリフト・オフに続いてウ
ェファを急速に(ドライ窒素中で、500℃、60秒
間)アニール処理し、pドープされたガリウム砒素と金
属間にオーミックコンタクトを形成する。
【0041】次に、基板裏面をラッピング及びポリシン
グしたのち、(上記と同様のプリ・メタル洗浄とエッチ
ングを用いて)裏面にn−ガリウム砒素に対する電気コ
ンタクト堆積層を設ける。ニッケルNi層(厚さ0.0
05ミクロン)と金ゲルマニウムAuGe層(厚さ0.
1ミクロン)とニッケルNi層(厚さ0.1ミクロン)
からなる裏面金属層を蒸着したのち、急速アニール(ド
ライ窒素中で、400℃で30秒間)を行い、オーミッ
クコンタクトを形成する。フォトリス#3からリフト・
オフ溝を除去した後に露出したSi3 4 を、RIEに
よって除去する(フォトリス#1と同じ条件下で行
う)。
【0042】次に、化学イオンビーム・エッチング(C
AIBE)によって、ガリウム砒素基板内のレーザとフ
ォトダイオードとの間に、ファセット4(図4)をエッ
チングする。これは、例えば次の条件の下で行う。すな
わち、カウフマンソース(Kauffman source) 、アルゴン
Ar流3sccm;塩素流12sccm;圧力2×10
-4Torr;電圧500V;電流密度0.4ma/cm
2 ;基板温度115℃、という条件である。
【0043】最上部の電気コンタクト1(図1)は、C
AIBEによって形成されたファセットに対して一方向
に自動的に整列される。このコンタクトは、他の方向に
おいては、フォトリス#1で形成された凹形状のデバイ
ス分離ストライプ(図1の符号5)によって分離され
る。
【0044】次に、酸素O2 雰囲気中で出力0.41W
/cm2 、圧力40mTorrの下でRIEを行うこと
により、水素化合非晶質カーボンの残留層を除去し、さ
らにCF4 /O2 (96ボリューム%のCF4 と4ボリ
ューム%のO2 の混合ガス)雰囲気中で出力0.41W
/cm2 の下でRIEを行うによって、pコンタクトか
ら最外部のチタン層(厚さ0.04ミクロン)を除去す
る。そして、デバイス試験のためのリード線をpコンタ
クト及びnコンタクトに接続する。レーザ・ダイオード
・エミッタ・フォトダイオード・ディテクタ対を含む基
板の最終的形状は、図1に示した通りである。
【0045】
【発明の効果】以上説明したように、本発明によれば、
ドライエッチング処理中、ガリウム砒素表面の所望の領
域を保護することができるプロセス統合可能で耐性のあ
るマスクを得ることができる。
【0046】また、リフト・オフ・リソグラフィ処理に
適合可能なマスクの堆積形成方法を得ることができる。
【0047】さらに、ガリウム砒素上に堆積層のパター
ンを形成し、この堆積層をドライ処理で形成されるエッ
チング溝に合わせて整列させることができる。
【図面の簡単な説明】
【図1】本発明に基づいて製作可能なガリウム砒素デバ
イスの構造を示す図であって、複数の対のレーザダイオ
ード・エミッタとフォトダイオード・ディテクタが一つ
の基板上に形成された状態を示す斜視図である。
【図2】ガリウム砒素上の堆積層(たとえば、図1のデ
バイス構造で示した最上部の電気コンタクト)にドライ
エッチング溝パターンを形成・整列させるための好適な
方法の各工程を示す断面図である。
【図3】図1に示すデバイスを製作する際、エッチング
溝を形成するとともにこの溝に最上部表面電気コンタク
トを整列させるリソグラフィ処理工程を示す地勢図(平
面図)である。
【図4】図1に示すデバイスの製作に用いられるガリウ
ム砒素材料のエピタキシャル層構造を示す断面図であ
る。
【符号の説明】
1 レーザダイオード・エミッタ 2 フォトダイオード・ディテクタ 4 ファセット(facets) 5 エッチング溝(etch features) 10 ガリウム砒素基板 11 レジスト層 12 コンタクト層 13 水素化合非結質カーボン(hydrogenated amorphou
s carbon) 層 14 裏面コンタクト

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 ガリウム砒素上の堆積層にパターンを形
    成し、該パターンをエッチング溝(etch feature) に対
    して整列させる方法であって、 (a)ガリウム砒素上に、マスクとして使用するために
    パターン形成可能な層を設ける工程と、 (b)前記層に対し、リフト・オフ処理に用いられるパ
    ターン形成を行うことにより、間隔をあけて形成された
    開口部からなる第1の開口部セットを備えたマスクを得
    る工程と、 (c)このパターン形成されたマスクの上側と、前記第
    1の開口部セットの各開口部の中に、第1の堆積層を堆
    積させる工程と、 (d)前記第1の堆積層の上に、耐性を有しプロセス統
    合可能なマスクとして、水素化合非晶質カーボン(hydro
    genated amorphous carbon) からなる第2の堆積層を堆
    積させる工程と、 (e)リフト・オフ・マスクを除去することにより、前
    記第1の開口部セットに対して相補的な(offset)位置に
    第2の開口部セットを設ける工程と、 (f)前記第2の開口部セットを通してガリウム砒素基
    板をドライエッチングする工程と、 (g)前記水素化合非晶質カーボンからなる第2の堆積
    層を除去する工程と、 を含むことを特徴とするガリウム砒素上の堆積層のパタ
    ーン形成及び整列方法。
  2. 【請求項2】 請求項1において、前記第1の堆積層
    は、同種あるいは異種材料の2以上の層を含むことを特
    徴とするガリウム砒素上の堆積層のパターン形成及び整
    列方法。
  3. 【請求項3】 請求項1において、前記第1の堆積層
    は、チタン−白金−金−白金−チタンの層構造を含むこ
    とを特徴とするガリウム砒素上の堆積層のパターン形成
    及び整列方法。
  4. 【請求項4】 請求項1において、前記水素化合非晶質
    カーボンは、 (i)ウェットエッチング処理中における酸、塩基ある
    いは溶剤と、 (ii)ドライエッチング処理中における塩素を含む雰
    囲気中のエネルギーイオン、に対して耐性があることを
    特徴とするガリウム砒素上の堆積層のパターン形成及び
    整列方法。
  5. 【請求項5】 請求項1において、前記水素化合非晶質
    カーボンは、 (i)酸素がない状態での600℃までの熱処理と、 (ii)酸、塩基あるいは溶剤中での湿式化学処理に対
    し、マスクとして有効であることを特徴とするガリウム
    砒素上の堆積層のパターン形成及び整列方法。
  6. 【請求項6】 請求項1において、前記ドライエッチン
    グ処理は、塩素を含む雰囲気中で行われることを特徴と
    するガリウム砒素上の堆積層のパターン形成及び整列方
    法。
  7. 【請求項7】 請求項1において、前記水素化合非晶質
    カーボンは、ドライ処理によって除去されることを特徴
    とするガリウム砒素上の堆積層のパターン形成及び整列
    方法。
JP8294493A 1992-04-10 1993-04-09 ガリウム砒素上の堆積層のパターン形成及び整列方法 Pending JPH0621019A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/866,716 US5185293A (en) 1992-04-10 1992-04-10 Method of forming and aligning patterns in deposted overlaying on GaAs
US866716 1992-04-10

Publications (1)

Publication Number Publication Date
JPH0621019A true JPH0621019A (ja) 1994-01-28

Family

ID=25348243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8294493A Pending JPH0621019A (ja) 1992-04-10 1993-04-09 ガリウム砒素上の堆積層のパターン形成及び整列方法

Country Status (3)

Country Link
US (1) US5185293A (ja)
EP (1) EP0565461A3 (ja)
JP (1) JPH0621019A (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5478437A (en) * 1994-08-01 1995-12-26 Motorola, Inc. Selective processing using a hydrocarbon and hydrogen
JP2720813B2 (ja) * 1994-10-04 1998-03-04 日本電気株式会社 半導体装置の製造方法および半導体装置
US5633207A (en) * 1994-10-14 1997-05-27 Kabushiki Kaisha Toshiba Method of forming a wiring layer for a semiconductor device
US5759746A (en) * 1996-05-24 1998-06-02 Kabushiki Kaisha Toshiba Fabrication process using a thin resist
DE19844418A1 (de) * 1998-09-28 2000-04-06 Siemens Ag Schutzschicht für die Mikrostrukturtechnik und deren Herstellung
US6434814B1 (en) 1998-12-16 2002-08-20 International Business Machines Corporation Method of manufacturing a magnetic head including a read head with read track width defining layer that planarizes the write gap layer of a write head
US6811853B1 (en) 2000-03-06 2004-11-02 Shipley Company, L.L.C. Single mask lithographic process for patterning multiple types of surface features
US6627096B2 (en) 2000-05-02 2003-09-30 Shipley Company, L.L.C. Single mask technique for making positive and negative micromachined features on a substrate
JP3691780B2 (ja) * 2001-11-01 2005-09-07 Tdk株式会社 パターン化薄膜形成方法およびマイクロデバイスの製造方法
US6673684B1 (en) 2002-07-31 2004-01-06 Advanced Micro Devices, Inc. Use of diamond as a hard mask material
US6884733B1 (en) * 2002-08-08 2005-04-26 Advanced Micro Devices, Inc. Use of amorphous carbon hard mask for gate patterning to eliminate requirement of poly re-oxidation
US6989332B1 (en) 2002-08-13 2006-01-24 Advanced Micro Devices, Inc. Ion implantation to modulate amorphous carbon stress
US7521304B1 (en) 2002-08-29 2009-04-21 Advanced Micro Devices, Inc. Method for forming integrated circuit
US6875664B1 (en) 2002-08-29 2005-04-05 Advanced Micro Devices, Inc. Formation of amorphous carbon ARC stack having graded transition between amorphous carbon and ARC material
US7084071B1 (en) 2002-09-16 2006-08-01 Advanced Micro Devices, Inc. Use of multilayer amorphous carbon ARC stack to eliminate line warpage phenomenon
US6767824B2 (en) * 2002-09-23 2004-07-27 Padmapani C. Nallan Method of fabricating a gate structure of a field effect transistor using an alpha-carbon mask
US6825114B1 (en) 2003-04-28 2004-11-30 Advanced Micro Devices, Inc. Selective stress-inducing implant and resulting pattern distortion in amorphous carbon patterning
US7015124B1 (en) 2003-04-28 2006-03-21 Advanced Micro Devices, Inc. Use of amorphous carbon for gate patterning
US6773998B1 (en) 2003-05-20 2004-08-10 Advanced Micro Devices, Inc. Modified film stack and patterning strategy for stress compensation and prevention of pattern distortion in amorphous carbon gate patterning
US20060108672A1 (en) * 2004-11-24 2006-05-25 Brennan John M Die bonded device and method for transistor packages

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2294544A1 (fr) * 1974-12-13 1976-07-09 Thomson Csf Procede de fabrication, en circuit integre, de transistors a effet de champ destines a fonctionner en tres haute frequence, et structure ou dispositifs obtenus
US4053350A (en) * 1975-07-11 1977-10-11 Rca Corporation Methods of defining regions of crystalline material of the group iii-v compounds
US4352716A (en) * 1980-12-24 1982-10-05 International Business Machines Corporation Dry etching of copper patterns
FR2496982A1 (fr) * 1980-12-24 1982-06-25 Labo Electronique Physique Procede de fabrication de transistors a effet de champ, a grille auto-alignee, et transistors ainsi obtenus
FR2598256B1 (fr) * 1986-04-30 1988-07-08 Thomson Csf Procede de gravure seche selective de couches de materiaux semi-conducteurs iii-v, et transistor obtenu par ce procede.
US5091047A (en) * 1986-09-11 1992-02-25 National Semiconductor Corp. Plasma etching using a bilayer mask
JPS63276230A (ja) * 1987-05-08 1988-11-14 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0258221A (ja) * 1988-08-23 1990-02-27 Semiconductor Energy Lab Co Ltd 炭素または炭素を主成分とするマスクを用いたエッチング方法
JPH02262342A (ja) * 1989-04-02 1990-10-25 Murata Mfg Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US5185293A (en) 1993-02-09
EP0565461A3 (en) 1996-06-05
EP0565461A2 (en) 1993-10-13

Similar Documents

Publication Publication Date Title
JPH0621019A (ja) ガリウム砒素上の堆積層のパターン形成及び整列方法
US9275834B1 (en) Selective titanium nitride etch
US6291137B1 (en) Sidewall formation for sidewall patterning of sub 100 nm structures
US4264409A (en) Contamination-free selective reactive ion etching or polycrystalline silicon against silicon dioxide
US20010046779A1 (en) Plasma etching methods
US4467521A (en) Selective epitaxial growth of gallium arsenide with selective orientation
JPH07335674A (ja) Iii−v族半導体ゲート構造およびその製造方法
US4227975A (en) Selective plasma etching of dielectric masks in the presence of native oxides of group III-V compound semiconductors
US20200135491A1 (en) Systems and methods for etching metals and metal derivatives
US11335565B2 (en) Systems and methods to form airgaps
JP2904163B2 (ja) 半導体装置の製造方法
US4371407A (en) Method for producing semiconductor device
JP4537549B2 (ja) 化合物半導体装置の製造方法
JP2639369B2 (ja) 半導体装置の製造方法
KR20070042887A (ko) 피쳐 제한부들을 형성하는 방법
JPH0831797A (ja) 選択エッチング方法
JPH05211119A (ja) GaAsの選択的エピタクシャル再成長用の高耐久性マスク
JP3570903B2 (ja) 半導体装置の製造方法
JP2002158213A (ja) 半導体装置の製造方法
JPH0669598A (ja) Iii−v 族半導体レーザの製造方法
JPH05109702A (ja) 半導体装置の製造方法
JPS58132933A (ja) 選択ドライエツチング方法
JP2001168085A (ja) エッチング方法
Boche A novel technique for multiple-level dry etching (MULDE) featuring self-aligned etch masks
JPH09270420A (ja) 半導体装置の製造方法