JPH06205327A - インターレース型及びノンインターレース型ビデオ信号表示装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 ノンインターレース型ビデオソースからの信
号にロックされたディスプレイにノンインターレース型
ビデオソースからの信号を表示するシステム。 【構成】 ビデオ表示装置と偏向システムは第１のビデ
オ信号に同期させられる。ビデオ表示装置は広幅形式の
表示比を有する。検出回路８２０は第１のビデオ信号が
２以上のフィールドタイプＵ／Ｌを有するか否かを決定
する。マルチプレクサは第１及び第２のビデオ信号を複
合する。ビデオ信号プロセッサは２つの動作モードを有
する。第１の動作モードでは、第２のビデオ信号の全フ
ィールドがマルチプレクサへの出力である。第２の動作
モードでは、第２のビデオ信号の１フィールドタイプだ
けがマルチプレクサへの出力である。第２の動作モード
中は、ビデオ信号の１フィールドタイプだけがメモリに
書き込み読みだし該に書き込まれた各フィールドは、マ
ルチプレクサへ２回にわたり読みだされる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、幅広な表示形式比画面
を有する広幅画面テレビジョンのような非同期ビデオ信
号用多重画像表示を有するテレビジョンの分野に係り、
特に、インターレース型及びノンインターレース型の両
方のビデオ信号ソースからのビデオ信号を同時に表示す
ることができるテレビジョンに関する。広幅画面テレビ
ジョンは、表示形式比、すなわち水平幅と垂直高さの比
が、従来の表示形式比４：３（４×３）よりも大きく、
例えば１６：９（１６×９）を有する。本発明は、直視
型テレビジョンと投射型テレビジョンの両方に適用でき
る。

【０００２】

【従来の技術】例えば主画像と補助画像による多重画像
表示における全画像のインターレース保全性（インテグ
リティ）は、維持されなければならない。上位と下位、
或いは偶数と奇数と呼ばれることが多いインターレース
型フィールドのタイプは多重画像表示の全画像に対して
同時に同一でなければならない。補助チャネルビデオの
インターレース保全性を維持することは、主信号に対し
て非同期的に補助信号パスのビデオデータを読み書きす
ることから生ずる課題である。ディスプレイは主チャネ
ルビデオにロックされるので、現時点で表示されるフィ
ールドタイプ、即ち上位或いは下位フィールドは、主信
号により決定される。主信号との同期のために補助信号
パス又はチャネルでビデオＲＡＭメモリに記憶され、主
チャネルフィールドの開始時に読み出されるよう準備さ
れるフィールドタイプは、表示されたフィールドタイプ
と一致することも異なることもある。ビデオＲＡＭに記
憶された補助信号フィールドタイプを主チャネル表示の
それと合致するよう変更する必要がある。

【０００３】概括的に、ＮＴＳＣ信号に対するディジタ
ル化処理は、ＮＴＳＣ信号の２６２．５走査線フィール
ドを上位フィールド２６３走査線（Ｕ、奇数フィールド
とも呼ばれる）と下位フィールド２６２走査線（Ｌ、偶
数フィールドとも呼ばれる）とに量子化する。このこと
は垂直同期信号が水平同期信号を表すパルスによりサン
プルされることによる。上位フィールドは、１ないし２
６３の奇数走査線を含む。下位フィールドは、２ないし
２６２の偶数走査線を含む。主及び補助チャネル信号は
非同期のため、互いに関して先に進むので、フィールド
タイプ上位又は下位は、補助チャネルフィールドタイプ
表示に関連して変化する。複合された表示におけるイン
ターレース保全性を維持するよう第１のビデオ信号に整
合する必要がある場合には、フィールド反転回路は第２
のビデオ信号のフィールドタイプを変更する。

【０００４】あるビデオゲームとコンピュータの場合の
ように、主ビデオ信号がノンインターレース型のソース
で、補助ビデオソースがインターレース型ソースの場合
には、もう一つの課題が生まれ、この理由もまたディス
プレイが主信号にロックされるためである。ノンインタ
ーレース型ディスプレイは、１行おきにインターレース
された位置にその代わりのフィールドを表示せず、即
ち、夫々のフィールドの走査線は互いの間に空間的な隔
たりがある。従って、補助インターレース型ソースの各
フレームの上位及び下位フィールドは、ノンインターレ
ース型ディスプレイに表示される場合にはお互いの上に
直接表示される。インターレース型の画像は垂直方向に
滲んで表示され、概して全く好ましくないと考えられ
る。上記課題は、画像内への小画像の挿入（ピクチュア
−イン−ピクチュア、ＰＩＰとも呼ばれる）と比較し
て、横並び表示において一層重大である。横並び表示で
は、ノンインターレース型ソースからの主画像とインタ
ーレース型ソースからの補助画像とが実質的に同程度の
大きさであり、両者は典型的なＰＩＰと比較して大き
い。

【０００５】

【発明が解決しようとする課題】本発明は、かかる課題
を解決するためノンインターレース型ビデオソースから
の信号にロックされたディスプレイにノンインターレー
ス型ビデオソースからの信号を表示するシステムを提供
する。本発明は特に、広幅画面テレビジョンに配置でき
る多重ビデオディスプレイに適用でき、例えば主画像及
び補助画像を横並び表示し、ここで、主画像はノンイン
ターレース型ビデオソースから生じ、補助画像はインタ
ーレース型ビデオソースから生ずる。

【０００６】

【課題を解決するための手段】本発明の配置に従い、主
画像チャネル上のノンインターレース型ビデオソースか
らの信号の存在が検出される。この検出は連続するフィ
ールドが同一フィールドタイプを有することを検出する
ことにより実現される。ノンインターレース型ソースか
らの信号の存在は、ビデオＲＡＭ及び付随する制御回路
の動作モードの変更に利用される。あるモードでは、ビ
デオＲＡＭは補助ビデオ信号の連続するフィールドを記
憶するために利用される。これらのフィールドは、主画
像チャネルがインターレース型信号の場合に連続して読
みだされる。

【０００７】主信号がノンインターレース型の場合に
は、ビデオＲＡＭと制御回路は別のモードで動作し、こ
こで、たとえ全フィールドが既にビデオＲＡＭに書き込
まれているとしても、その他すべての補助信号のフィー
ルドだけがビデオＲＡＭから読みだされて主信号に結合
される。或いは、その他すべてのフィールドだけがビデ
オＲＡＭに書き込まれ、次にビデオＲＡＭから読みださ
れることもある。いずれの場合においても、上位フィー
ルド（奇数フィールド）のみ、或いは、下位フィールド
（偶数フィールド）のみがビデオＲＡＭから読みだされ
る。いずれかのフィールドが２回読みだされ、同一垂直
位置に表示される。垂直解像度は幾分損失するが、垂直
滲みはない。総括的にみて、補助信号の画質がかなり改
善される。

【０００８】全体の工程は、例えばマイクロプロッセッ
サのような中央制御システムにより制御される。マイク
ロプロセッサはノンインターレース型信号ソース検出器
を監視し、検出或いは非検出に従って、補助ビデオ信号
の全フィールド、又は、補助ビデオ信号の上位フィール
ド或いは下位フィールドの一方のみを同時表示用に信号
が複合された回路に供給するように、ビデオＲＡＭと付
随する制御回路の動作モードを設定する。

【０００９】

【実施例】ここで教示される発明は、特に直視型又は投
射型の広幅画面テレビジョンに有効であるが、従来のテ
レビジョンに実施することも可能である。よって、ここ
では、本発明を広幅画面テレビジョンに関連して説明す
る。ここで示す特定の広幅画面テレビジョンは、ＰＣＴ
／ＵＳ９１／０３０７４０（ＷＯ ９１／１９３８８）
に記載される広幅画面テレビジョンに一致する。簡単化
のためにここでは省略した多数の詳細については、そこ
に説明されている。図１の（ｂ）ないし図１の（ｆ）
は、広幅画面テレビジョンで実施し得る単一或いは複数
画像表示形式の多様な組合せの全部ではないが幾つかを
示す。ここでの図示及び説明の都合上、ビデオソース又
は信号に対する従来の表示形式の幅対高さ比を概略的に
４×３と想定し、一方、ビデオソース又は信号に対する
広幅画面表示形式の幅対高さ比を概略的に１６×９と想
定する。本発明の実施は、かかる定義に限定されるもの
ではない。

【００１０】図１の（ａ）は直視型又は投射型で従来の
表示形式比４×３を有するテレビジョンを示す。１６×
９の表示形式比の画像が４×３の表示形式比信号として
伝送されると、上部と下部とに黒い帯が現れる。これは
通常レターボックスフォーマットと呼ばれる。この場合
には、見られる画像は全有効表示領域に対してかなり小
さい。或いは、４×３表示形式の視野表面の垂直範囲を
埋めるように１６×９表示形式比のソースが伝送前に変
換される。しかしながら、左右両方又は何れかの側から
大量の情報が切り落とされる。或いはさらに、レターボ
ックス画像が垂直方向に拡大され水平方向には拡大され
ず、それにより、結果の画像は垂直方向の延長による歪
みを明らかに示す。３つの選択は何れも特に興味あるも
のではない。

【００１１】図１の（ｂ）は１６×９画面を示す。１６
×９表示形式比のビデオソースは、切り落としなく歪み
もなく完全に表示される。４×３表示形式比の信号に含
まれる１６×９表示形式比のレターボックス画像は、走
査線の倍増又は走査線の追加により前進方向に走査され
て、その結果、充分な垂直解像度を備えるより大きな表
示を提供する。本発明による広幅画面テレビジョンは、
主ソース、補助ソース又は外部ＲＧＢソースに関わらず
このような１６×９表示形式比の信号を表示することが
できる。

【００１２】図１の（ｃ）は４×３表示形式比の挿入画
像を含む１６×９表示形式比の主信号を示す。主及び補
助ビデオ信号が共に１６×９表示形式比ソースならば、
挿入画像も１６×９表示形式比を有する。挿入画像は多
くの異なる位置に表示され得る。図１の（ｄ）は、一つ
の表示形式を示し、ここで、主及び補助ビデオ信号が同
じ大きさの画像として表示される。各々の表示領域は８
×９の表示形式比を有し、当然ながら１６×９と４×３
の両方とは異なる。このような表示領域に水平或いは垂
直歪みを生ずることなく４×３表示形式比のソースを表
示するためには、信号が左右の両方又は何れかの側で切
り落とされることが必要である。仮に画像の水平方向の
圧縮によるある程度のアスペクト比歪みが許容されるな
らば、切り落としをより小さくして、画像のより広い部
分を表示することができる。水平方向の圧縮の結果とし
て画像内の対象物が垂直方向に伸びる。広幅画面テレビ
ジョンは、アスペクト比歪みのない最大切り落としから
最大アスペクト比歪みを有する切り落としなしまで、切
り落としとアスペクト比歪みとのあらゆる組合せを提供
しうる。

【００１３】補助ビデオ信号処理パスにおけるデータサ
ンプリングの限界が主ビデオ信号からの表示と同じ大き
さの高解像度画像の発生を複雑にする。これらの複雑さ
を解決する様々な方法が展開されうる。図１の（ｅ）は
一つの表示形式を示し、ここで、１６×９表示形式比の
画面の中央に４×３表示形式比の画像が表示される。暗
い帯が右及び左側に明らかに示される。

【００１４】図１の（ｆ）は一つの表示形式を示し、こ
こで、４×３表示形式比の大きな画像１つと４×３表示
形式比のより小さな画像３つが同時に表示される。大き
な画像の境界の外側にある小さな画像は、画像内画像Ｐ
ＩＰではなく、ＰＯＰ（ピクチュア−アウトサイド−ピ
クチュア）、即ち、画像外画像と呼ばれることがある。
ここで、用語ＰＩＰ又は画像内画像は両方の表示形式に
対しても利用される。広幅画面テレビジョンに、例えば
ビデオカセットレコーダのように２台共に内部又は内部
１台と外部１台のチューナーが設けられる状況では、表
示された画像中の２つはソースに従って実時間で動画を
表示することができる。残りの画像は静止フレーム形式
で表示される。さらなるチューナーの追加及び補助信号
処理パスの追加は、３以上の動画を提供しうると認めら
れる。一方の側の大きな画像と他方の側の３つの小さな
画像との位置の入れ換えが可能であることも認められ
る。多数のより小さいＰＯＰが作成され得る。

【００１５】図１の（ｂ）ないし１の（ｆ）に示す各種
形式は、その例に限定することなく例示されており、以
下に図面に示し詳細に説明する広幅画面テレビジョンに
より実施される。本発明の配置に従い、２ｆ_H 水平走査
により動作するように適合された広幅画面テレビジョン
の全体ブロック図を図２に示し、概括的に全体をテレビ
ジョン１０で示す。テレビジョン１０は、ビデオ信号入
力部２０と、シャシー又はテレビジョンマイクロプロセ
ッサ２１６と、広幅画面プロセッサ３０と、１ｆ_H から
２ｆ_H への変換器４０と、偏向回路５０と、ＲＧＢイン
タフェース６０と、ＹＵＶからＲＧＢへの変換器２４０
と、受像管駆動回路２４２と、直視又は投射撮像管２４
４及び電源７０とにより概括的に構成される。各種回路
の種々の機能ブロックへの分類は説明の都合上なされて
おり、かかる回路相互の物理的な位置を限定することを
意図しない。

【００１６】ビデオ信号入力部２０は、様々なビデオソ
ースからの複数の複合ビデオ信号を受信するように適合
される。ビデオ信号は主ビデオ信号及び補助ビデオ信号
として表示用に選択的に切り換えられる。無線周波数
（ＲＦ）スイッチ２０４は、２つのアンテナ入力ＡＮＴ
１とＡＮＴ２とを有する。これらは有線アンテナ受信と
ケーブル受信両方に対する入力を表す。ＲＦスイッチ２
０４は第１チューナー２０６と第２チューナー２０８に
いずれのアンテナ入力が供給されるかを制御する。第１
チューナー２０６の出力は、チューニングと水平及び垂
直偏向とビデオ制御とに関する多数の機能を実行するワ
ンチップ２０２の入力である。ここで示す特別なワンチ
ップは製品名タイプＴＡ７７７７である。ワンチップで
作りだされ第１チューナー２０６からの信号に起因する
ベースバンドビデオ信号ＶＩＤＥＯＯＵＴは、ビデオス
イッチ２００と広幅画面プロセッサ３０のＴＶ１入力と
の両方の入力である。ビデオスイッチ２００への他のベ
ースバンドビデオ入力はＡＵＸ１及びＡＵＸ２と表示す
る。これらはビデオカメラと、レーザーディスクプレイ
ヤーと、ビデオテーププレイヤーと、ビデオゲームその
他に利用される。シャーシ又はテレビジョンマイクロプ
ロセッサ２１６により制御されるビデオスイッチ２００
の出力はスイッチド ビデオ（ＳＷＩＴＣＨＥＤ ＶＩ
ＤＥＯ）と表示する。スイッチド ビデオは広幅画面プ
ロセッサ３０へのもう一つの入力である。

【００１７】図３を更に参照すると、広幅画面プロセッ
サのスイッチＳＷ１はＹ／Ｃ復号化器２１０への入力で
ある選択複合出力（ＳＥＬ ＣＯＭＰ ＯＵＴ）ビデオ
信号としてＴＶ１とスイッチド ビデオ信号との間で切
り換わる。Ｙ／Ｃ復号化器２１０は、適応線路櫛形フィ
ルタとして実装される。Ｓ１及びＳ２各々は異なるＳ−
ＶＨＳソースを表し、各々は分離した輝度及びクロミナ
ンス信号から成る。Ｙ／Ｃ復号化器の一部として適応線
路櫛形フィルタに組み込まれるか、又は単独のスイッチ
として実装されるスイッチは、夫々にＹ＿Ｍ及びＣ＿Ｉ
Ｎと呼ばれる出力として１対の輝度とクロミナンス信号
を選択するようにテレビジョンマイクロプロセッサ２１
６に応答する。輝度とクロミナンス信号の選択された対
は次に主信号と想定され主信号パスに沿って処理され
る。＿Ｍ又は＿ＭＮを含む信号名は主信号パスに関連す
る。色差信号Ｕ＿Ｍ及びＶ＿Ｍを作りだすためにクロミ
ナンス信号Ｃ＿ＩＮは広幅画面プロセッサによりワンチ
ップに戻るように向き直される。この事に関し、Ｕは
（Ｒ−Ｙ）と等価な表示でありＶは（Ｂ−Ｙ）と等価な
表示である。Ｙ＿ＭとＵ＿ＭとＶ＿Ｍ信号とは更なる信
号処理のために広幅画面プロセッサ内でディジタル形式
に変換される。

【００１８】広幅画面プロセッサ３０の一部として機能
上定義できる第２チューナー２０８はベースバンドビデ
オ信号ＴＶ２を作りだす。スイッチＳＷ２はＴＶ２とス
イッチド ビデオとの間でＹ／Ｃ復号化器２２０への入
力として切り換わる。Ｙ／Ｃ復合化器２２０は適応線路
櫛形フィルタとして実装可能である。スイッチＳＷ３及
びＳＷ４は、Ｙ／Ｃ復号化器２２０の輝度及びクロミナ
ンス出力と、Ｙ＿ＥＸＴ及びＣ＿ＥＸＴと夫々に呼ばれ
る外部ビデオソースの輝度及びクロミナンス信号との間
で切り換わる。Ｙ＿ＥＸＴ及びＣ＿ＥＸＴ信号はＳ＿Ｖ
ＨＳの入力Ｓ１に一致する。Ｙ／Ｃ復号化器２２０とス
イッチＳＷ３及びＳＷ４とは適応線路櫛形フィルタとし
て組み合わされる。スイッチＳＷ３及びＳＷ４の出力
は、その後補助信号と想定され、補助信号パスに沿って
処理される。選択された輝度出力をＹ＿Ａと表示する。
＿Ａと＿ＡＸと＿ＡＵＸとを含む信号名は補助信号パス
に関連する。選択されたクロミナンスは色差信号Ｕ＿Ａ
及びＶ＿Ａに変換される。Ｙ＿ＡとＵ＿ＡとＶ＿Ａとは
更なる信号処理のためにディジタル形式に変換される。
主及び補助信号パスに切り換わるビデオ信号ソースの配
置は、種々な画像表示形式の種々な部品に対するソース
選択処理における柔軟性を最大限に生かす。

【００１９】Ｙ＿Ｍに対応する複合同期信号ＣＯＭＰ
ＳＹＮＣは、広幅画面プロセッサにより同期分離器２１
２に供給される。水平及び垂直同期成分ＨとＶは夫々に
垂直カウントダウン回路２１４への入力である。垂直カ
ウントダウン回路は広幅画面プロセッサ３０に向けられ
る垂直リセット信号を作りだす。広幅画面プロセッサは
ＲＧＢインタフェース６０に供給される内部垂直リセッ
ト出力信号ＩＮＴ ＶＥＲＴ ＲＳＴ ＯＵＴを発生す
る。ＲＧＢインタフェース６０のスイッチは内部垂直リ
セット出力信号と外部ＲＧＢソースの垂直同期成分との
間で切り換わる。このスイッチの出力は偏向回路５０に
供給される選択された垂直同期成分ＳＥＬ＿ＶＥＲＴ＿
ＳＹＮＣである。補助ビデオ信号の水平及び垂直同期信
号が広幅画面プロセッサ内の同期分離器２５０で作りだ
される。

【００２０】１ｆ_H から２ｆ_H への変換器４０はインタ
ーレース型ビデオ信号の前進方向に走査されるノンイン
ターレース型信号への変換を担い、例えばここで各水平
走査線は２回表示されるか、又は、水平走査線の追加セ
ットが同一フィールドの隣接する水平走査線の補間によ
り作りだされる。この場合には、前の走査線を利用する
か、或いは、補間された走査線を利用するかは隣接する
フィールド或いはフレーム間で検出される動きのレベル
に依存する。変換回路４０はビデオＲＡＭ４２０と共に
動作する。ビデオＲＡＭは１フレーム内の１或いはそれ
以上のフィールドを記憶し、前進方向表示を可能とする
ために利用される。Ｙ＿２ｆ_H 、Ｕ＿２ｆ_H 及びＶ＿２
ｆ_H 信号のように変換されたビデオデータはＲＧＢイン
タフェース６０に供給される。

【００２１】ＲＧＢインタフェース６０は変換されたビ
デオデータ又は外部ＲＧＢビデオデータのビデオ信号入
力部による表示のための選択を可能とする。外部ＲＧＢ
信号は２ｆ_H 走査に適合された幅広表示形式比の信号と
想定される。主信号の垂直同期成分はＩＮＴ ＶＥＲＴ
ＲＳＴ ＯＵＴとして広幅画面プロセッサによりＲＧ
Ｂインタフェースに供給され、選択された垂直同期（ｆ
_Vm又はｆ_Vext）の偏向回路５０における利用を可能とす
る。広幅画面テレビジョンの動作は内部／外部制御信号
ＩＮＴ／ＥＸＴを発生することにより外部ＲＧＢ信号を
ユーザが選択することを可能とする。しかしながら、か
かる信号が無い場合に外部ＲＧＢ信号入力を選択する
と、ラスタの垂直方向の潰れを引き起こし、陰極線管又
は投射管に損害を与える。従って、ＲＧＢインタフェー
ス回路は存在しない外部ＲＧＢ入力の選択を無効とする
ために外部同期信号を検出する。ＷＳＰマイクロプロセ
ッサ３４０は外部ＲＧＢ信号用の色及び色合い制御を提
供する。

【００２２】広幅画面プロセッサ３０は補助ビデオ信号
の特殊信号処理用画像内画像回路３０１から成る。画像
内画像という用語はＰＩＰまたはｐｉｘ−ｉｎ−ｐｉｘ
と時には略される。ゲートアレイ３００は、図１の
（ｂ）ないし図１の（ｆ）に示すように多数の表示形式
の主ビデオ信号データと補助ビデオ信号データとを組み
合わせる。画像内画像回路３０１とゲートアレイ３００
は広幅画面マイクロプロセッサ（ＷＳＰ μＰ）３４０
の制御下にある。マイクロプロセッサ３４０は直列バス
を介してテレビジョンマイクロプロセッサ２１６に応答
する。直列バスは４本の信号線、データ、クロック信
号、イネーブル信号及びリセット信号を有する。広幅画
面プロセッサ３０は３レベルのサンドキャスル信号とし
て複合垂直ブランキング／リセット信号も発生する。或
いは、垂直ブランキング及びリセット信号は別々の信号
として発生され得る。複合ブランキング信号はビデオ信
号入力部によりＲＧＢインタフェースに供給される。

【００２３】図６により詳細に示される偏向回路５０
は、広幅画面プロセッサから垂直リセット信号を、ＲＧ
Ｂインタフェース６０から選択された２ｆ_H 水平同期信
号を、そして広幅画面プロセッサから付加制御信号を受
信する。これらの付加制御信号は水平整相と垂直サイズ
調整と横方向ピン調整とに関係する。偏向回路５０は２
ｆ_H フライバックパルスを広幅画面プロセッサ３０と、
１ｆ_H から２ｆ_H への変換器４０と、ＹＵＶからＲＧＢ
への変換器２４０とに供給する。

【００２４】全広幅画面テレビジョンの動作電圧は交流
主電源により電圧を供給され得る電源７０により発生さ
れる。広幅画面プロセッサ３０を図３にさらに詳細に示
す。図３に示す多数の素子は既に詳細に説明している。
広幅画面プロセッサの主要な構成部は、ゲートアレイ３
００と、画像内画像回路３０１と、Ａ／Ｄ及びＤ／Ａ変
換器と、第２チューナー２０８と、広幅画面プロセッサ
マイクロプロセッサ３４０と、広幅画面出力符号化器２
２７とである。広幅画面プロセッサをより詳細に図４に
示す。ゲートアレイ３００を図５にさらに詳細に示す。

【００２５】第２チューナー２０８はＩＦステージ２２
４とオーディオステージ２２６とに接続される。第２チ
ューナー２０８はＷＳＰマイクロプロセッサ３４０とも
接続して動作する。ＷＳＰマイクロプロセッサ３４０は
入出力Ｉ／Ｏ部３４０Ａとアナログ出力部３４０Ｂとか
ら成る。Ｉ／Ｏ部３４０Ａは、色合いと色との制御信号
と、外部ＲＧＢビデオソースを選択するためのＩＮＴ／
ＥＸＴ信号と、スイッチＳＷ１ないしＳＷ６用制御信号
とを供給する。Ｉ／Ｏ部は偏向回路と陰極線管とを保護
するようにＲＧＢインタフェースからのＥＸＴ ＳＹＮ
Ｃ ＤＥＴ信号の監視も行う。アナログ出力部３４０Ｂ
は、垂直サイズと、横方向調整と、水平位相との制御信
号を夫々のインタフェース回路２５４、２５６及び２５
８を介して供給する。

【００２６】ゲートアレイ３００は、例えば図１の様々
な部分に示す中の一つのように複合広幅画面表示を実施
するよう主及び補助信号パスからのビデオ情報を結合す
る役割を担う。ゲートアレイへのクロック情報はローパ
スフィルタ３７６と共に動作するフェイズロックドルー
プ３７４により供給される。主ビデオ信号はアナログ形
式、及びＹＵＶ形式でＹ＿Ｍ、Ｕ＿Ｍ、Ｖ＿Ｍと呼ばれ
る信号として広幅画面プロセッサに供給される。これら
の主信号は図４にさらに詳細に示すＡ／Ｄ変換器３４２
と３４６とによりアナログからディジタル形式に変換さ
れる。

【００２７】Ｒ−Ｙ及びＢ−Ｙ信号、或いはＩ及びＱ信
号とも呼ばれる色成分信号は一般的な表示Ｕ及びＶと言
われる。システムクロックレートが約１６ＭＨｚである
１０２４ｆ_H であるためサンプルされる輝度帯域幅は８
ＭＨｚに制限される。Ｕ及びＶ信号は５００ＫＨｚ或い
は広いＩに対しては１．５ＭＨｚに制限されるため単一
のＡ／Ｄ変換器とアナログスイッチが色成分データをサ
ンプルするために使用される。アナログスイッチ用選択
線ＵＶ＿ＭＵＸ又はマルチプレクサ３４４はシステムク
ロックの２分割により得られた８ＭＨｚ信号である。１
クロック幅の走査線開始ＳＯＬパルスは各水平ビデオ走
査線の先頭で同期してこの信号を零にリセットする。Ｕ
Ｖ＿ＭＵＸ線は水平走査線にわたりクロック周期毎に状
態がトグルする。走査線長は偶数クロック周期数である
ので、ＵＶ＿ＭＵＸの状態は一旦初期化されると、さえ
ぎられることなく０、１、０、１．．．とトグルする。
Ａ／Ｄ変換器３４２と３４６は各々に１クロック周期の
遅延を有するのでＡ／Ｄ変換器３４２と３４６とから出
力されるデータ系列Ｙ及びＵＶはシフトされる。このデ
ータシフトに適合するために主信号処理パス３０４から
のクロックゲート制御信号は同様に遅延される。クロッ
クゲート制御信号が遅延されない場合にはＵＶデータが
消去される時に正確に対をなさない。各ＵＶ対は一つの
ベクトルを表すのでこれは重要である。色シフトを引き
起こすことなくあるベクトルからのＵ要素は他のベクト
ルからのＶ要素と対にされ得ない。その代わりに、前の
対からのＶサンプルが現在のＵサンプルと一緒に消去さ
れる。色成分（Ｕ，Ｖ）サンプルの各対に２個の輝度サ
ンプルが対応するため、このＵＶ複合方法は２：１：１
と呼ばれる。Ｕ及びＶ両方のナイキスト周波数は輝度の
ナイキスト周波数の半分に効果的に低減される。従っ
て、輝度成分に対するＡ／Ｄ変換器の出力のナイキスト
周波数は８ＭＨｚであり、一方、色成分に対するＡ／Ｄ
変換器の出力のナイキスト周波数は４ＭＨｚである。

【００２８】ＰＩＰ回路及び／又はゲートアレイはデー
タ圧縮にも関わらず補助データの解像度を高める手段も
含む。ディザーリングとデディザーリングを含む多数の
データ削減及びデータ復元機構が明らかにされている。
その上、種々のビット数を含む様々なディザーリング手
順と種々のビット数を含む様々な対にされた画素の圧縮
とが図られている。各々に固有の画像表示形式に対して
表示されたビデオの解像度を最大にするために、ＷＳＰ
マイクロプロセッサ３４０により多数の固有なデータ削
減及び復元機構の中から一つが選択される。

【００２９】ゲートアレイは先入れ先出しＦＩＦＯ３５
６及び３５８として実装されるラインメモリと共に動作
する補間器を含む。補間器とＦＩＦＯとは必要により主
信号を再サンプリングするために利用される。付加補間
器は補助信号を再サンプリングする。ゲートアレイのク
ロック及び同期回路は、Ｙ＿ＭＸとＵ＿ＭＸとＶ＿ＭＸ
成分とを有する単一出力ビデオ信号への複合を含む主及
び補助信号両方のデータ操作を制御する。これらの出力
成分はＤ／Ａ変換器３６０と３６２と３６４とによりア
ナログ形式に変換される。Ｙ、Ｕ及びＶと呼ばれるアナ
ログ形式の信号はノンインターレース型走査への変換用
の１ｆ_H から２ｆ_H への変換器４０に供給される。パネ
ルのジャックで利用できる広幅形式比の出力信号Ｙ＿Ｏ
ＵＴ＿ＥＸＴ／Ｃ＿ＯＵＴ＿ＥＸＴを定義するように
Ｙ、Ｕ及びＶ信号は符号化器２２７によりＹ／Ｃ形式に
さらに符号化される。スイッチＳＷ５は符号化器２２７
用の同期信号をゲートアレイからのＣ＿ＳＹＮＣ＿ＭＮ
或いはＰＩＰ回路からのＣ＿ＳＹＮＣ＿ＡＵＸに切り換
える。スイッチＳＷ６は、広幅画面パネル出力用同期信
号としてＹ＿ＭとＣ＿ＳＹＳＣ＿ＡＵＸとの間で切り換
わる。

【００３０】偏向回路５０を図６にさらに詳細に示す。
回路５００が様々な表示形式を実施するために必要な垂
直オーバースキャンの所望量に従ってラスタの垂直サイ
ズを調整するために設けられる。図示するように、定電
流源５０２は垂直ランプキャパシタ５０４を充電する一
定量電流Ｉ_RAMPを供給する。トランジスタ５０６が垂直
ランプキャパシタに並列に接続され、垂直リセット信号
に応じてキャパシタを周期的に放電させる。何ら調整を
施さない場合には、電流Ｉ_RAMPはラスタの最大有効垂直
サイズを設ける。このことは、図１の（ａ）に示すよう
に、拡大された４×３表示形式比の信号ソースにより広
幅画面表示を埋めるのに必要とされる垂直オーバースキ
ャンの拡大に一致する。より小さい垂直ラスタサイズが
必要とされる範囲では、可調整電流源５０８は可変電流
量Ｉ_ADJ をＩ_RAMPから迂回させ、その結果、垂直ランプ
キャパシタ５０４はより緩やかにより小さいピーク値ま
で充電される。垂直電流源５０８は垂直サイズ制御回路
により、例えばアナログ形式で、発生される垂直サイズ
調整信号に応じる。垂直サイズ調整５００は、ポテンシ
ョメータ又は背面パネルの調整ノブにより実装される手
動垂直サイズ調整５１０とは独立している。何れの場合
においても、垂直偏向コイル５１２は適度な大きさの駆
動電流を受ける。水平偏向は位相調整回路５１８と横方
向ピン補正回路５１４と２ｆ_H フェーズロックドループ
５２０と水平出力回路５１６とにより設けられる。

【００３１】図４は図３に示す広幅画面プロセッサ３０
のさらに詳細を示すブロック系統図である。Ｙ＿ＡとＵ
＿ＡとＶ＿Ａ信号とは解像度処理回路３７０を含む画像
内画像プロセッサ３２０への入力である。本発明の面に
よる広幅画面テレビジョンはビデオを拡大し、圧縮する
ことが可能である。図１の一部に示す様々な複合表示形
式により実現される特殊な効果は、解像度処理回路３７
０からの解像度処理がなされたデータ信号Ｙ＿ＲＰとＵ
＿ＲＰとＶ＿ＲＰとを入力する画像内画像プロセッサ３
２０によりもたらされる。解像度処理は常時ではなく選
択された表示形式の期間に実行される。

【００３２】画像内画像プロセッサ３２０はトムソンコ
ンシューマエレクトロニクス社（Thomson Consumer Ele
ctronics,Inc. ）により開発された基本ＣＰＩＰチップ
の改良型として実施できる。基本ＣＰＩＰチップは「Ｃ
ＰＩＰ技術教育マニュアル（The CTC 140 Picture in P
icture (CPIP) Technical Training Manual)」、トムソ
ンコンシューマエレクトロニクス社、インディアナ州イ
ンディアナポリスにより詳細に説明されている。多数の
特殊な特徴或いは特殊な効果が得られ、それらの中の幾
つかは図１の（ｂ）から（ｆ）に示される。

【００３３】改良された画像内画像プロセッサ３２０は
選択可能な複数の表示モードの一つにおいてビデオデー
タを非対称に圧縮する。この動作モードでは、画像は水
平方向に４：１に圧縮され、垂直方向に３：１に圧縮さ
れる。この非対称圧縮モードはビデオＲＡＭに記憶する
ようアスペクト比が歪められた画像を作りだす。画像内
の物体は水平方向に圧迫される。しかし、これらの画像
が例えばチャネル走査モードとして１６×９表示形式比
画面の表示用に正常に読みだされると、画像は正しく現
れる。画像は画面を満たし、アスペクト比歪みはない。
本発明のこの面により非対称圧縮モードは外部高速化回
路を用いることなく１６×９画面上に特殊な表示形式を
作りだすことを可能とする。

【００３４】全画面ＰＩＰモードでは、画像内画像プロ
セッサは自走発振器３４８と共に、例えば適応線路櫛形
フィルタである復号化器からＹ／Ｃ入力を得て、信号を
ＹとＵとＶとの色成分に復号し、水平及び垂直同期パル
スを発生する。これらの信号はズーム、フリーズ及びチ
ャネル走査のような種々の全画面モード用画像内画像プ
ロセッサで処理される。例えばチャネル走査モード期間
中には、サンプルされた信号（種々のチャネル）は関連
のないパルスを有し、見かけ上不規則な時期に切り換え
られるため、ビデオ信号入力部から現れる水平及び垂直
同期には多数の不連続箇所がある。従って、サンプルク
ロック（及び読み／書きビデオＲＡＭクロック）は自走
発振器により決定される。フリーズ及びズームモードに
対しては、サンプルクロックはこれらの特殊な場合には
表示クロック周波数と同一である入力ビデオ水平同期に
ロックされる。

【００３５】概括的に、画像内画像プロセッサ３２０は
ビデオ信号を輝度（Ｙ）と色差信号（Ｕ，Ｖ）とにディ
ジタル化し、上述の通りサブサンプリングしてその結果
を１メガバイトビデオＲＡＭ３５０に記憶する。画像内
画像プロセッサ３２０と組み合わされるビデオＲＡＭ３
５０は８ビットサンプルによるビデオデータの全フィー
ルドを記憶するには充分な大きさではない１メガバイト
のメモリ容量を有す。メモリ容量の増加はコスト高とな
り、さらに複雑な管理回路を必要とする。補助チャネル
における１サンプルあたりのビット数の減少は、終始８
ビットで処理される主信号と比較して量子化解像度又は
帯域幅の低減を示す。このような帯域幅の効果的な低減
は補助表示画像が相対的に小さい場合には通常問題では
ないが、補助表示画像がさらに大きく、例えば主表示画
像と同じ程度の大きさの場合には問題である。解像度処
理回路３７０は補助ビデオデータの量子化解像度または
有効帯域幅を高めるため一つ以上の機構を実装すること
ができる。例えばディザーリングとデディザーリングを
含む多数のデータ圧縮及びデータ復元機構が開発されて
いる。デディザーリング回路はビデオＲＡＭ３５０の下
流、例えば以下に更に詳細に説明するようにゲートアレ
イの補助信号パスにおいて機能するのが良い。さらに、
様々なビット数を含む種々のディザーリング及びデディ
ザーリング手順が実施される。各々に固有の画像表示形
式に対して表示されたビデオの解像度を最大にするため
に、ＷＳＰマイクロプロセッサ３４０により多数の固有
なデータ削減及び復元機構の中から一つが選択される。

【００３６】補助信号の輝度及び色差信号は画像内画像
プロセッサの一部を構成するビデオＲＡＭ３５０に８：
１：１の６ビットＹ、Ｕ、Ｖ形式で記憶される。換言す
ると、各成分は６ビットサンプルに量子化される。色差
サンプルの対毎に８個の輝度サンプルがある。簡単に
は、画像内画像プロセッサ３２０は、代わって入力する
補助ビデオ同期信号にロックされるクロックレート６４
０ｆ_H により入力するビデオデータがサンプルされるモ
ードで動作させられる。このモードでは、ビデオＲＡＭ
３５０に記憶されたデータは直交的にサンプルされる。
画像内画像プロセッサビデオＲＡＭ３５０からデータが
読みだされるとき、入力する補助ビデオ信号にロックさ
れた同一クロック６４０ｆ_H を利用して読まれる。しか
し、たとえこのデータが直交的にサンプルされ記憶さ
れ、直交的に読みだされるとしても、主及び補助ビデオ
ソースの非同期特性のためビデオＲＡＭ３５０から直接
に直交的表示はされない。

【００３７】アナログ形式による画像内画像プロセッサ
からのＹ、Ｕ、Ｖ及びＣ＿ＳＹＮＣ（複合同期）出力
は、３．５８ＭＨｚ発振器３８０と共に符号化回路３６
６によりＹ／Ｃ成分に再符号化される。このＹ／Ｃ＿Ｐ
ＩＰ＿ＥＮＣ信号は、主信号のＹ／Ｃ成分に適合するよ
うＹ／Ｃ成分を再符号化させる図示されていないＹ／Ｃ
スイッチに接続される。この観点から、Ｙ、Ｕ、Ｖ及び
同期信号が符号化されたＰＩＰは、残りのシャーシにお
ける水平及び垂直タイミングに対する基礎になる。この
動作モードは主信号パスの補間器とＦＩＦＯとの動作に
基づくＰＩＰ用ズームモードを実施するのに適当であ
る。

【００３８】ゲートアレイ３００の主信号パス３０４と
補助信号パス３０６と出力信号パス３１２とを図５にブ
ロック図形式で示す。ゲートアレイはさらにクロック／
同期回路３２２とＷＳＰマイクロプロセッサ復号化器３
１０とから成る。ＷＳＰ ＤＡＴＡとして示されるＷＳ
Ｐマイクロプロセッサ復号化器３１０のデータ及びアド
レス出力線は、画像内画像プロセッサ３２０と解像度処
理回路３７０は勿論、上記の主たる回路及びパス各々に
供給される。ある回路がゲートアレイの一部分として定
義されているか又はされていないかどうかは、主として
説明を容易に行う都合上の問題であることは認められる
であろう。

【００３９】ゲートアレイは種々の画像表示形式を実施
するために、必要ある場合に主ビデオチャネルのビデオ
データを拡大し、圧縮し、切り落とす役割を担う。輝度
成分Ｙ＿ＭＮは、輝度成分の補間特性に依存する時間長
さにわたる先入れ先出し（ＦＩＦＯ）ラインメモリ３５
６に記憶される。複合クロミナンス成分Ｕ／Ｖ＿ＭＮは
ＦＩＦＯ３５８に記憶される。補助信号輝度及びクロミ
ナンス成分Ｙ＿ＰＩＰとＵ＿ＰＩＰとＶ＿ＰＩＰとがデ
マルチプレクサ３５５により作られる。輝度成分は必要
があれば回路３５７で解像度処理を受け、信号Ｙ＿ＡＵ
Ｘを発生する補間器３５９により出力として必要な程度
に拡大される。

【００４０】ある場合には、例えば図１の（ｄ）に示す
ように、補助表示が主信号表示と同程度の大きさであ
る。画像内画像プロセッサ及びビデオＲＡＭ３５０とに
関連するメモリ限界はかかる大表示領域を満たすには不
十分な数のデータ点或いは画素を供給する。そのような
場合には、データ圧縮或いは削減中に失われた画素を置
き換えるために、解像度処理回路３５７が画素を補助ビ
デオ信号に復元するために利用される。この解像度処理
は図４に示す回路３７０により引き受けられる解像度処
理と一致する。一例として、回路３７０はディザーリン
グ回路であり、回路３５７はデディザーリング回路であ
る。図４及び図５を参照して、補助ビデオ入力データは
６４０ｆ_H レートでサンプルされ、ビデオＲＡＭ３５０
に記憶される。ビデオＲＡＭ３５０から読みだされる補
助データはＶＲＡＭ＿ＯＵＴと呼ばれる。画像内画像プ
ロセッサ３２０はその上補助画像を非対称だけでなく、
水平方向と垂直方向とに同一の整数係数で縮小すること
ができる。４ビットラッチ３５２Ａ及び３５２Ｂと、補
助ＦＩＦＯ３５４と、タイミング回路３６９と同期回路
３６８とから成る４ビットから８ビットへの回路３５２
により補助チャネルデータはバッファされ、主チャネル
ディジタルビデオに同期させられる。ＶＲＡＭ＿ＯＵＴ
データはデマルチプレクサ３５５によりＹ（輝度）と、
Ｕ及びＶ（色成分）と、ＦＳＷ＿ＤＡＴ（高速スイッチ
データ）とに記憶される。ＦＳＷ＿ＤＡＴはいずれのフ
ィールドタイプがビデオＲＡＭに書き込まれたかを示
す。ＰＩＰ＿ＦＳＷ信号はＰＩＰ回路から直接入力さ
れ、ビデオＲＡＭから読みだされたいずれのフィールド
が小画像モード中に表示されるかを決定する出力ＭＵＸ
制御回路３２１に供給される。

【００４１】補助チャネルは６４０ｆ_H レートでサンプ
ルされ、一方、主チャネルは１０２４ｆ_H レートでサン
プルされる。補助チャネルＦＩＦＯ３５４は補助チャネ
ルサンプルレートから主チャネルクロックレートにデー
タを変換する。この過程で、ビデオ信号は８／５（１０
２４／６４０）の圧縮を被る。これは補助チャネル信号
を正確に表示するために必要な４／３の圧縮を上回る。
従って、補助チャネルは４×３小画像を正確に表示する
よう補間器３５９により拡張される必要がある。補間器
３５９はＷＳＰマイクロプロセッサ３４０により直接ま
たは間接に制御される。必要とされる補間拡張量は５／
６である。拡張係数Ｘは次のように決まる： Ｘ＝（６４０／１０２４）×（３／４）＝５／６ 輝度成分Ｕ＿ＰＩＰとＶ＿ＰＩＰとは、出力としてＵ＿
ＡＵＸとＶ＿ＡＵＸとを発生する回路３６７により輝度
成分の補間特性に依存する時間長さにわたり遅延され
る。主及び補助信号のＹ、Ｕ及びＶ成分は夫々に、出力
信号パス３１２のマルチプレクサ３１５、３１７及び３
１９夫々でＦＩＦＯ３５４、３５６及び３５８の読みだ
しイネーブル信号を制御することにより複合される。マ
ルチプレクサ３１５、３１７及び３１９は出力マルチプ
レクサ制御回路３２１に応答する。出力マルチプレクサ
制御回路３２１はクロック信号と、走査線開始信号と、
水平走査線カウンタ信号と、垂直ブランキングリセット
信号と、画像内画像プロセッサ及びＷＳＰマイクロプロ
セッサ３４０とからの高速スイッチ出力とに応答する。
複合化された輝度及びクロミナンス成分Ｙ＿ＭＸと、Ｕ
＿ＭＸと、Ｖ＿ＭＸとは夫々のＤ／Ａ変換器３６０、３
６２及び３６４に夫々に供給される。Ｄ／Ａ変換器３６
０、３６２及び３６４の次にはローパスフィルタ３６
１、３６３及び３６５が夫々に接続される。画像内画像
プロセッサと、ゲートアレイと、データ削減回路との種
々な機能は、ＷＳＰマイクロプロセッサ３４０により制
御される。ＷＳＰマイクロプロセッサ３４０は直列バス
により接続されるテレビジョンマイクロプロセッサ（Ｔ
Ｖ μＰ）２１６に応答する。直列バスは、データと、
クロック信号と、イネーブル信号とリセット信号とを有
する上述の４線バスである。ＷＳＰマイクロプロセッサ
３４０はＷＳＰマイクロプロセッサ復号化器３１０を介
してゲートアレイの種々の回路と通信する。

【００４２】ある場合には、表示される画像のアスペク
ト比歪みを避けるように４×３ＮＴＳＣビデオ信号を係
数４／３により圧縮することが必要である。別の場合に
は、ビデオは通常垂直ズーミングを伴う水平ズーミング
動作を実行するように拡大される。３３％までの水平ズ
ーム動作は圧縮を４／３以下に抑えて実現される。Ｓ−
ＶＨＳ形式で５．５ＭＨｚまでの輝度ビデオ帯域幅は１
０２４ｆ_H に対して８ＭＨｚであるナイキストのフォー
ルドオーバー周波数の大きな割合を占めるので、サンプ
ル補間器が新しい画素位置に入力されるビデオを再計算
するために利用される。

【００４３】図５に示すように、輝度データＹ＿ＭＮは
ビデオの圧縮或いは拡大に基づいてサンプル値を再計算
する補間器３３７を介して主信号パス３０４に出力され
る。スイッチ又はルート選択器３２３及び３３１の機能
は主信号パス３０４の位相をＦＩＦＯ３５６と補間器３
３７の相対的な位置に関して反転することである。特
に、これらのスイッチは画像圧縮が要求される場合には
補間器３３７がＦＩＦＯ３５６の前にくるか、或いは、
画像拡大が要求される場合にはＦＩＦＯ３５６が補間器
３３７の前にくるかを切り換える。スイッチ３２３及び
３３１はそれ自身はＷＳＰマイクロプロセッサ３４０に
応答するルート制御回路３３５に応答する。補助ビデオ
信号はビデオＲＡＭ３５０への記憶のために圧縮され、
実際の目的では拡大だけが必要とされることが注目さる
べきである。従って、補助信号パスには同等なスイッチ
ングは必要とされない。

【００４４】ＦＩＦＯの利用によりビデオ圧縮を実施す
るためには、例えば４番目のサンプル毎にＦＩＦＯ３５
６への書き込みが禁止される。これは一つの４／３圧縮
を構成する。ＦＩＦＯから読みだされたデータが荒れて
おらず滑らかになるように、ＦＩＦＯに書き込まれた輝
度サンプルを再計算することは補間器３３７の機能であ
る。拡大は圧縮と全く反対の方法で実行される。圧縮の
場合には、書き込み許可信号は禁止パルスの形式で付け
られたクロックゲート制御情報を有する。拡大データに
対しては、クロックゲート制御情報は読みだし許可信号
に加えられる。これはデータがＦＩＦＯ３５６から読み
だされる場合にデータを途切れさせる。この場合に、荒
い状態から滑らかな状態にサンプルされたデータを再計
算するのは、この処理中はＦＩＦＯ３５６の後につなが
る補間器３３７の機能である。拡大の場合には、ＦＩＦ
Ｏ３５６から読みだされる間及び補間器３３７にクロッ
ク入力される間にデータは途切れる。これは、データが
絶え間なく補間器３３７を介してクロック出力される圧
縮の場合とは異なる。圧縮と拡大の両方の場合におい
て、クロックゲート制御動作は同期的手法で容易に実行
され、即ち、システムクロック１０２４ｆ_H の立ち上が
りエッジに基づいて事象が発生する。

【００４５】補助信号の補間は補助信号パス３０６で生
ずる。画像内画像プロセッサ３２０は６ビットＹ、Ｕ、
Ｖ、８：１：１フィールドメモリ、ビデオＲＡＭ３５０
を操作し到来するビデオデータを記憶する。ビデオＲＡ
Ｍ３５０は、複数のメモリ配置に２フィールドのビデオ
データを保持する。各メモリ配置は８ビットデータを保
持する。各８ビット配置は１個の６ビットＹ（輝度）サ
ンプル（６４０ｆ_H でサンプル）と別の２ビットから成
る。別の２ビットは、高速スイッチデータ（ＦＳＷ＿Ｄ
ＡＴ）と、Ｕ又はＶサンプル（８０ｆ_H でサンプル）の
一部とのいずれかを保持する。ＦＳＷ＿ＤＡＴの値はい
ずれのタイプのフィールドがビデオＲＡＭに書き込まれ
たかを示す。ビデオＲＡＭ３５０には２つのデータフィ
ールドが記憶され、表示周期中に全ビデオＲＡＭ３５０
が読みだされるので、両方のフィールドが表示走査中に
読まれる。画像内画像プロセッサ３２０は高速スイッチ
データを利用していずれのフィールドが表示されるメモ
リから読みだされるかを決定する。ＰＩＰ回路はモーシ
ョンテア問題を解決するよう書き込まれている逆のフィ
ールドタイプを常時読む。もし読み取られたフィールド
タイプが表示されているのと逆のタイプの場合には、フ
ィールドがメモリから読みだされる時にフィールドの先
頭走査線を消去することによりビデオＲＡＭに記憶され
た偶数フィールドが反転される。その結果、小さな画像
はモーションテア無しに正確なインターレ−スを維持す
る。

【００４６】クロック／同期回路３２２はＦＩＦＯ３５
４と３５６と３５８とを動作させるのに必要なリード、
ライト及びイネーブル信号を発生する。主及び補助チャ
ネル用ＦＩＦＯは、次の表示で必要とされる各ビデオ走
査線の該当部分に関してデータを記憶場所に書き込むこ
とを許可される。各ソースからのデータをディスプレイ
の同一ビデオ走査線上で複合する必要が有る場合には、
データが主又は補助チャネルの両方からではなく一方か
ら書き込まれる。補助チャネルのＦＩＦＯ３５４は補助
ビデオ信号に同期して書き込まれるが、主ビデオ信号に
同期してメモリから読みだされる。主ビデオ信号成分は
主ビデオ信号に同期してＦＩＦＯ３５６と３５８とに読
み込まれ、主ビデオに同期してメモリから読みだされ
る。読みだし機能が主チャネルと補助チャネルとの間で
切り換えられる頻度は、選択された個別な特別効果の関
数である。

【００４７】切り落とされて横に並ぶ画像のような種々
の特殊効果がラインメモリＦＩＦＯへの読みだしと書き
込みとの許可制御信号を操作することにより発生され
る。図１の（ｄ）に示すこの表示形式は、ほぼ全フィー
ルドの２つの画像が横に並ぶ形式に表示される場合には
殊に望ましい。この表示は例えば１６×９のような広幅
表示形式比のディスプレイに殊に有効かつ適当である。
ＮＴＳＣ信号の多くは、１２×９に当然一致する４×３
形式で表される。画像の３３％切り落としか、又は、画
像の３３％圧縮とアスペクト比歪みの誘発とのいずれか
により、２つの４×３表示形式比のＮＴＳＣ画像が同一
の１６×９表示形式比のディスプレイに表される。ユー
ザの好み次第で、画像切り落としとアスペクト比歪みと
の割合を０％と３３％との限界の間でどこにでも設定す
ることができる。一例として、２つの横に並ぶ画像が１
６．７％圧縮され、１６．７％切り落とされ表示され得
る。

【００４８】１６×９表示形式比のディスプレイの水平
表示時間は４×３表示形式比のディスプレイと同じであ
り、その理由は共に６２．５マイクロ秒の正規走査線長
さを有するためである。従って、歪みのない正確なアス
ペクト比を保持するようＮＴＳＣビデオ信号は係数４／
３で高速化される必要がある。係数４／３は２つの表示
形式の比として次のように計算される。

【００４９】４／３＝（１６／９）／（４／３） 本発明によればビデオ信号を高速化するために可変補間
器が利用される。従来は、入力と出力とで異なるクロッ
クレートを有するＦＩＦＯが同様な機能を実施するため
に利用されている。比較として、もし４×３表示形式比
の２つのＮＴＳＣ信号が単一の４×３表示形式比のディ
スプレイに表示されると、各画像は５０％まで歪まされ
るか、切り落とされるか、それらの組合せを必要とす
る。広幅画面応用に必要とされるのと同等な高速化は不
要である。

【００５０】概括的に、ビデオディスプレイ及び偏向シ
ステムは主ビデオ信号に同期する。上述のように広幅画
面表示を埋めるためには主ビデオ信号は高速化される必
要がある。補助ビデオ信号は第１ビデオ信号とビデオデ
ィスプレイとに垂直に同期する必要がある。補助ビデオ
信号はフィールドメモリ内の１フィールド周期の端数に
より遅延され、ラインメモリ内で拡大される。補助ビデ
オ信号の主ビデオデータとの同期は、フィールドメモリ
としてのビデオＲＡＭ３５０と、信号を拡大するために
先入れ先出し（ＦＩＦＯ）ラインメモリ装置３５４とを
利用することにより達成される。

【００５１】しかし、読みだし及び書き込みクロックの
非同期特性は、読みだし／書き込みポインタ衝突を回避
する段階がとられることを必要とする。読みだし／書き
込みポインタ衝突は、新しいデータがＦＩＦＯに書き込
まれる機会を得る前に古いデータがＦＩＦＯから読みだ
される場合に生ずる。ＦＩＦＯの大きさは、読みだし／
書き込みポインタ衝突を回避するに合理的に必要と想定
される最小ライン記憶容量に関連する。

【００５２】ディスプレイは主チャネルビデオにロック
されるので、表示されている現在のフィールドタイプ、
即ち上位フィールド又は下位フィールドが、主信号によ
り決定される。ビデオＲＡＭ３５０メモリに記憶され主
チャネルフィールドの先頭で読みだされるよう用意され
ているフィールドタイプは、表示されたフィールドタイ
プと同じであってもよく同じでなくともよい。ビデオＲ
ＡＭ３５０に記憶された補助フィールドタイプを主チャ
ネル表示のフィールドタイプに整合させるよう変える必
要がある。

【００５３】画像内画像プロセッサ３２０とゲートアレ
イ３００とはＮＴＳＣ信号の２６２．５走査線フィール
ドを２６３走査線上位フィールド（奇数フィールドと呼
ばれることがある）と２６２走査線下位フィールド（偶
数フィールドと呼ばれることがある）とに量子化する。
これは垂直同期が水平同期を表すパルスと共にサンプル
される事実による。このことを図７の線図に示す。上位
／下位（奇数／偶数）フィールドタイプ表示は、上位フ
ィールドに対しては値１を有し、下位フィールドに対し
ては値０を有する。上位フィールドは１ないし２６３の
奇数走査線を含む。下位フィールドは２ないし２６２の
偶数走査線を含む。図８中、第１フィールドタイプ表示
Ｕ／Ｌ主信号は主ビデオチャネルのフィールドタイプを
表す。信号ＨＳＹＮＣ＿ＡＸは補助チャネルの各走査線
に対する水平同期信号を表す。

【００５４】各補助チャネル走査線が「通常通り」書き
込まれたならば、フィールドタイプ表示Ｕ／Ｌ（Ａ）は
ビデオＲＡＭ３５０に記憶されたフィールドタイプを表
す。「通常」という用語はここでは、上位フィールドが
受信され復号化される場合に奇数走査線１ないし２６３
がビデオＲＡＭ３５０に書き込まれることを示す。上位
フィールド受信中に上位フィールドの第１走査線がビデ
オＲＡＭ３５０に書き込まれないならば、フィールドタ
イプ表示Ｕ／Ｌ（Ｂ）はビデオＲＡＭ３５０に記憶され
たフィールドタイプを表す。代わりに、第１走査線は下
位フィールドの最終走査線（番号２６２）に実際には付
加される。これは、フレーム内で走査線２が最初に表示
される走査線となり走査線３が２番目に表示される走査
線となるので、フィールドタイプを効果的に反転する。
受信された上位フィールドはここに下位フィールドとな
り、逆もまたしかりである。下位フィールドの受信中に
上位フィールドの最終走査線がビデオＲＡＭ３５０に追
加されるならば、フィールドタイプ表示Ｕ／Ｌ（Ｃ）
は、ビデオＲＡＭ３５０に記憶されたフィールドタイプ
を表す。これは、走査線２６３が最初に表示される走査
線となり走査線１が２番目に表示される走査線となるの
で、フィールドタイプを効果的に反転する。

【００５５】Ｂ及びＣモードにおける走査線の追加及び
削除は、これらの走査線が垂直帰線又はオーバースキャ
ン中に生ずるので補助チャネル画像の質を低下させな
い。表示される走査線の順序が図１０に示され、そこで
は実線が上位フィールド走査線を表し、点線が下位フィ
ールド走査線を表す。主及び補助チャネル信号が前進す
ると、Ｕ／Ｌ主信号が補助チャネルフィールドタイプ表
示Ｕ／Ｌ（Ａ，Ｂ，Ｃ）に関して左又は右にシフトす
る。図に示す位置では、決定エッジがＡ区域にあるの
で、データはＡモードによりビデオＲＡＭ３５０に書き
込まれる。Ａモードが適している理由は、画像内画像プ
ロセッサが垂直同期を受信するときに、Ｖ＿ＳＹＮＣ＿
ＭＮ（主チャネル垂直同期）と共に始まるビデオＲＡＭ
３５０からの読みだしのためにディスプレイにより必要
とされるのと同じフィールドタイプをビデオＲＡＭ３５
０に書き込むからである。上記信号が前進すると、それ
らの相対位置に応じてモードが変化する。有効なモード
が図８の上部に図示され図９の表に示される。Ｂモード
とＣモードとの間に重なりがあるのは、Ｂモードが有効
な大部分の時間においてＣモードも有効であり、逆もま
た成り立つためである。これは２６２走査線中の２走査
線を除くすべてについて真である。Ｂ及びＣモードの両
方が有効な時には、Ｂ又はＣモードのいずれでも利用す
ることができる。

【００５６】本発明の配置に従いインターレース保全性
を維持するための回路７００のブロック系統図を図１２
に示す。回路７００の出力信号は、図９に示すように、
ビデオＲＡＭ３５０と、補助信号パスのＦＩＦＯ３５４
と、主信号パスのＦＩＦＯ３５６とに対する読みだし及
び書き込みリセット制御信号である。主ビデオ信号のフ
ィールドタイプは１対の信号ＶＳＹＮＣ＿ＭＮとＨＳＹ
ＮＣ＿ＭＮとから決定される。補助ビデオ信号のフィー
ルドタイプは対応する１対の信号ＶＳＹＮＣ＿ＡＸとＨ
ＳＹＮＣ＿ＡＸとから決定される。いずれの信号対もゲ
ートアレイで設定される所定の位相関係を有する。この
関係を両方の信号対に適用できる図１１の（ａ）ないし
図１１の（ｃ）に示す。いずれの場合にも、ＨＳＹＮＣ
は立ち上がりエッジが夫々の信号の水平走査線の先頭に
一致する矩形波である。補助信号のフィールドタイプを
主信号のフィールドタイプに整合させるに必要な手順は
何かを決定するために夫々の信号対の立ち上がりエッジ
間の関係が回路７００によりテストされる。曖昧さを避
けるため、主信号対の立ち上がりエッジは水平走査線周
期の１／８以内に決して近づかない。補助信号対の立ち
上がりエッジは水平走査線周期の１／１０以内に決して
近づかない。これは立ち上がりエッジ相互のジッターを
防止する。この関係はゲートアレイ内のタイミング回路
により保証される。

【００５７】主信号対ＶＳＹＮＣ＿ＭＮとＨＳＹＮＣ＿
ＭＮとは、Ｄ型フリップフロップ２個により構成される
第１のフィールドタイプ検出回路７０２への入力であ
る。ある場合には、ＨＳＹＮＣ＿ＭＮがＶＳＹＮＣ＿Ｍ
Ｎによりサンプルされ、即ち、ＶＳＹＮＣ＿ＭＮはクロ
ック入力となる。このフリップフロップの出力は主信号
用上位／下位フィールド表示ＵＬ＿ＭＮであり、上位フ
ィールドタイプに対しては論理的「ハイ」となり下位フ
ィールドタイプに対しては論理的「ロー」となるが、こ
れはどちらでも構わない。別の場合には、ＶＳＹＮＣ＿
ＭＮがＨＳＹＮＣ＿ＭＮによりサンプルされる。これは
水平位置に対して同期された垂直位置である出力Ｖ_H を
供給する。

【００５８】補助信号対ＶＳＹＮＣ＿ＡＸとＨＳＹＮＣ
＿ＡＸとは、Ｄ型フリップフロップ２個によりやはり構
成される第２のフィールドタイプ検出回路７１０への入
力である。ある場合には、ＨＳＹＮＣ＿ＡＸがＶＳＹＮ
Ｃ＿ＡＸによりサンプルされ、即ち、ＶＳＹＮＣ＿ＡＸ
はクロック入力となる。このフリップフロップの出力は
補助信号用上位／下位フィールド表示ＵＬ＿ＡＸであ
り、上位フィールドタイプに対しては論理的「ハイ」と
なり下位フィールドタイプに対しては論理的「ロー」と
なるが、これはどちらでも構わない。別の場合には、Ｖ
ＳＹＮＣ＿ＡＸがＨＳＹＮＣ＿ＡＸによりサンプルされ
る。水平位置に対して同期された垂直位置である出力Ｖ
_H を供給する。

【００５９】図１１の（ｂ）に示すようにフィールド開
始立ち上がりエッジが水平走査線周期の最初の半分で起
きるならば、そのフィールドは下位或いは偶数フィール
ドタイプである。図１１の（ｃ）に示すようにフィール
ド開始立ち上がりエッジが水平走査線周期の次の半分で
起きるならば、そのフィールドは上位或いは奇数フィー
ルドタイプである。

【００６０】主信号に対するＶ_H とＨＳＹＮＣ＿ＭＮと
は、出力信号ＷＲ＿ＲＳＴ＿ＦＩＦＯ＿ＭＮと、ＲＤ＿
ＲＳＴ＿ＦＩＦＯ＿ＭＮと、ＲＤ＿ＲＳＴ＿ＦＩＦＯ＿
ＡＸとの適切な位相関係を保証するよう水平走査線周期
遅延を提供する遅延回路７０４と、７０６と７０８とへ
の入力である。遅延動作はＤ型フリップフロップにより
行なわれる。書き込みポインタと読みだしポインタとの
間に２ないし３水平走査線周期の遅延が設けられる。

【００６１】図８の上部に示すＵ／Ｌ主信号に対応する
上位／下位フィールドタイプ表示ＵＬ＿ＭＮは、ＵＬ＿
ＳＥＬ比較器７１４への１入力である。比較器７１４へ
の他の入力はＵＬ＿ＡＸテスト発生器７１２により供給
される。テスト発生器７１２は、ＨＳＹＮＣ＿ＡＸをク
ロック入力とすると共に、ＵＬ＿ＡＸフィールド表示を
入力とする。テスト発生器７１２は、可能な３モード
Ａ、Ｂ及びＣに対応し、図８の下部に示された信号Ｕ／
Ｌ（Ａ）と、Ｕ／Ｌ（Ｂ）と、Ｕ／Ｌ（Ｃ）とを供給す
る。各々の信号Ｕ／Ｌ（Ａ）と、Ｕ／Ｌ（Ｂ）と、Ｕ／
Ｌ（Ｃ）とは図８に示すＵＬ＿ＭＮの決定エッジ時点で
ＵＬ＿ＭＮと比較される。ＵＬ＿ＭＮがＵ／Ｌ（Ａ）と
整合するならば、フィールドタイプが整合し、インター
レース保全性を維持するための動作を必要としない。Ｕ
Ｌ＿ＭＮがＵ／Ｌ（Ｂ）と整合するならば、フィールド
タイプは整合しない。インターレース保全性を維持する
ように上位フィールドの書込みを１走査線だけ遅延する
必要がある。ＵＬ＿ＭＮがＵ／Ｌ（Ｃ）と整合するなら
ば、フィールドタイプは整合しない。インターレース保
全性を維持するように下位フィールドの書込みを１走査
線だけ早める必要がある。

【００６２】上記比較の結果はＲＳＴ＿ＡＸ＿ＳＥＬ選
択回路７１８への１入力である。他の入力は、ＲＳＴ＿
ＡＸ＿ＧＥＮ発生器７１６により発生される３つの垂直
同期信号ＲＳＴ＿Ａと、ＲＳＴ＿Ｂと、ＲＳＴ＿Ｃとで
ある。３つの垂直同期信号ＲＳＴ＿Ａと、ＲＳＴ＿Ｂ
と、ＲＳＴ＿Ｃとは、比較器７１４の出力に従ってイン
ターレース保全性を維持するよう調整動作を実施したり
無調整動作を実施したりするために、互いに関して位相
差を有する。遅延回路７２２はＷＲ＿ＲＳＴ＿ＶＲＡＭ
＿ＡＸを発生するよう選択された垂直同期信号を補助ビ
デオ入力と再同期させる。遅延回路７２０はＲＤ＿ＲＳ
Ｔ＿ＶＲＡＭ＿ＡＸとＷＲ＿ＲＳＴ＿ＦＩＦＯ＿ＡＸと
を発生する同様な機能を実行する。図８に示すように、
Ｂ及びＣモードは多くの時間で重なり合う。実際、全５
２５の比較中２つだけがＢ又はＣモードの両方ではなく
一方だけを必要とする。比較器７１４は両モードが有効
な時にＣモードよりＢモードを選択するように配置でき
る。この選択は自由であり、或いは他の回路の考慮に基
づいてもよい。

【００６３】ビデオゲームとコンピュータの場合のよう
に、主ビデオソースがノンインターレース型ソースで、
補助ビデオソースがインターレース型ソースである時
は、ディスプレイが主信号にロックされるので問題が生
ずる。ノンインターレース型ディスプレイは、インター
レースされる位置に代わりのフィールドの表示がなく、
即ち、夫々の走査線は空間的にずれて互いに間に位置す
る。本発明の配置により、ノンインターレース型ビデオ
ソースからの信号の主画像チャネルへの出現は検出され
る。この検出は連続するフィールドが同一フィールドタ
イプを有することを検出することにより実施できる。

【００６４】ノンインターレース型ソースからの信号の
出現はビデオＲＡＭと付随する制御回路の動作モードの
変更に利用される。あるモードでは、ビデオＲＡＭは補
助ビデオ信号の連続フィールドを記憶するために利用さ
れる。これらのフィールドは主画像チャネルがインター
レース型信号の時に連続して読みだされる。主信号がノ
ンインターレース型の場合には、ビデオＲＡＭと制御回
路とは別のモードで動作し、ここで、たとえ全フィール
ドがビデオＲＡＭに依然として書き込まれているとして
も、その他すべての補助信号のフィールドだけがビデオ
ＲＡＭから読みだされ主信号と複合される。或いは、そ
の他すべてのフィールドだけがビデオＲＡＭに書き込ま
れ、それに従ってビデオＲＡＭから読みだされてもよ
い。いずれの場合においても、上位フィールド（奇数フ
ィールド）だけ又は下位フィールド（偶数フィールド）
だけがビデオＲＡＭから読みだされる。これらのフィー
ルドはいずれも２回にわたり読みだされて同一垂直位置
に表示される。

【００６５】マイクロプロセッサはノンインターレース
型信号ソース検出器を監視し、検出か非検出かに応じ
て、ビデオＲＡＭと、それに付随し補助ビデオ信号の全
フィールドを、又は、補助ビデオ信号の上位フィールド
だけ或いは下位フィールドだけを、同時表示用信号を複
合した回路に供給する制御回路の動作モードを設定す
る。

【００６６】図１３を参照するに、Ｖ＿ＳＹＮＣは立ち
上がりエッジがビデオ信号の垂直同期の開始に一致し、
処理された垂直同期パルスである。Ｈ＿ＳＹＮＣ信号は
立ち上がりエッジがビデオ信号の水平同期パルスの立ち
上がりエッジに一致し、処理された水平同期パルスであ
る。図１１の（ｃ）に示すように、Ｖ＿ＳＹＮＣがＨ＿
ＳＹＮＣの立ち上がりエッジの直前で発生するとき奇数
フィールドが検出される。図１１の（ｂ）に示すよう
に、Ｖ＿ＳＹＮＣがＨ＿ＳＹＮＣの立ち上がりエッジの
１走査線の半分以上前に発生するとき偶数フィールドが
検出される。

【００６７】フィールドタイプ検出器８００はパルス発
生器８０２とＤ型フリップフロップ８１０とから成る。
パルス発生器８０２はゲート制御された２個のフリップ
フロップ８０４及び８０６とＡＮＤゲート８０８とから
成る。Ｖ＿ＳＹＮＣ信号はフリップフロップ８０４の入
力である。フリップフロップ８０４の出力Ｑはフリップ
フロップ８０６の入力及びＡＮＤゲート８０８の１入力
である。フリップフロップ８０６の反転Ｑ出力は、ＡＮ
Ｄゲート８０８のもう一つの入力である。フリップフロ
ップ８０４、８０６及び８１０は１０２４ｆ_H によるク
ロック入力を受ける。パルス発生器の出力Ｑは、垂直同
期開始時に発生する１クロック幅パルスである。この１
クロック幅パルスはフリップフロップ８１０に対するイ
ネーブル（ＥＮ）入力である。このパルスは、フリップ
フロップ８１０の入力ＤにおけるＨ＿ＳＹＮＣ信号をサ
ンプルする。フリップフロップ８１０の出力Ｑは、上位
／下位（Ｕ／Ｌ）フィールドタイプ表示である。

【００６８】図１４にインターレース型とノンインター
レース型の信号を検出する回路８２０を示す。回路８２
０はフィールドタイプ検出器８００と、Ｄ型フリップフ
ロップ８２２と、排他的論理和（ＸＯＲ）ゲート８２４
から成る。フリップフロップ８１０の反転Ｑ出力は、フ
リップフロップ８０２の出力Ｑによりイネーブル（Ｅ
Ｎ）化されるフリップフロップ８２２の入力Ｄである。
フリップフロップ８１０の反転Ｑ出力はフィールドタイ
プ表示Ｕ／Ｌである。フリップフロップ８１０の反転Ｑ
出力及びフリップフロップ８２２の出力ＱはＸＯＲゲー
ト８２４の入力である。フリップフロップ８２２の目的
は前のフィールドのフィールドタイプを記憶することで
ある。ＸＯＲゲート８２４は現在のフィールドのフィー
ルドタイプと記憶された前のフィールドのフィールドタ
イプとを比較する。フィールドタイプが一致するなら
ば、ＸＯＲゲート８２４の出力はロー（ＬＯ）となり、
ノンインターレース型ビデオソースを意味する。フィー
ルドタイプが異なるならば、ＸＯＲゲート８２４の出力
はハイ（ＨＩ）となり、インターレース型ビデオソース
を意味する。

【００６９】テレビジョンマイクロプロセッサ２１６
は、直列テレビジョンバスを介して出力信号ＩＮＴＥＲ
ＬＡＣＥＤの状態を読みだす。マイクロプロセッサは、
概括的には新しいチャネルに変化した後、主ビデオ信号
（ディスプレイはこれに同期させられる）がインターレ
ース型であるか又はノンインターレース型であるかを決
定する。もし主ビデオ信号がインターレース型ならば、
画像内画像プロセッサ３２０は補助ビデオ信号の全フィ
ールドの読み書きにより動作するよう命令される。図７
ないし図１１と共に説明したようにインターレース保全
性は維持される。もしマイクロプロセッサが主ビデオ信
号はインターレース型であると決定するならば、画像内
画像プロセッサ３２０はその他すべてのフィールドだけ
をビデオＲＡＭ３５０に書き込むように命令される。１
フィールドタイプのみが書き込まれるので、１フィール
ドタイプだけが読みだされる。かかるフィールドは各々
２回読みだされる。その結果、補助チャネルはノンイン
ターレース型ビデオに変換される。かかるノンインター
レース型ビデオは、インターレース型補助画像と比べて
ノンインターレース型ディスプレイ上の補助画像として
さらに一層望ましい画像である。

【図面の簡単な説明】

【図１】（ａ）ないし（ｆ）は、広幅画面テレビジョン
の各種表示形式を説明するための図である。

【図２】２ｆ_H 水平走査周波数での動作に適合する本発
明による広幅画面テレビジョンのブロック系統図であ
る。

【図３】図２に示す広幅画面プロセッサのブロック系統
図である。

【図４】図３に示す広幅画面プロセッサの詳細を示すブ
ロック系統図である。

【図５】図４に示すゲートアレイのブロック系統図であ
り主、補助及び出力信号パスを示す。

【図６】図２に示す偏向回路の結合ブロックと回路系統
を示す図である。

【図７】上位／下位フィールド表示とビデオフレームの
水平走査線との対応を示すタイミングチャートである。

【図８】相対的な進みを示す同時に表示されたビデオ信
号のインターレース保全性の維持を説明するための図で
ある。

【図９】相対的な進みを示す同時に表示されたビデオ信
号のインターレース保全性の維持を説明するための図で
ある。

【図１０】相対的な進みを示す同時に表示されたビデオ
信号のインターレース保全性の維持を説明するための図
である。

【図１１】図１２に示す回路の動作を説明するための波
形を示す図である。

【図１２】図８ないし図１１と共に説明するインターレ
ース保全性を維持する回路のブロック系統図である。

【図１３】フィールドタイプ検出器のブロック系統図で
ある。

【図１４】インターレース信号及びノンインターレース
信号を検出する回路のブロック系統図である。

【符号の説明】

１０ テレビジョン ２０ ビデオ信号入力部 ３０ 広幅画面プロセッサ ４０ １ｆ_H から２ｆ_H への変換器 ５０ 偏向回路 ６０ ＲＧＢインタフェース ７０ 電源 ２００ ビデオスイッチ ２０２ ワンチップ ２０４ ＲＦ周波数スイッチ ２０６、２０８ チューナー ２１０、２２０ Ｙ／Ｃ復号化器 ２１２、２５０ 同期分離器 ２１４ 垂直カウントダウン回路 ２１６ テレビジョンマイクロプロセッサ ２２４ ＩＦステージ ２２６ オーディオステージ ２２７ 符号化器 ２４０ ＹＵＶからＲＧＢへの変換器 ２４２ 受像管駆動回路 ２４４ 撮像管 ２５４ 垂直サイズインタフェース回路 ２５６ 横方向調整インタフェース回路 ２５８ 水平位相調整インタフェース回路 ３００ ゲートアレイ ３０１ 画像内画像回路 ３０４ 主信号パス ３０６ 補助信号パス ３１０ ＷＳＰマイクロプロセッサ復号化器 ３１２ 出力信号パス ３１５、３１７、３１９ マルチプレクサ ３２０ 画像内画像プロセッサ ３２１ 出力マルチプレクサ制御回路 ３２２ クロック／同期回路 ３２３、３３１ スイッチ ３３５ ルート制御回路 ３４０ 広幅画面プロセッサ（ＷＳＰ）マイクロプロセ
ッサ ３４０Ａ 入出力Ｉ／Ｏ部 ３４０Ｂ アナログ出力部 ３４２、３４６ Ａ／Ｄ変換器 ３４４ マルチプレクサ ３５０ ビデオＲＡＭ ３５２ ４ビットから８ビットへの回路 ３５２Ａ、３５２Ｂ ４ビットラッチ ３５３，３５５ デマルチプレクサ ３５４、３５６、３５８ 補助先入れ先出しＦＩＦＯ ３５７、３７０ 解像度処理回路 ３５９ 補間器 ３６０、３６２、３６４ Ｄ／Ａ変換器 ３６１、３６３、３６５、３７６ ローパスフィルタ ３６６ 符号化回路 ３６７ 遅延回路 ３６８ 同期回路 ３６９ タイミング回路 ３７４ フェーズロックドループ ３８０ 発振器 ４２０ ビデオＲＡＭ ５００ 回路 ５０２ 定電流源 ５０４ 垂直ランプキャパシタ ５０６ トランジスタ ５０８ 可調整電流源 ５００ 垂直サイズ調整 ５１０ 手動垂直サイズ調整 ５１２ 垂直偏向コイル ５１４ 横方向ピン補正回路 ５１６ 水平出力回路 ５１８ 位相調整回路 ５２０ ２ｆ_H フェーズロックドループ ７００ インターレース保全性維持回路 ７０２ 第１のフィールドタイプ検出回路 ７０４、７０６、７０８ 遅延回路 ７１０ 第２のフィールドタイプ検出回路 ７１２ テスト発生器 ７１４ 比較器 ７１６ 発生器 ７１８ 選択回路 ７２０、７２２ 遅延回路 ８００ フィールドタイプ検出器 ８０２ パルス発生器 ８０４、８０６ ゲート制御フリップフロップ ８０８ ＡＮＤゲート ８１０ Ｄ型フリップフロップ ８２０ 検出回路 ８２２ Ｄ型フリップフロップ ８２４ ＸＯＲゲート

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ナサニエル ハルク エルソズ アメリカ合衆国 インディアナ 46112 ブラウンズバーグ イースト・ステイト・ ロード 136，6565 (72)発明者 ティモシー ウィリアム シーガー アメリカ合衆国 インディアナ 46260 インディアナポリス ナシュア・ドライブ 8318

Claims (6)

【特許請求の範囲】
1. 【請求項１】 第１のビデオ信号に同期したビデオ表示
   手段と、 該第１のビデオ信号が２以上のフィールドタイプを有す
   るかを検出する手段と、 ２以上のフィールドタイプを有する第２のビデオ信号を
   前記第１のビデオ信号と前記ビデオ表示手段上に同時に
   表示して結合する手段と、 前記第１のビデオ信号が２以上のフィールドタイプを有
   し、ここで前記第２のビデオ信号の全フィールドが前記
   同時表示用の前記結合手段への出力である場合には、第
   １の動作モードを有し、前記第１のビデオ信号が単一の
   フィールドタイプを有し、ここで前記第２のビデオ信号
   の１フィールドタイプだけが前記同時表示用の前記結合
   手段への出力である場合には、第２の動作モードを有
   し、前記検出手段に応答するビデオ信号処理手段とから
   成る装置。
2. 【請求項２】 前記第２のビデオ信号と前記表示手段と
   のインターレース保全性を維持するよう前記第１の動作
   モード中に作動する手段から成る請求項１記載の装置。
3. 【請求項３】 前記第２のビデオ信号を前記第１のビデ
   オ信号と同期させる前記ビデオ信号処理手段から成る請
   求項１記載の装置。
4. 【請求項４】 前記第２の動作モード中に前記第２のビ
   デオ信号の１フィールドタイプだけが書き込まれ読み出
   される、前記第２のビデオ信号を記憶する手段から成る
   請求項１記載の装置。
5. 【請求項５】 前記第２の動作モード中に前記記憶手段
   に書き込まれた各フィールドが前記結合手段に２回読み
   出される請求項４記載の装置。
6. 【請求項６】 前記第２の動作モード中に前記第２のビ
   デオ信号の１フィールドタイプが１回書き込まれ２回読
   み出される、前記第２のビデオ信号を記憶するための手
   段から成る請求項１記載の装置。