JPH06204618A - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JPH06204618A JPH06204618A JP36111292A JP36111292A JPH06204618A JP H06204618 A JPH06204618 A JP H06204618A JP 36111292 A JP36111292 A JP 36111292A JP 36111292 A JP36111292 A JP 36111292A JP H06204618 A JPH06204618 A JP H06204618A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- layer
- semiconductor laser
- isolation groove
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Weting (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 半導体レーザのアイソレーション溝を浅くす
る。 【構成】 活性層９部を挟んで形成されるアイソレーシ
ョン溝１０の形成部位にダミーの活性層１１を設ける。
このダミーの活性層１１の部分には電流ブロック層４，
３がなく、他の部分よりも基板２が凸状に突出している
ので、アイソレーション溝１０はここまでエッチングす
ればすみ、その深さが浅くてすむ。 【効果】 後工程の写真製版のレジストを均一に塗布す
ることができる。
る。 【構成】 活性層９部を挟んで形成されるアイソレーシ
ョン溝１０の形成部位にダミーの活性層１１を設ける。
このダミーの活性層１１の部分には電流ブロック層４，
３がなく、他の部分よりも基板２が凸状に突出している
ので、アイソレーション溝１０はここまでエッチングす
ればすみ、その深さが浅くてすむ。 【効果】 後工程の写真製版のレジストを均一に塗布す
ることができる。
Description
【０００１】
【産業上の利用分野】この発明は半導体レーザの製造方
法に関し、特に半導体レーザのアイソレーション溝を浅
くする方法に関するものである。
法に関し、特に半導体レーザのアイソレーション溝を浅
くする方法に関するものである。
【０００２】
【従来の技術】図４は従来の全気相成長，長波長帯半導
体レーザを示す断面図であり、２はｎ−ＩｎＰ基板であ
り、その不純物濃度は５×１０18cm-3、膜厚は約１００
μｍである。３はｐ−ＩｎＰ電流ブロック層であり、そ
の不純物濃度は１×１０18cm-3、膜厚は約１．５μｍで
ある。４はｎ−ＩｎＰ電流ブロック層であり、その不純
物濃度は５×１０18cm-3、膜厚は約１．５μｍである。
５はｐ−ＩｎＰクラッド層であり、その不純物濃度は１
×１０18cm-3、膜厚は約１．５μｍである。９はＩｎＧ
ａＡｓＰ活性層であり、その膜厚は約０．１μｍであ
る。６はｐ−ＩｎＧａＡｓコンタクト層であり、その不
純物濃度は５×１０18cm-3、膜厚は約０．５μｍであ
る。また、１０は上記活性層９部を挟む上記エピタキシ
ャル成長層の両側にエッチングにより形成されたアイソ
レーション溝であり、その深さは約６μｍ、その開口幅
と約４μｍである。７は該アイソレーション溝１０を含
む半導体層の表面に形成されたＳｉＯ2 絶縁膜であり、
その膜厚は２０００オングストロームである。１は上記
ｎ−ＩｎＰ基板２の裏面に形成された裏面電極であり、
ＡｕＧｅ／Ａｕからなり、その厚さは５００／２５００
オングストロームである。８は上記活性層９部の上部の
ｐ−ＩｎＧａＡｓコンタクト層６上に設けられた表面電
極であり、Ｔｉ／Ａｕからなり、その厚さは５００／２
５００オングストロームである。
体レーザを示す断面図であり、２はｎ−ＩｎＰ基板であ
り、その不純物濃度は５×１０18cm-3、膜厚は約１００
μｍである。３はｐ−ＩｎＰ電流ブロック層であり、そ
の不純物濃度は１×１０18cm-3、膜厚は約１．５μｍで
ある。４はｎ−ＩｎＰ電流ブロック層であり、その不純
物濃度は５×１０18cm-3、膜厚は約１．５μｍである。
５はｐ−ＩｎＰクラッド層であり、その不純物濃度は１
×１０18cm-3、膜厚は約１．５μｍである。９はＩｎＧ
ａＡｓＰ活性層であり、その膜厚は約０．１μｍであ
る。６はｐ−ＩｎＧａＡｓコンタクト層であり、その不
純物濃度は５×１０18cm-3、膜厚は約０．５μｍであ
る。また、１０は上記活性層９部を挟む上記エピタキシ
ャル成長層の両側にエッチングにより形成されたアイソ
レーション溝であり、その深さは約６μｍ、その開口幅
と約４μｍである。７は該アイソレーション溝１０を含
む半導体層の表面に形成されたＳｉＯ2 絶縁膜であり、
その膜厚は２０００オングストロームである。１は上記
ｎ−ＩｎＰ基板２の裏面に形成された裏面電極であり、
ＡｕＧｅ／Ａｕからなり、その厚さは５００／２５００
オングストロームである。８は上記活性層９部の上部の
ｐ−ＩｎＧａＡｓコンタクト層６上に設けられた表面電
極であり、Ｔｉ／Ａｕからなり、その厚さは５００／２
５００オングストロームである。
【０００３】次に本従来例の半導体レーザの製造方法に
ついて図４を参照して説明する。ｎ−ＩｎＰ基板２上に
ＭＯＣＶＤ法等によりＩｎＧａＡｓＰ活性層１１，ｐ−
ＩｎＰクラッド層５を気相成長し、該基板及び成長層
の，ｎ−ＩｎＰ電流ブロック層４，５の形成部位をエッ
チングにより除去し、ここにｐ−ＩｎＰ電流ブロック層
３，ｎ−ＩｎＰ電流ブロック層４をやはりＭＯＣＶＤ法
により気相成長し、さらにその上にｐ−ＩｎＰクラッド
層５，ｐ−ＩｎＧａＡｓコンタクト層６をＭＯＣＶＤ法
により気相成長し、その後、活性層５の両側の各成長層
部をＢｒメタノールを用いてエッチングすることにより
アイソレーション溝１０を形成し、その上にＣＶＤ法等
によりＳｉＯ2 絶縁膜７を堆積し、その後レジストを塗
布し、該レジストの写真製版を行って上記活性層９の上
部の電極形成部位のＳｉＯ2 絶縁膜７を開口し、その開
口上にＴｉ／Ａｕからなる表面電極８を蒸着により形成
し、一方、ｎ−ＩｎＰ基板２の裏面にはＡｕＧｅ／Ａｕ
からなる裏面電極１を蒸着により形成して本半導体レー
ザを完成する。
ついて図４を参照して説明する。ｎ−ＩｎＰ基板２上に
ＭＯＣＶＤ法等によりＩｎＧａＡｓＰ活性層１１，ｐ−
ＩｎＰクラッド層５を気相成長し、該基板及び成長層
の，ｎ−ＩｎＰ電流ブロック層４，５の形成部位をエッ
チングにより除去し、ここにｐ−ＩｎＰ電流ブロック層
３，ｎ−ＩｎＰ電流ブロック層４をやはりＭＯＣＶＤ法
により気相成長し、さらにその上にｐ−ＩｎＰクラッド
層５，ｐ−ＩｎＧａＡｓコンタクト層６をＭＯＣＶＤ法
により気相成長し、その後、活性層５の両側の各成長層
部をＢｒメタノールを用いてエッチングすることにより
アイソレーション溝１０を形成し、その上にＣＶＤ法等
によりＳｉＯ2 絶縁膜７を堆積し、その後レジストを塗
布し、該レジストの写真製版を行って上記活性層９の上
部の電極形成部位のＳｉＯ2 絶縁膜７を開口し、その開
口上にＴｉ／Ａｕからなる表面電極８を蒸着により形成
し、一方、ｎ−ＩｎＰ基板２の裏面にはＡｕＧｅ／Ａｕ
からなる裏面電極１を蒸着により形成して本半導体レー
ザを完成する。
【０００４】次に本従来例の半導体レーザの構造，動作
について説明する。半導体レーザは表面電極８と裏面電
極９との間に表面電極側が正の電圧を印加し、ｐ側はｐ
型層６，７を、ｎ側はｎ型基板２を介して、活性層９に
電流を注入することにより、該活性層９においてキャリ
アの発光再結合を生じさせてレーザ光を発光する。この
際、ｎ−ＩｎＰ電流ブロック層４とｐ−ＩｎＰ電流ブロ
ック層３とは、活性層９に電流が集中するように活性層
９を挟んだ構造になっている。
について説明する。半導体レーザは表面電極８と裏面電
極９との間に表面電極側が正の電圧を印加し、ｐ側はｐ
型層６，７を、ｎ側はｎ型基板２を介して、活性層９に
電流を注入することにより、該活性層９においてキャリ
アの発光再結合を生じさせてレーザ光を発光する。この
際、ｎ−ＩｎＰ電流ブロック層４とｐ−ＩｎＰ電流ブロ
ック層３とは、活性層９に電流が集中するように活性層
９を挟んだ構造になっている。
【０００５】光通信用の半導体レーザには、高い周波数
の変調電流に対しても応答する高速応答特性が求められ
る。半導体レーザの高速応答性を制限している大きな要
因に半導体レーザの寄生容量がある。電流ブロック層
３，４とクラッド層５からなるｐｎ接合は寄生容量とし
て働き、高速応答性を損なう。そこで、従来の半導体レ
ーザでは、アイソレーション溝１０を形成し、アイソレ
ーション溝１０の外側の電流ブロック層３，４が活性層
９に対して寄生容量として働かないようにしている。こ
こで、このアイソレーション溝１０のエッチングによる
深さは、ｐ−ＩｎＰ電流ブロック層３の１．５μｍ，ｎ
−ＩｎＰ電流ブロック層４の１．５μｍ，ｐ−ＩｎＰク
ラッド層５の１．５μｍ，ｐ−ＩｎＧａＡｓＰコンタク
ト層６の０．５μｍ，及びエッチングマージン１μｍ，
の合計の約６μｍである。
の変調電流に対しても応答する高速応答特性が求められ
る。半導体レーザの高速応答性を制限している大きな要
因に半導体レーザの寄生容量がある。電流ブロック層
３，４とクラッド層５からなるｐｎ接合は寄生容量とし
て働き、高速応答性を損なう。そこで、従来の半導体レ
ーザでは、アイソレーション溝１０を形成し、アイソレ
ーション溝１０の外側の電流ブロック層３，４が活性層
９に対して寄生容量として働かないようにしている。こ
こで、このアイソレーション溝１０のエッチングによる
深さは、ｐ−ＩｎＰ電流ブロック層３の１．５μｍ，ｎ
−ＩｎＰ電流ブロック層４の１．５μｍ，ｐ−ＩｎＰク
ラッド層５の１．５μｍ，ｐ−ＩｎＧａＡｓＰコンタク
ト層６の０．５μｍ，及びエッチングマージン１μｍ，
の合計の約６μｍである。
【０００６】
【発明が解決しようとする課題】従来の半導体レーザで
は、アイソレーション溝１０は基板２に十分達するよう
形成されていたため、深さは約６μｍ以上あった。この
ため、該アイソレーション溝１０を形成した後の写真製
版工程において、この深い溝のために塗布したレジスト
の厚さにむらが生じる等の問題を生じていた。
は、アイソレーション溝１０は基板２に十分達するよう
形成されていたため、深さは約６μｍ以上あった。この
ため、該アイソレーション溝１０を形成した後の写真製
版工程において、この深い溝のために塗布したレジスト
の厚さにむらが生じる等の問題を生じていた。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、アイソレーション溝の深さを浅
くし、溝形成後の写真製版工程におけるレジストむらを
抑えることのできる半導体レーザの製造方法を提供する
ことを目的としている。
ためになされたもので、アイソレーション溝の深さを浅
くし、溝形成後の写真製版工程におけるレジストむらを
抑えることのできる半導体レーザの製造方法を提供する
ことを目的としている。
【０００８】
【課題を解決するための手段】この発明に係る半導体レ
ーザの製造方法は、アイソレーション溝形成部に、予め
活性層部と同様の、ダミーの活性層部を設け、該ダミー
の活性層部をエッチングしてアイソレーション溝を形成
するものである。
ーザの製造方法は、アイソレーション溝形成部に、予め
活性層部と同様の、ダミーの活性層部を設け、該ダミー
の活性層部をエッチングしてアイソレーション溝を形成
するものである。
【０００９】またこの発明は、上記エッチングを選択エ
ッチング液でおこない、上記ダミーの活性層と半導体基
板との境界に達するまで行うものである。またこの発明
に係る半導体レーザの製造方法は、半導体基板に接する
側の電流ブロック層を半導体基板と選択的にエッチング
できる材料で形成し、アイソレーション溝を選択エッチ
ング液を用いて上記半導体基板と上記電流ブロック層と
の境界までエッチングするようにしたものである。
ッチング液でおこない、上記ダミーの活性層と半導体基
板との境界に達するまで行うものである。またこの発明
に係る半導体レーザの製造方法は、半導体基板に接する
側の電流ブロック層を半導体基板と選択的にエッチング
できる材料で形成し、アイソレーション溝を選択エッチ
ング液を用いて上記半導体基板と上記電流ブロック層と
の境界までエッチングするようにしたものである。
【００１０】
【作用】この発明における半導体レーザの製造方法で
は、アイソレーション溝形成部にダミーの活性層部を設
け、該ダミーの活性層部までエッチングを行うことによ
り、アイソレーション溝を浅く形成するようにしたした
ので、アイソレーション溝形成後の写真製版でのレジス
トを従来より均一に塗布することができる。
は、アイソレーション溝形成部にダミーの活性層部を設
け、該ダミーの活性層部までエッチングを行うことによ
り、アイソレーション溝を浅く形成するようにしたした
ので、アイソレーション溝形成後の写真製版でのレジス
トを従来より均一に塗布することができる。
【００１１】また、この発明における半導体レーザの製
造方法では、半導体基板側の電流ブロック層を半導体基
板と選択的にエッチングできる材料で形成したから、ア
イソレーション溝は半導体基板と電流ブロック層との境
界までエッチングすればよく、やはりアイソレーション
溝は浅くなる。
造方法では、半導体基板側の電流ブロック層を半導体基
板と選択的にエッチングできる材料で形成したから、ア
イソレーション溝は半導体基板と電流ブロック層との境
界までエッチングすればよく、やはりアイソレーション
溝は浅くなる。
【００１２】
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１(a) はこの発明の第１の実施例に
よる半導体レーザの製造方法の途中における半導体レー
ザの断面図を示し、図１(b) はアイソレーション溝形成
後の半導体レーザの断面図を示し、図５は該半導体レー
ザの斜視図を示す。図において、図４と同一符号は同一
部分を示し、１１は本来の活性層９とは別に設けたダミ
ーの活性層である。
ついて説明する。図１(a) はこの発明の第１の実施例に
よる半導体レーザの製造方法の途中における半導体レー
ザの断面図を示し、図１(b) はアイソレーション溝形成
後の半導体レーザの断面図を示し、図５は該半導体レー
ザの斜視図を示す。図において、図４と同一符号は同一
部分を示し、１１は本来の活性層９とは別に設けたダミ
ーの活性層である。
【００１３】次に本実施例の製造方法について説明す
る。まず、図１(a) のように、アイソレーション溝１０
形成部に、ダミーの活性層１１を設ける。このダミーの
活性層１１は従来の半導体レーザの製造プロセスにおい
てマスクパターンを変更するだけで、従来と全く同様の
工程で形成できる。
る。まず、図１(a) のように、アイソレーション溝１０
形成部に、ダミーの活性層１１を設ける。このダミーの
活性層１１は従来の半導体レーザの製造プロセスにおい
てマスクパターンを変更するだけで、従来と全く同様の
工程で形成できる。
【００１４】次に、図１(a) の状態を得た後、図１(b)
のように、アイソレーション溝１０を形成する。該溝形
成のためのエッチング時間は、従来例よりも短くして深
さを浅くする。即ち、エッチングはダミーの活性層１１
に達するまで行えばよいので、深さは４μｍでよく、従
来例より２μｍ浅くなる。
のように、アイソレーション溝１０を形成する。該溝形
成のためのエッチング時間は、従来例よりも短くして深
さを浅くする。即ち、エッチングはダミーの活性層１１
に達するまで行えばよいので、深さは４μｍでよく、従
来例より２μｍ浅くなる。
【００１５】このような本実施例１の半導体レーザの製
造方法では、アイソレーション溝形成部に、予め活性層
部と同様のダミーの活性層部を設け、このダミーの活性
層部にまでエッチングを行うことにより、アイソレーシ
ョン溝を浅く形成するようにしたので、アイソレーショ
ン溝形成後の写真製版でのレジストを従来より均一に塗
布することができる。
造方法では、アイソレーション溝形成部に、予め活性層
部と同様のダミーの活性層部を設け、このダミーの活性
層部にまでエッチングを行うことにより、アイソレーシ
ョン溝を浅く形成するようにしたので、アイソレーショ
ン溝形成後の写真製版でのレジストを従来より均一に塗
布することができる。
【００１６】実施例２．図２は本発明の第２の実施例に
よる半導体レーザの製造方法を示す。上記実施例１は上
記アイソレーション溝１０のエッチングを、選択性のな
いエッチング液、例えばＢｒメタノールでエッチングを
行った例であるが、本実施例２は、このエッチングを、
選択性のあるエッチング液、即ちＨＣｌ（塩酸）、及び
ＨＮＯ3 （硝酸）を用いて行った例である。
よる半導体レーザの製造方法を示す。上記実施例１は上
記アイソレーション溝１０のエッチングを、選択性のな
いエッチング液、例えばＢｒメタノールでエッチングを
行った例であるが、本実施例２は、このエッチングを、
選択性のあるエッチング液、即ちＨＣｌ（塩酸）、及び
ＨＮＯ3 （硝酸）を用いて行った例である。
【００１７】即ち、ＨＣｌはＩｎＰをエッチングし、Ｉ
ｎＧａＡｓＰはほとんどエッチングしない。逆に、ＨＮ
Ｏ3 はＩｎＧａＡｓＰをエッチングし、ＩｎＰはエッチ
ングしない。この選択性を利用して、図２のように、ｐ
−ＩｎＧａＡｓＰコンタクト層６はＨＮＯ3 でエッチン
グし、ｐ−ＩｎＰクラッド層５はＨＣｌでエッチングす
る。活性層９はＩｎＧａＡｓＰであるのでＨＮＯ3 でエ
ッチングする。そうすると、エッチングがちょうど活性
層９のところで止められて、エッチングのマージン１μ
ｍが不要となる。従って、本実施例では、アイソレーシ
ョン溝１０の深さは実施例１よりさらに浅い３μｍとな
る。
ｎＧａＡｓＰはほとんどエッチングしない。逆に、ＨＮ
Ｏ3 はＩｎＧａＡｓＰをエッチングし、ＩｎＰはエッチ
ングしない。この選択性を利用して、図２のように、ｐ
−ＩｎＧａＡｓＰコンタクト層６はＨＮＯ3 でエッチン
グし、ｐ−ＩｎＰクラッド層５はＨＣｌでエッチングす
る。活性層９はＩｎＧａＡｓＰであるのでＨＮＯ3 でエ
ッチングする。そうすると、エッチングがちょうど活性
層９のところで止められて、エッチングのマージン１μ
ｍが不要となる。従って、本実施例では、アイソレーシ
ョン溝１０の深さは実施例１よりさらに浅い３μｍとな
る。
【００１８】このような本実施例２の半導体レーザの製
造方法では、アイソレーション溝１０のエッチングを、
選択性のあるエッチング液を用いて行ったので、アイソ
レーション溝１０をより浅くすることができ、アイソレ
ーション溝形成後の写真製版でのレジストをより均一に
塗布することができる。
造方法では、アイソレーション溝１０のエッチングを、
選択性のあるエッチング液を用いて行ったので、アイソ
レーション溝１０をより浅くすることができ、アイソレ
ーション溝形成後の写真製版でのレジストをより均一に
塗布することができる。
【００１９】実施例３．図３は本発明の第３の実施例に
よる半導体レーザの製造方法を示す。本実施例３は、選
択エッチングをブロック層のエッチングに利用し、これ
により浅いアイソレーション溝を形成するようにしたも
のである。即ち、図３に示すように、活性層９部以外は
すべての層を従来例と同様均一に形成し、その際、従来
例におけるｐ−ＩｎＰ電流ブロック層３をｐ−ＩｎＧａ
ＡｓＰ電流ブロック層３ａで置き換える。そして、ｐ−
ＩｎＧａＡｓＰコンタクト層６は、ＨＮＯ3 でエッチン
グし、ｐ−ＩｎＰクラッド層５とｎ−ＩｎＰ電流ブロッ
ク層４は、ＨＣｌでエッチングし、ｐ−ＩｎＧａＡｓＰ
電流ブロック層３ａはＨＮＯ3 でエッチングし、このよ
うにしてアイソレーション溝１０を形成すると、該アイ
ソレーション溝１０のエッチングは、ｎ−ＩｎＰ基板２
の表面でぴたりと止まることとなる。
よる半導体レーザの製造方法を示す。本実施例３は、選
択エッチングをブロック層のエッチングに利用し、これ
により浅いアイソレーション溝を形成するようにしたも
のである。即ち、図３に示すように、活性層９部以外は
すべての層を従来例と同様均一に形成し、その際、従来
例におけるｐ−ＩｎＰ電流ブロック層３をｐ−ＩｎＧａ
ＡｓＰ電流ブロック層３ａで置き換える。そして、ｐ−
ＩｎＧａＡｓＰコンタクト層６は、ＨＮＯ3 でエッチン
グし、ｐ−ＩｎＰクラッド層５とｎ−ＩｎＰ電流ブロッ
ク層４は、ＨＣｌでエッチングし、ｐ−ＩｎＧａＡｓＰ
電流ブロック層３ａはＨＮＯ3 でエッチングし、このよ
うにしてアイソレーション溝１０を形成すると、該アイ
ソレーション溝１０のエッチングは、ｎ−ＩｎＰ基板２
の表面でぴたりと止まることとなる。
【００２０】このような本実施例３の半導体レーザの製
造方法では、ＨＮＯ3 による選択エッチングによりｐ−
ＩｎＧａＡｓＰ電流ブロック層３ａとｎ−ＩｎＰ基板２
との境界でエッチングが止められることとなり、エッチ
ングマージン１μｍが必要でなくなり、アイソレーショ
ン溝１０ｂの深さは従来例より浅い５μｍですむことと
なる。従って、本実施例３においても、アイソレーショ
ン溝形成後の写真製版でのレジストを従来より均一に塗
布することができる。
造方法では、ＨＮＯ3 による選択エッチングによりｐ−
ＩｎＧａＡｓＰ電流ブロック層３ａとｎ−ＩｎＰ基板２
との境界でエッチングが止められることとなり、エッチ
ングマージン１μｍが必要でなくなり、アイソレーショ
ン溝１０ｂの深さは従来例より浅い５μｍですむことと
なる。従って、本実施例３においても、アイソレーショ
ン溝形成後の写真製版でのレジストを従来より均一に塗
布することができる。
【００２１】
【発明の効果】以上のように、この発明にかかる半導体
レーザの製造方法によれば、アイソレーション溝形成部
にも予め活性層部と同様なダミーの活性層部を設け、こ
の部分をアイソレーション溝の形成時にエッチングする
ようにしたので、アイソレーション溝の深さを従来より
浅く形成することができ、アイソレーション溝を形成し
た後の写真製版工程においてレジストを均一に塗ること
ができる効果がある。
レーザの製造方法によれば、アイソレーション溝形成部
にも予め活性層部と同様なダミーの活性層部を設け、こ
の部分をアイソレーション溝の形成時にエッチングする
ようにしたので、アイソレーション溝の深さを従来より
浅く形成することができ、アイソレーション溝を形成し
た後の写真製版工程においてレジストを均一に塗ること
ができる効果がある。
【００２２】またこの発明によれば、半導体基板に接す
る側の電流ブロック層を半導体基板と選択的にエッチン
グできる材料で形成し、アイソレーション溝を選択エッ
チング液を用いて上記半導体基板と上記電流ブロック層
との境界までエッチングするようにしたので、やはりア
イソレーション溝は浅くなり、後の写真製版工程におい
てレジストを均一に塗布することができる効果がある。
る側の電流ブロック層を半導体基板と選択的にエッチン
グできる材料で形成し、アイソレーション溝を選択エッ
チング液を用いて上記半導体基板と上記電流ブロック層
との境界までエッチングするようにしたので、やはりア
イソレーション溝は浅くなり、後の写真製版工程におい
てレジストを均一に塗布することができる効果がある。
【図１】この発明の第１の実施例による半導体レーザの
製造方法における、(a) はアイソレーション溝形成前、
(b) はアイソレーション溝形成後、の半導体レーザの断
面図である。
製造方法における、(a) はアイソレーション溝形成前、
(b) はアイソレーション溝形成後、の半導体レーザの断
面図である。
【図２】この発明の第２の実施例による半導体レーザの
製造方法における、アイソレーション溝形成後の半導体
レーザの断面図である。
製造方法における、アイソレーション溝形成後の半導体
レーザの断面図である。
【図３】この発明の第３の実施例による半導体レーザの
製造方法における、アイソレーション溝形成後の半導体
レーザの断面図である。
製造方法における、アイソレーション溝形成後の半導体
レーザの断面図である。
【図４】従来の半導体レーザを示す断面図である。
【図５】上記実施例１により製造される半導体レーザの
斜視図である。
斜視図である。
２ ｎ−ＩｎＰ基板 ３ ｐ−ＩｎＰ電流ブロック層 ３ａ ｐ−ＩｎＧａＡｓＰ電流ブロック層 ４ ｎ−ＩｎＰ電流ブロック層 ５ ｐ−ＩｎＰクラッド層 ６ ｐ−ＩｎＧａＡｓＰコンタクト層 ９ ＩｎＧａＡｓＰ活性層 １１ ダミーの活性層 １０ アイソレーション溝 １０ａ アイソレーション溝 １０ｂ アイソレーション溝
Claims (3)
- 【請求項１】 半導体基板上のエピタキシャル成長層中
に活性層を有し、該活性層の両側を電流ブロック層で埋
め込む構造の半導体レーザを製造する方法において、 活性層の両側あるいは片側に、ダミーの活性層、あるい
はこれと同様の構成で寸法のみ異なるものを形成する工
程と、 上記ダミー活性層の全部又は一部を取り除くようエッチ
ングによりアイソレーション溝を形成する工程とを含む
ことを特徴とする半導体レーザの製造方法。 - 【請求項２】 請求項１記載の半導体レーザの製造方法
において、 上記アイソレーション溝部の上記ダミーの活性層までの
層を、選択エッチング液を用いて上記ダミーの活性層と
半導体基板との境界に達するまでエッチングすることを
特徴とする半導体レーザの製造方法。 - 【請求項３】 半導体基板上のエピタキシャル成長層中
に活性層を有し、該活性層の両側を電流ブロック層で埋
め込む構造の半導体レーザを製造する方法において、 半導体基板に接する側の電流ブロック層を該半導体基板
と選択的にエッチングできる材料で形成する工程と、 上記アイソレーション溝を選択エッチング液を用いて上
記半導体基板と上記電流ブロック層との境界までエッチ
ングする工程とを含むことを特徴とする半導体レーザの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36111292A JPH06204618A (ja) | 1992-12-28 | 1992-12-28 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36111292A JPH06204618A (ja) | 1992-12-28 | 1992-12-28 | 半導体レーザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06204618A true JPH06204618A (ja) | 1994-07-22 |
Family
ID=18472253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36111292A Pending JPH06204618A (ja) | 1992-12-28 | 1992-12-28 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06204618A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07154028A (ja) * | 1993-10-07 | 1995-06-16 | Matsushita Electric Ind Co Ltd | 半導体レーザおよびその製造方法 |
-
1992
- 1992-12-28 JP JP36111292A patent/JPH06204618A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07154028A (ja) * | 1993-10-07 | 1995-06-16 | Matsushita Electric Ind Co Ltd | 半導体レーザおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5082799A (en) | Method for fabricating indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor lasers | |
| JP2595457B2 (ja) | Ｒｗｇ型半導体レーザー装置及び製造方法 | |
| JPH06204618A (ja) | 半導体レーザの製造方法 | |
| JPH03206678A (ja) | 半導体レーザー | |
| JPH0645687A (ja) | 光半導体素子の製造方法 | |
| JP3047049B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| KR100377184B1 (ko) | 이득 결합형 단일모드 반도체 레이저 및 그 제조방법 | |
| JPH0824208B2 (ja) | 半導体レ−ザの製造法 | |
| JPH06104527A (ja) | 半導体レーザの製造方法 | |
| JP3132054B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| KR20010056977A (ko) | 자동정렬 구조의 평면 매립형 반도체 레이저 제조방법 | |
| JPH0722692A (ja) | 半導体レーザ | |
| JPS6351558B2 (ja) | ||
| JPS61125099A (ja) | 半導体レ−ザおよびその製造方法 | |
| JPH0697085A (ja) | 半導体素子の製造方法 | |
| JPH09281353A (ja) | 埋め込み型光半導体装置およびその製造方法 | |
| JPH0528916B2 (ja) | ||
| JPH05275356A (ja) | Ｉｉｉ−ｖ族化合物半導体薄膜選択成長形成用マスク及びそれを用いたｉｉｉ−ｖ族化合物半導体薄膜選択成長形成法 | |
| JPH08222809A (ja) | 半導体発光装置 | |
| JPH04369886A (ja) | 半導体レーザの製造方法 | |
| JPS63127589A (ja) | 半導体素子の製造方法 | |
| JPH05235477A (ja) | 光半導体素子の製造方法 | |
| JPH05175599A (ja) | 半導体レーザおよびその製造方法 | |
| JPH0691295B2 (ja) | 半導体レ−ザ及び製造方法 |