JPH06204382A - パッケージ - Google Patents

パッケージ

Info

Publication number
JPH06204382A
JPH06204382A JP4348013A JP34801392A JPH06204382A JP H06204382 A JPH06204382 A JP H06204382A JP 4348013 A JP4348013 A JP 4348013A JP 34801392 A JP34801392 A JP 34801392A JP H06204382 A JPH06204382 A JP H06204382A
Authority
JP
Japan
Prior art keywords
package
lead frame
lead
pitch
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4348013A
Other languages
English (en)
Inventor
Toshiharu Seko
敏春 瀬古
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP4348013A priority Critical patent/JPH06204382A/ja
Publication of JPH06204382A publication Critical patent/JPH06204382A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【構成】 パッケージ本体1の側面に設けられた孔2に
タイバー8を備えたリードフレーム3を外側から、低融
点ガラスのリング4を介して挿入され、加熱し、パッケ
ージ本体1とリードフレーム3とを接着する。 【効果】 工程中での静電破壊及びアウターリード変形
が防止できる。また、インナーリードピッチに制約を受
けずに、アウターリードピッチを設定することができ
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ベースフレームとウィ
ンドフレームとが一体成型されたパッケージに関するも
のである。
【0002】
【従来の技術】図3(a)は、従来のベースフレームと
ウィンドフレームとが一体成型したパッケージ(以下
「STEMパッケージ」という。)に金属ピンを挿入す
る前のSTEMパッケージの外観図を示し、同(b)は
STEMパッケージに金属ピンを挿入した後のSTEM
パッケージの断面図を示す。図3(a)に示すSTEM
パッケージに於いては、セラミックで成型されたパッケ
ージ本体1に金属ピン15が挿入される孔2が設けられ
ている。また、図3(b)に示す様に、金属ピン15低
融点ガラスのリング4を取り付け、孔2にパッケージ本
体1の上部より挿入される。金属ピン3が挿入された
後、加熱され、低融点ガラスのリング4が溶融して、パ
ッケージ本体1に金属ピン15が接着される。尚、図3
に於いて、5は空間、6はダイアタッチ、7は段部を示
す。
【0003】
【発明が解決しようとする課題】上述の従来のSTEM
パッケージにおいては、図3(b)に示す様に、金属ピ
ン15をパッケージ本体1の上部より挿入し、パッケー
ジ本体1の下面より、金属ピン15を突出させ、アウタ
ーリードとするため、タイバーを設けることができず、
工程中での静電破壊及び外部との接触時の、アウターリ
ードの変形の危険性がある。
【0004】また、上述のように金属ピン15をパッケ
ージ本体1に挿入するため、金属ピン15はまっすぐな
棒状であることが必要であり、従って、アウターリード
ピッチがインナーリードピッチに制約され、同一寸法と
なる。
【0005】本発明は、工程中での静電破壊及びアウタ
ーリードの変形を防止し、且つ、アウターリードピッチ
がインナーリードピッチに制約されないSTEMパッケ
ージを提供することを目的とする。
【0006】
【課題を解決するための手段】本発明のパッケージは、
上面が開口され、且つ、ベースフレームとウィンドフレ
ームとが一体成型されたパッケージに於いて、リードフ
レームが側面より前記パッケージ内部空間に挿入されて
いることを特徴とするものである。
【0007】
【作用】上記本発明を用いることにより、アウターリー
ドピッチはインナーリードピッチの制限を受けることな
く、また、アウターリードにタイバーを設けることがで
きるため、工程中の静電破壊及びアウターリード変形が
防止できる。
【0008】
【実施例】以下、一実施例に基づいて、本発明について
詳細に説明する。図1(a)は本発明の一実施例のST
EMパッケージのリードフレーム挿入前のSTEMパッ
ケージの外観図、図1(b)は同パッケージのリードフ
レーム挿入後のSTEMパッケージの断面図、図2は、
チップ搭載後のSTEMパッケージの外観図を示す。図
1に於いて、パッケージ本体1は、セラミックからな
り、金型によって成型されており、上面に開口した空間
5を有し、側面に外側から空間5へ貫通した孔2を有す
る。
【0009】また、孔2の空間5側は金属のリードフレ
ーム3の先端側が固定でき、低融点ガラスのリング4が
溶融時に空間5に流れ込むのを防止できる形状及び寸法
を有し、孔2の側面側は低融点ガラスのリング4及びリ
ードフレーム3のガラス流出防止部9が挿入でき、且
つ、低融点ガラスのリング4が溶融時に外側に流れ出す
のを防止できる形状及び寸法を有する。すなわち、孔2
は内部に段があり、空間5側の開口面積は、側面側の開
口面積より小さい。尚、孔2の位置は孔2の上側及び下
側共に適切なセラミックの厚みが得られる高さに、且つ
固体撮像素子10のワイヤーボンディングに適切な高さ
に設ける。
【0010】更に、ダイアタッチ6は固体撮像素子10
のワイヤーボンディングの際にAu又はAlワイヤー1
2の角度をゆるやかにする為、孔2より低い位置にあ
り、リードフレーム3は、低融点ガラスのリング4を介
して、パッケージ本体1の孔2へ側面より挿入され、リ
ードフレーム3の先端部は空間5内の段部7上に設置さ
れる。尚、リードフレーム3の外側端部には、工程中の
静電破壊やアウターリード部の変形を防止するため、タ
イバー8が設けられている。図2に於いて、11はボン
ディングパッド、13はボンディングターミナル、14
ガラスリッドを示す。
【0011】次に、本発明の一実施例のSTEMパッケ
ージの製造工程図を説明する。まず、セラミックからな
るパッケージ本体1に設けられた孔2に低融点ガラスの
リング4を介してリードフレーム3を挿入する。その
後、挿入方向に圧力を加えた状態で、加熱し、低融点ガ
ラスのリング4を溶融し、パッケージ本体1とリードフ
レーム3とを接着する。次に、固体撮像素子10をダイ
アタッチ6上に搭載し、ボンディングパッド11とボン
ディングターミナル13とをAu又はAlワイヤー12
によって接続し、ガラスリッド14によって、STEM
パッケージを封止する。尚、本実施例においては、ST
EMパッケージに固体撮像素子10を搭載したが、本発
明は固体撮像素子10に限定されるものではない。
【0012】
【発明の効果】以上、詳細に説明した様に、本発明によ
れば、パッケージ側面の外側からリードフレームを挿入
することによりタイバーを設けたリードフレームを用い
ることができ、工程中での静電破壊及びアウターリード
変形が防止できる。また、リードフレームを棒状にする
必要がないため、インナーリードピッチの制約を受ける
ことなくアウターリードピッチを設定することができ
る。
【図面の簡単な説明】
【図1】(a)は本発明の一実施例のリードフレーム挿
入前の外観図である。(b)は本発明の一実施例のリー
ドフレーム挿入後の断面図である。
【図2】本発明の一実施例のチップ搭載後の外観図であ
る。
【図3】(a)は従来のSTEMパッケージの金属ピン
挿入前の外観図である。(b)は従来のSTEMパッケ
ージの金属ピン挿入後の断面図である。
【符号の説明】
1 パッケージ 2 孔 3 リードフレーム 4 低融点ガラスのリング 5 空間 6 ダイアタッチ 7 段部 8 タイバー 9 ガラス流出防止部 10 固体撮像素子 11 ボンディングパッド 12 Au又はAlワイヤー 13 ボンディングターミナル 14 ガラスリッド

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 上面が開口され、且つ、ベースフレーム
    とウィンドフレームとが一体成型されたパッケージに於
    いて、 リードフレームが側面より前記パッケージ内部空間に挿
    入されていることを特徴とするパッケージ。
JP4348013A 1992-12-28 1992-12-28 パッケージ Pending JPH06204382A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4348013A JPH06204382A (ja) 1992-12-28 1992-12-28 パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4348013A JPH06204382A (ja) 1992-12-28 1992-12-28 パッケージ

Publications (1)

Publication Number Publication Date
JPH06204382A true JPH06204382A (ja) 1994-07-22

Family

ID=18394152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4348013A Pending JPH06204382A (ja) 1992-12-28 1992-12-28 パッケージ

Country Status (1)

Country Link
JP (1) JPH06204382A (ja)

Similar Documents

Publication Publication Date Title
KR19980063441A (ko) 반도체장치 및 와이어본딩방법
JPH0774195A (ja) 樹脂封止型半導体装置の製造方法
JPS6030102B2 (ja) 半導体装置の製法
JP3333413B2 (ja) ワイヤボンディング方法
JPH10199916A (ja) ワイヤボンディング方法
US6238953B1 (en) Lead frame, resin-encapsulated semiconductor device and fabrication process for the device
KR100252737B1 (ko) 수지봉합형 반도체 장치 및 그 제조방법
JPH03177060A (ja) 半導体装置用リードフレーム
JP3377747B2 (ja) ワイヤボンディング方法
JP3377748B2 (ja) ワイヤボンディング方法
JPH06204382A (ja) パッケージ
US6864564B2 (en) Flash-preventing semiconductor package
JP3616698B2 (ja) ヒートシンク付きステムの製造方法
JP2600689B2 (ja) 半導体装置用中空パッケージ
JPH0195544A (ja) リードフレーム
EP0711104A1 (en) Packaged semiconductor, semiconductor device made therewith and method for making same
JPH0741158Y2 (ja) 半導体装置
JPH03230556A (ja) 半導体装置用リードフレーム
JP2000174171A (ja) パッケージ部設置用回路基板
JP2936679B2 (ja) 樹脂封止型半導体装置の製造方法及び封止用金型
JPS6118617Y2 (ja)
JPH06112342A (ja) ガラス端子
KR100201387B1 (ko) 반도체 패키지
JPS6252463B2 (ja)
JP4123596B2 (ja) 半導体圧力センサ