JPH06204349A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06204349A JPH06204349A JP34931492A JP34931492A JPH06204349A JP H06204349 A JPH06204349 A JP H06204349A JP 34931492 A JP34931492 A JP 34931492A JP 34931492 A JP34931492 A JP 34931492A JP H06204349 A JPH06204349 A JP H06204349A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- wiring
- semiconductor device
- film
- gallium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】コンタクト孔への埋め込み特性が良好で、配線
工程が簡略化できる半導体装置及びその製造方法を提供
する。 【構成】配線材料の少なくとも一部としてガリウムを含
むアルミニウム合金を用いることにより、アルミニウム
合金の低温フロー性を向上させ、コンタクトホール,ビ
アホールへのアルミニウム合金の埋め込みを良好にし
た。しかも下地処理が不要で配線工程が簡単である。
工程が簡略化できる半導体装置及びその製造方法を提供
する。 【構成】配線材料の少なくとも一部としてガリウムを含
むアルミニウム合金を用いることにより、アルミニウム
合金の低温フロー性を向上させ、コンタクトホール,ビ
アホールへのアルミニウム合金の埋め込みを良好にし
た。しかも下地処理が不要で配線工程が簡単である。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に係り、特に、コンタクト孔の埋め込みを含む配
線形成プロセスにおいて、配線材料にタングステンにか
えてアルミニウムガリウム合金を使用することで、製品
の歩留りを向上させ且つ製造工程が簡略化できる半導体
装置及びその製造方法に関する。
造方法に係り、特に、コンタクト孔の埋め込みを含む配
線形成プロセスにおいて、配線材料にタングステンにか
えてアルミニウムガリウム合金を使用することで、製品
の歩留りを向上させ且つ製造工程が簡略化できる半導体
装置及びその製造方法に関する。
【0002】
【従来の技術】半導体基板上の素子とその上層に絶縁膜
を介して配設された配線とは、絶縁膜に設けたコンタク
トホールを通じて導通される。また、多層配線の場合
は、下層配線とその上層に絶縁膜を介して配設された上
層配線とが、絶縁膜に設けたビアホールを通じて導通さ
れる。最近のLSIのデザインルールが縮小化した世代
では、これらのコンタクトホールやビアホール(以下、
共に「コンタクト孔」という)も微細になり、その導通
には、コンタクト孔にCVD法によりタングステン
(W)をプラグとして埋め込むとか、アルミニウム
(Al)のCVDによりコンタクト孔に導通を形成する
とか、アルミニウム中にゲルマニウム(Ge)などの
不純物を添加して融点を下げ、流動性を向上させたアル
ミニウム合金を加熱してコンタクト孔内に埋め込む、等
の手段が一般的に採用されるようになっている。
を介して配設された配線とは、絶縁膜に設けたコンタク
トホールを通じて導通される。また、多層配線の場合
は、下層配線とその上層に絶縁膜を介して配設された上
層配線とが、絶縁膜に設けたビアホールを通じて導通さ
れる。最近のLSIのデザインルールが縮小化した世代
では、これらのコンタクトホールやビアホール(以下、
共に「コンタクト孔」という)も微細になり、その導通
には、コンタクト孔にCVD法によりタングステン
(W)をプラグとして埋め込むとか、アルミニウム
(Al)のCVDによりコンタクト孔に導通を形成する
とか、アルミニウム中にゲルマニウム(Ge)などの
不純物を添加して融点を下げ、流動性を向上させたアル
ミニウム合金を加熱してコンタクト孔内に埋め込む、等
の手段が一般的に採用されるようになっている。
【0003】また、Geなどで融点を下げずに、通常
用いられるAlCu・AlSiCuなどの配線材料を5
50℃の高温でリフローさせる方法も提案されている。
用いられるAlCu・AlSiCuなどの配線材料を5
50℃の高温でリフローさせる方法も提案されている。
【0004】
【発明が解決しようとする課題】しかしながら、上記従
来のコンタクト孔導通の技術には種々の問題点がある。
例えば、サブミクロン径のコンタクト孔埋め込みでは必
須の技術とされている第1の従来技術については、コン
タクト孔にタングステンをプラグ状に埋め込む際に、タ
ングステンの微小粒子が発生して歩留りが低くなってし
まうという問題点と工程数が多く製造コストが高くなる
という問題点とがあった。その問題点を図5,図6に示
すnチャンネルMOSトランジスタについて説明する。
図5において、シリコン基板1のp型ウエル2にN型拡
散層としてソース3S とドレイン3 D とが形成され、そ
の上を被覆する第1層間分離膜5に所定のコンタクト孔
6がエッチングで形成されている。このコンタクト孔6
にタングステンプラグを形成するには、先ず、そのコン
タクト孔6内にアドヒージョン層(密着層)と呼ばれる
窒化チタン(TiN)/チタンタングステン(TiW)
層7をスパッタ法で形成する(図5)。更に、そのアド
ヒージョン層7の上全面に、タングステン薄膜をCVD
法により形成した後、そのタングステン膜をエッチバッ
クしてコンタクト孔6の部分のみにタングステンプラグ
8を残す(図6)。
来のコンタクト孔導通の技術には種々の問題点がある。
例えば、サブミクロン径のコンタクト孔埋め込みでは必
須の技術とされている第1の従来技術については、コン
タクト孔にタングステンをプラグ状に埋め込む際に、タ
ングステンの微小粒子が発生して歩留りが低くなってし
まうという問題点と工程数が多く製造コストが高くなる
という問題点とがあった。その問題点を図5,図6に示
すnチャンネルMOSトランジスタについて説明する。
図5において、シリコン基板1のp型ウエル2にN型拡
散層としてソース3S とドレイン3 D とが形成され、そ
の上を被覆する第1層間分離膜5に所定のコンタクト孔
6がエッチングで形成されている。このコンタクト孔6
にタングステンプラグを形成するには、先ず、そのコン
タクト孔6内にアドヒージョン層(密着層)と呼ばれる
窒化チタン(TiN)/チタンタングステン(TiW)
層7をスパッタ法で形成する(図5)。更に、そのアド
ヒージョン層7の上全面に、タングステン薄膜をCVD
法により形成した後、そのタングステン膜をエッチバッ
クしてコンタクト孔6の部分のみにタングステンプラグ
8を残す(図6)。
【0005】このように従来のタングステンプラグ形成
は、アドヒージョン層の形成・タングステン薄膜の形成
・同薄膜のエッチバックと工程数が多くて製造コストの
増大を招き、且つエッチバック工程でタングステンのパ
ーティクルが発生し易く、これが半導体装置を汚損して
製品の歩留りを低下させる原因となっていた。第2の従
来技術であるコンタクト孔にCVDアルミニウムを形成
する方法では、原料ガスとしてジメチルアルミハイドラ
イド(DMAH)等が用いられ、選択的にコンタクト孔
内にだけアルミニウムを成長させる場合と、全面にアル
ミニウム膜を成長させてそのまま配線としても用いる場
合の二つの方法がある。しかし、CVDで形成されるア
ルミニウム膜は表面のモフォロジーが悪く、また成膜速
度が遅くて量産に適さないなどの問題があり、現在実用
できるに至っていない。
は、アドヒージョン層の形成・タングステン薄膜の形成
・同薄膜のエッチバックと工程数が多くて製造コストの
増大を招き、且つエッチバック工程でタングステンのパ
ーティクルが発生し易く、これが半導体装置を汚損して
製品の歩留りを低下させる原因となっていた。第2の従
来技術であるコンタクト孔にCVDアルミニウムを形成
する方法では、原料ガスとしてジメチルアルミハイドラ
イド(DMAH)等が用いられ、選択的にコンタクト孔
内にだけアルミニウムを成長させる場合と、全面にアル
ミニウム膜を成長させてそのまま配線としても用いる場
合の二つの方法がある。しかし、CVDで形成されるア
ルミニウム膜は表面のモフォロジーが悪く、また成膜速
度が遅くて量産に適さないなどの問題があり、現在実用
できるに至っていない。
【0006】第3の従来技術であるアルミニウム中にゲ
ルマニウムを添加して融点を下げ、加熱してコンタクト
孔内に埋め込むものは、コンタクト孔内にアドヒージョ
ン層としてポリシリコンなどの膜を形成することではじ
めて埋め込み性が得られる。その場合、ドーピングによ
りポリシリコンの電気抵抗を下げて導通を確保しなけれ
ばならないが、ポリシリコンに成膜段階で不純物をドー
ピングすることはできない。そこで、先ずコンタクト孔
の底部ににポリシリコンの膜を形成し、その後ポリシリ
コンに不純物をドーピングするという二段の工程が必要
となり、埋め込み前の下地形成の工程が煩雑になるとい
う問題点があった。
ルマニウムを添加して融点を下げ、加熱してコンタクト
孔内に埋め込むものは、コンタクト孔内にアドヒージョ
ン層としてポリシリコンなどの膜を形成することではじ
めて埋め込み性が得られる。その場合、ドーピングによ
りポリシリコンの電気抵抗を下げて導通を確保しなけれ
ばならないが、ポリシリコンに成膜段階で不純物をドー
ピングすることはできない。そこで、先ずコンタクト孔
の底部ににポリシリコンの膜を形成し、その後ポリシリ
コンに不純物をドーピングするという二段の工程が必要
となり、埋め込み前の下地形成の工程が煩雑になるとい
う問題点があった。
【0007】第4の従来技術、すなわちAlCu・Al
SiCu等のアルミニウム合金材料を高温でスパッタ成
膜することでアルミニウムのフロー性(流動性)を向上
させてコンタクト孔へのアルミニウム合金の流入を促進
する方法の場合には、大電流によるアルミニウム原子の
移動(エレクトロマイグレーション,EM)が起こり易
く、そのため集積回路の動作上必要とされる通電に対す
る耐性(いわゆるエレクトロマイグレーション耐性)が
弱いという問題点があった。
SiCu等のアルミニウム合金材料を高温でスパッタ成
膜することでアルミニウムのフロー性(流動性)を向上
させてコンタクト孔へのアルミニウム合金の流入を促進
する方法の場合には、大電流によるアルミニウム原子の
移動(エレクトロマイグレーション,EM)が起こり易
く、そのため集積回路の動作上必要とされる通電に対す
る耐性(いわゆるエレクトロマイグレーション耐性)が
弱いという問題点があった。
【0008】本発明は、これら従来技術の問題点に着目
してなされたものであり、アルミニウム合金にガリウム
(Ga)を含有させたものを配線材料に用いることによ
り、微小なコンタクト孔への埋め込み特性が良好で、し
かもタングステンのような製品歩留りを低下させるパー
ティクルが発生することもなく、配線工程が著しく簡略
化でき且つEM耐性も向上した半導体装置及びその製造
方法を提供することを目的としている。
してなされたものであり、アルミニウム合金にガリウム
(Ga)を含有させたものを配線材料に用いることによ
り、微小なコンタクト孔への埋め込み特性が良好で、し
かもタングステンのような製品歩留りを低下させるパー
ティクルが発生することもなく、配線工程が著しく簡略
化でき且つEM耐性も向上した半導体装置及びその製造
方法を提供することを目的としている。
【0009】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体装置は、半導体基板上もしくは下層
配線上の絶縁膜にコンタクト孔を有し、そのコンタクト
孔を介して当該半導体基板もしくは下層配線と接続する
上層配線を備え、その配線の少なくとも一部の配線材料
に、ガリウムを含むアルミニウム合金を用いたことを特
徴とする。 前記配線材料であるアルミニウム合金のガ
リウム含有量は0.1〜5重量%(以下、同じ)とする
ことができる。
め、本発明の半導体装置は、半導体基板上もしくは下層
配線上の絶縁膜にコンタクト孔を有し、そのコンタクト
孔を介して当該半導体基板もしくは下層配線と接続する
上層配線を備え、その配線の少なくとも一部の配線材料
に、ガリウムを含むアルミニウム合金を用いたことを特
徴とする。 前記配線材料であるアルミニウム合金のガ
リウム含有量は0.1〜5重量%(以下、同じ)とする
ことができる。
【0010】また、前記ガリウムを含むアルミニウム合
金の配線材料を、コンタクト孔の埋め込み部に用いたも
のとすることができる。本発明の半導体装置の製造方法
は、半導体基板上もしくは下層配線上の絶縁膜にコンタ
クト孔を設け、そのコンタクト孔を介して当該半導体基
板もしくは下層配線と上層配線とを接続せしめる半導体
装置の製造方法において、前記コンタクト孔を設けたウ
エハの全面に、前記コンタクト孔の深さ以上の膜厚でガ
リウムを含むアルミニウム合金をターゲットとするスパ
ッタ法によりアルミニウムガリウム合金膜を形成する工
程と、該アルミニウムガリウム合金膜をエッチバックす
る工程とを含むことを特徴とする。
金の配線材料を、コンタクト孔の埋め込み部に用いたも
のとすることができる。本発明の半導体装置の製造方法
は、半導体基板上もしくは下層配線上の絶縁膜にコンタ
クト孔を設け、そのコンタクト孔を介して当該半導体基
板もしくは下層配線と上層配線とを接続せしめる半導体
装置の製造方法において、前記コンタクト孔を設けたウ
エハの全面に、前記コンタクト孔の深さ以上の膜厚でガ
リウムを含むアルミニウム合金をターゲットとするスパ
ッタ法によりアルミニウムガリウム合金膜を形成する工
程と、該アルミニウムガリウム合金膜をエッチバックす
る工程とを含むことを特徴とする。
【0011】
【作用】本発明にあっては、半導体装置の少なくとも一
部の配線材料に、ガリウムを含むアルミニウム合金を用
いている。このように配線材料のアルミニウム合金にガ
リウムを含有させると、スパッタ法で当該アルミニウム
ガリウム合金膜を形成する際の、その合金膜のフロー性
を向上させることができる。これによりコンタクト孔へ
の埋め込み特性が向上して、コンタクト孔径が0.25
μm以上の孔であれば、サブミクロン級の微細なコンタ
クト孔をもタングステン無しでも埋め込むことが可能に
なった。そのため、従来のタングステンプラグ形成時の
ように、タングステンパーティクルが発生して半導体装
置を汚損し製品の歩留りを低下させることがなく、生産
性が向上する。
部の配線材料に、ガリウムを含むアルミニウム合金を用
いている。このように配線材料のアルミニウム合金にガ
リウムを含有させると、スパッタ法で当該アルミニウム
ガリウム合金膜を形成する際の、その合金膜のフロー性
を向上させることができる。これによりコンタクト孔へ
の埋め込み特性が向上して、コンタクト孔径が0.25
μm以上の孔であれば、サブミクロン級の微細なコンタ
クト孔をもタングステン無しでも埋め込むことが可能に
なった。そのため、従来のタングステンプラグ形成時の
ように、タングステンパーティクルが発生して半導体装
置を汚損し製品の歩留りを低下させることがなく、生産
性が向上する。
【0012】上記アルミニウムガリウム合金材は、配線
の全部に用いて良い。その場合には、タングステンプラ
グの如くに先ずコンタクト孔内にタングステンを埋め込
み、その上に他の配線材を成膜,パターンニングして配
線を形成するという複雑な工程を経ることなく、コンタ
クト孔の埋め込みと配線形成とが一緒に行える利点があ
る。
の全部に用いて良い。その場合には、タングステンプラ
グの如くに先ずコンタクト孔内にタングステンを埋め込
み、その上に他の配線材を成膜,パターンニングして配
線を形成するという複雑な工程を経ることなく、コンタ
クト孔の埋め込みと配線形成とが一緒に行える利点があ
る。
【0013】また、アルミニウムガリウム合金材はコン
タクト孔内のプラグ材としてのみ用いるなどのように配
線の一部に用い、残部の配線にはガリウムを含まないア
ルミニウム合金材を用いるようにすることもできる。本
発明の配線材料におけるアルミニウム合金のガリウム含
有量は0.1〜5%の範囲である。0.1%未満ではガ
リウムが少な過ぎてその特性が発揮されない。一方、5
%を越えると、ガリウムの沸点が高くて溶け難いため、
スパッタリングのターゲットが作り難くなる。
タクト孔内のプラグ材としてのみ用いるなどのように配
線の一部に用い、残部の配線にはガリウムを含まないア
ルミニウム合金材を用いるようにすることもできる。本
発明の配線材料におけるアルミニウム合金のガリウム含
有量は0.1〜5%の範囲である。0.1%未満ではガ
リウムが少な過ぎてその特性が発揮されない。一方、5
%を越えると、ガリウムの沸点が高くて溶け難いため、
スパッタリングのターゲットが作り難くなる。
【0014】配線材料にアルミニウムガリウム合金材を
用いると、その配線表面は酸化されやすいため、強固な
酸化被膜が形成されて配線の保護膜になる。これはゲル
マニウム合金には無い利点と考えられる。本発明のアル
ミニウムガリウム合金膜の形成は、成膜速度の遅いCV
Dではなく、成膜速度が速いスパッタ法で行うため量産
に適している。
用いると、その配線表面は酸化されやすいため、強固な
酸化被膜が形成されて配線の保護膜になる。これはゲル
マニウム合金には無い利点と考えられる。本発明のアル
ミニウムガリウム合金膜の形成は、成膜速度の遅いCV
Dではなく、成膜速度が速いスパッタ法で行うため量産
に適している。
【0015】更に、本発明にあっては、配線材料にアル
ミニウムゲルマニウム合金を用いた従来のもののよう
に、殊更にコンタクト孔内に下地としてポリシリコン膜
などのアドヒージョン層を形成しないでも良好な埋め込
み性が得られるから、埋め込み前の下地形成の工程が省
略できて高い生産性が得られる。もっとも、本発明にあ
っては、配線の下地に必要に応じて窒化チタン(Ti
N)などのバリア層を形成することを妨げるものではな
いし、またポリシリコンを下地に用いることもできる。
ミニウムゲルマニウム合金を用いた従来のもののよう
に、殊更にコンタクト孔内に下地としてポリシリコン膜
などのアドヒージョン層を形成しないでも良好な埋め込
み性が得られるから、埋め込み前の下地形成の工程が省
略できて高い生産性が得られる。もっとも、本発明にあ
っては、配線の下地に必要に応じて窒化チタン(Ti
N)などのバリア層を形成することを妨げるものではな
いし、またポリシリコンを下地に用いることもできる。
【0016】また、本発明の配線材料に用いるアルミニ
ウムガリウム合金のように、アルミニウム合金にガリウ
ムを含有させると、合金の結晶中に生成されるグレンが
大きくなることが抑制される。結晶のグレンが過大にな
るとストレスマイグレーションが大きくなってSM耐性
が低下するという問題が生じるが、ガリウムを混合させ
ることでSM耐性の低下が防止できるという効果が得ら
れる。同時に、結晶粒が過大になりにくいことから、従
来のAlCu・AlSiCu等のアルミニウム合金配線
材料とは異なり、エレクトロマイグレーション耐性を向
上させるという効果も得られる。
ウムガリウム合金のように、アルミニウム合金にガリウ
ムを含有させると、合金の結晶中に生成されるグレンが
大きくなることが抑制される。結晶のグレンが過大にな
るとストレスマイグレーションが大きくなってSM耐性
が低下するという問題が生じるが、ガリウムを混合させ
ることでSM耐性の低下が防止できるという効果が得ら
れる。同時に、結晶粒が過大になりにくいことから、従
来のAlCu・AlSiCu等のアルミニウム合金配線
材料とは異なり、エレクトロマイグレーション耐性を向
上させるという効果も得られる。
【0017】かくして、本発明によれば、半導体装置の
微小なコンタクト孔の埋め込みや配線の形成が、簡単な
工程で、歩留り良く、短時間で可能となり、生産性の向
上,コストの低減に寄与する所が大きい。
微小なコンタクト孔の埋め込みや配線の形成が、簡単な
工程で、歩留り良く、短時間で可能となり、生産性の向
上,コストの低減に寄与する所が大きい。
【0018】
【実施例】以下、本発明の実施例を、図面を参照して説
明する。図1ないし図4は、本発明の実施例に係る半導
体装置の配線形成プロセスの一部を示す部分断面図であ
る。図1に示す工程では、通常のシリコンゲートnチャ
ンネルMOS製造プロセスに従い、半導体基板1のp型
ウエル2の部分に、N型拡散層からなるソース3S及び
ドレイン3D と素子間分離用のLOCOS4とN型拡散
層上にゲート酸化膜10を介して配設されるポリシリコ
ンからなるゲート電極11とが形成される。そして、前
記ソース3S ,ドレイン3D の各領域とゲート電極11
からなるトランジスタを全面的に被覆する第1層間絶縁
膜5がCVD法により形成される。この第1層間絶縁膜
5は、半導体基板上に形成されたトランジスタと他の素
子とを接続する上層配線を絶縁するものでボロンリンガ
ラス(BPSG)とSiO2 よりなっている。本発明に
あっては、上層配線材の少なくとも一部分に、ガリウム
を含むアルミニウム合金(AlGa合金)が用いられ
る。
明する。図1ないし図4は、本発明の実施例に係る半導
体装置の配線形成プロセスの一部を示す部分断面図であ
る。図1に示す工程では、通常のシリコンゲートnチャ
ンネルMOS製造プロセスに従い、半導体基板1のp型
ウエル2の部分に、N型拡散層からなるソース3S及び
ドレイン3D と素子間分離用のLOCOS4とN型拡散
層上にゲート酸化膜10を介して配設されるポリシリコ
ンからなるゲート電極11とが形成される。そして、前
記ソース3S ,ドレイン3D の各領域とゲート電極11
からなるトランジスタを全面的に被覆する第1層間絶縁
膜5がCVD法により形成される。この第1層間絶縁膜
5は、半導体基板上に形成されたトランジスタと他の素
子とを接続する上層配線を絶縁するものでボロンリンガ
ラス(BPSG)とSiO2 よりなっている。本発明に
あっては、上層配線材の少なくとも一部分に、ガリウム
を含むアルミニウム合金(AlGa合金)が用いられ
る。
【0019】本実施例は、配線材のAlGa合金として
AlSiGaを使用した例であり、その配線形成プロセ
スは次の通りである。先ず、半導体基板1と上層配線と
を接続させるために、口径0.3μmのコンタクト孔6
をソース3S 及びドレイン3D の直上箇所において前記
第1層間絶縁膜5に開口させる(図1参照)。
AlSiGaを使用した例であり、その配線形成プロセ
スは次の通りである。先ず、半導体基板1と上層配線と
を接続させるために、口径0.3μmのコンタクト孔6
をソース3S 及びドレイン3D の直上箇所において前記
第1層間絶縁膜5に開口させる(図1参照)。
【0020】次に、AlとSi(1%)とGa(0.5
%)からなるAlSiGa合金をスパッタターゲットと
するスパッタリングにより、AlSi(1%)Ga
(0.5%)合金薄膜を1μmの厚さ(これは、コンタ
クト孔6の深さ以上の膜厚である)で、前記第1層間絶
縁膜5の上面に成膜した。スパッタ時の基板加熱温度は
400℃とした。この成膜で、コンタクト孔6は、Al
SiGa合金によって完全に埋め込まれる。さらに、そ
のコンタクト孔6を含み、第1層間絶縁膜5の上面全
面、すなわちコンタクト孔6を設けたウエハの全面に、
AlSiGa合金膜12が形成された(図2参照)。こ
のAlSiGa合金膜12は、同合金の良好なフロー性
に起因して平坦である。
%)からなるAlSiGa合金をスパッタターゲットと
するスパッタリングにより、AlSi(1%)Ga
(0.5%)合金薄膜を1μmの厚さ(これは、コンタ
クト孔6の深さ以上の膜厚である)で、前記第1層間絶
縁膜5の上面に成膜した。スパッタ時の基板加熱温度は
400℃とした。この成膜で、コンタクト孔6は、Al
SiGa合金によって完全に埋め込まれる。さらに、そ
のコンタクト孔6を含み、第1層間絶縁膜5の上面全
面、すなわちコンタクト孔6を設けたウエハの全面に、
AlSiGa合金膜12が形成された(図2参照)。こ
のAlSiGa合金膜12は、同合金の良好なフロー性
に起因して平坦である。
【0021】続いて、第1層配線の配線形状をパターニ
ングする。これは、AlSiGa合金膜12をコンタク
ト孔6の埋め込み材料(プラグ材料)としてだけではな
く、第1層配線の配線材料としても用いるためである。
第1層配線形状をパターニングした後、AlSiGa合
金膜12をエッチバッグすることにより、コンタクト孔
6のプラグとAlSiGa合金からなる第1層配線12
Aとを一体的に形成した。
ングする。これは、AlSiGa合金膜12をコンタク
ト孔6の埋め込み材料(プラグ材料)としてだけではな
く、第1層配線の配線材料としても用いるためである。
第1層配線形状をパターニングした後、AlSiGa合
金膜12をエッチバッグすることにより、コンタクト孔
6のプラグとAlSiGa合金からなる第1層配線12
Aとを一体的に形成した。
【0022】この実施例では、上記AlSiGa合金膜
12のエッチバッグを、RIE(反応性イオンエッチン
グ)加工によって行った。すなわち、前記第1層配線の
配線形状をパターニングしたウエハをRIE装置にセッ
トし、通常のAl薄膜のドライエッチングで使用する塩
素系のガスを用いて、高周波放電により生成されるプラ
ズマの作用で、AlSiGa合金膜12のフォトレジス
ト13で保護されていない部分にエッチングを施した。
その際の反応生成物として発生するAlCl3及びGa
Cl3 は蒸気圧が高く、容易に気相となって揮発する
(図3参照)。
12のエッチバッグを、RIE(反応性イオンエッチン
グ)加工によって行った。すなわち、前記第1層配線の
配線形状をパターニングしたウエハをRIE装置にセッ
トし、通常のAl薄膜のドライエッチングで使用する塩
素系のガスを用いて、高周波放電により生成されるプラ
ズマの作用で、AlSiGa合金膜12のフォトレジス
ト13で保護されていない部分にエッチングを施した。
その際の反応生成物として発生するAlCl3及びGa
Cl3 は蒸気圧が高く、容易に気相となって揮発する
(図3参照)。
【0023】上記のエッチング後、常法通りフォトレジ
スト13を除去して、図4に示すように、AlSiGa
を材料とする第1層配線12Aとコンタクトホール6の
導通部(プラグ)とが一体に形成されたシリコンゲート
nチャンネルMOSFETが得られた。なお、本実施例
ではコンタクト孔6を埋め込むと共に第1層配線を形成
した例のみを示したが、本発明はこれに限るものではな
く、第1層配線の上層に層間絶縁膜を介して配設される
第2層配線以上の上層配線の形成、及びそれら多層配線
間を接続するコンタクト孔(ビアホール)の埋め込みに
も好適に適用することができることは勿論である。
スト13を除去して、図4に示すように、AlSiGa
を材料とする第1層配線12Aとコンタクトホール6の
導通部(プラグ)とが一体に形成されたシリコンゲート
nチャンネルMOSFETが得られた。なお、本実施例
ではコンタクト孔6を埋め込むと共に第1層配線を形成
した例のみを示したが、本発明はこれに限るものではな
く、第1層配線の上層に層間絶縁膜を介して配設される
第2層配線以上の上層配線の形成、及びそれら多層配線
間を接続するコンタクト孔(ビアホール)の埋め込みに
も好適に適用することができることは勿論である。
【0024】また、本発明のガリウムを含むアルミニウ
ム合金はコンタクト孔の埋め込み部分にのみ使用し、そ
れ以外の配線材料にはガリウムを含まないものを用いる
ようにすることもできる。その場合には、ウエハ全面に
予め形成するガリウムを含むアルミニウム合金膜の厚み
は、コンタクト孔の深さより僅かに厚い程度にすれば良
い。コンタクト孔の埋め込み部以外の部分の膜はいづれ
除去されるものであるから、必要以上に厚くすることは
不経済になる。
ム合金はコンタクト孔の埋め込み部分にのみ使用し、そ
れ以外の配線材料にはガリウムを含まないものを用いる
ようにすることもできる。その場合には、ウエハ全面に
予め形成するガリウムを含むアルミニウム合金膜の厚み
は、コンタクト孔の深さより僅かに厚い程度にすれば良
い。コンタクト孔の埋め込み部以外の部分の膜はいづれ
除去されるものであるから、必要以上に厚くすることは
不経済になる。
【0025】
【発明の効果】以上説明したように、本発明によれば、
半導体装置の配線の少なくとも一部の配線材料に、ガリ
ウムを含むアルミニウム合金を用いるものとしたため、
サブミクロン級の微細なコンタクト孔をもタングステン
無しで埋め込むことができ、従来のようなタングステン
パーティクルが発生して半導体装置が汚損され製品の歩
留りが低下するという現象が防止され、生産性が向上す
る。
半導体装置の配線の少なくとも一部の配線材料に、ガリ
ウムを含むアルミニウム合金を用いるものとしたため、
サブミクロン級の微細なコンタクト孔をもタングステン
無しで埋め込むことができ、従来のようなタングステン
パーティクルが発生して半導体装置が汚損され製品の歩
留りが低下するという現象が防止され、生産性が向上す
る。
【0026】また、コンタクト孔の埋め込みと配線形成
とが一緒に行えるから工程が極めて簡略化できる。ま
た、アルミニウム合金にガリウムを含有させると、合金
の結晶中に生成されるグレンが過大になることが抑制さ
れ、その結果エレクトロマイグレーション耐性の低下が
防止できる。
とが一緒に行えるから工程が極めて簡略化できる。ま
た、アルミニウム合金にガリウムを含有させると、合金
の結晶中に生成されるグレンが過大になることが抑制さ
れ、その結果エレクトロマイグレーション耐性の低下が
防止できる。
【図1】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図2】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図3】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図4】本発明の一実施例にかかる半導体装置の一部を
示す部分断面図である。
示す部分断面図である。
【図5】従来の半導体装置の製造工程の一部を示す部分
断面図である。
断面図である。
【図6】従来の半導体装置の製造工程の一部を示す部分
断面図である。
断面図である。
1 半導体基板 2 コンタクト孔 12 アルミニウムガリウム合金膜
Claims (4)
- 【請求項1】 半導体基板上もしくは下層配線上の絶縁
膜にコンタクト孔を有し、該コンタクト孔を介して当該
半導体基板もしくは下層配線と接続する上層配線を備え
た半導体装置において、 前記配線の少なくとも一部の配線材料に、ガリウムを含
むアルミニウム合金を用いたことを特徴とする半導体装
置。 - 【請求項2】 前記アルミニウム合金のガリウム含有量
を0.1〜5%とした請求項1記載の半導体装置。 - 【請求項3】 前記ガリウムを含むアルミニウム合金の
配線材料をコンタクト孔の埋め込み部に用いた請求項1
又は請求項2記載の半導体装置。 - 【請求項4】 半導体基板上もしくは下層配線上の絶縁
膜にコンタクト孔を設け、該コンタクト孔を介して当該
半導体基板もしくは下層配線と上層配線とを接続せしめ
る半導体装置の製造方法において、 前記コンタクト孔を設けたウエハの全面に、前記コンタ
クト孔の深さ以上の膜厚でガリウムを含むアルミニウム
合金をターゲットとするスパッタ法によりアルミニウム
ガリウム合金膜を形成する工程と、該アルミニウムガリ
ウム合金膜をエッチバックする工程とを含むことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34931492A JPH06204349A (ja) | 1992-12-28 | 1992-12-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34931492A JPH06204349A (ja) | 1992-12-28 | 1992-12-28 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06204349A true JPH06204349A (ja) | 1994-07-22 |
Family
ID=18402937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34931492A Pending JPH06204349A (ja) | 1992-12-28 | 1992-12-28 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06204349A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6673704B2 (en) | 1996-12-24 | 2004-01-06 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
-
1992
- 1992-12-28 JP JP34931492A patent/JPH06204349A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6673704B2 (en) | 1996-12-24 | 2004-01-06 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
US6946387B2 (en) | 1996-12-24 | 2005-09-20 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5243220A (en) | Semiconductor device having miniaturized contact electrode and wiring structure | |
US5840625A (en) | Method of fabricating integrated circuit interconnection employing tungsten/aluminum layers | |
JP3481965B2 (ja) | 集積回路のサブミクロンコンタクトを形成する方法及び半導体装置の一部を構成する構成体 | |
JPH0456325A (ja) | 半導体装置およびその製造方法 | |
US5539247A (en) | Selective metal via plug growth technology for deep sub-micrometer ULSI | |
JP3108447B2 (ja) | 半導体装置及びその製造方法 | |
JP4456816B2 (ja) | 半導体装置およびその製造方法 | |
TWI306648B (en) | Emitter contact of a semiconductor device and method of producing the same | |
JPH0562456B2 (ja) | ||
EP0507881A1 (en) | Semiconductor interconnect structure utilizing a polyimide insulator | |
JPH06204349A (ja) | 半導体装置及びその製造方法 | |
JPH05121564A (ja) | 半導体装置及びその製造方法 | |
JPH1022390A (ja) | 半導体装置の製造方法 | |
JPS62177969A (ja) | 半導体装置の製造方法 | |
JPS6334954A (ja) | 半導体装置およびその製造方法 | |
JP2779186B2 (ja) | 半導体装置の製造方法 | |
JP3337758B2 (ja) | 半導体装置の製造方法 | |
JPH10106973A (ja) | 半導体装置およびその製造方法 | |
JPS60186038A (ja) | 半導体装置 | |
JP2706388B2 (ja) | 半導体装置の製造方法 | |
JPH0228320A (ja) | 半導体装置の製造方法 | |
JPH0382126A (ja) | 半導体集積回路装置の製造方法 | |
JPS5933252B2 (ja) | 半導体装置の製造方法 | |
JP2815170B2 (ja) | 半導体装置の製造方法 | |
JPH05267214A (ja) | 半導体装置およびその製造方法 |