JPH0620278B2 - 同期周波数モ−ド判定回路 - Google Patents
同期周波数モ−ド判定回路Info
- Publication number
- JPH0620278B2 JPH0620278B2 JP62122067A JP12206787A JPH0620278B2 JP H0620278 B2 JPH0620278 B2 JP H0620278B2 JP 62122067 A JP62122067 A JP 62122067A JP 12206787 A JP12206787 A JP 12206787A JP H0620278 B2 JPH0620278 B2 JP H0620278B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- vertical
- horizontal
- circuit
- frequency signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多種類のパソコン仕様に対応可能なオートスキ
ャン機能またはマルチシンク機能を備えたディスプレイ
装置の水平及び垂直同期周波数モード判定回路に関す
る。
ャン機能またはマルチシンク機能を備えたディスプレイ
装置の水平及び垂直同期周波数モード判定回路に関す
る。
第３図は従来の水平同期周波数モードの判定回路配線図
である。
である。
周波数一電圧変換器１はパソコン多種類の水平同期周波
数信号ａを入力しその信号を、その水平同期周波数に対
応する電圧に変換する。変換された電圧は比較器２に入
力される。比較器２は複数個の比較機能を持つオペアン
プ21を備え、入力された電圧信号はそれらオペアンプ21
の−端子に各入力される。他方オペアンプ21の＋端子に
は分圧された大きさの異なる基準電圧が各入力されてい
る。従ってオペアンプ21の各出力の正負から、入力され
た電圧即ち水平同期周波数がどの周波数の範囲に属する
かが判定される。比較器２のこれら判定信号は、例えば
水平Ｓ字補正コンデンサ及び水平画面位置調整用時定数
回路等の切替回路３へ送られる。切替回路３は入力され
た水平同期周波数に応じた切り替えを行い適切な偏向画
像を生じる。
数信号ａを入力しその信号を、その水平同期周波数に対
応する電圧に変換する。変換された電圧は比較器２に入
力される。比較器２は複数個の比較機能を持つオペアン
プ21を備え、入力された電圧信号はそれらオペアンプ21
の−端子に各入力される。他方オペアンプ21の＋端子に
は分圧された大きさの異なる基準電圧が各入力されてい
る。従ってオペアンプ21の各出力の正負から、入力され
た電圧即ち水平同期周波数がどの周波数の範囲に属する
かが判定される。比較器２のこれら判定信号は、例えば
水平Ｓ字補正コンデンサ及び水平画面位置調整用時定数
回路等の切替回路３へ送られる。切替回路３は入力され
た水平同期周波数に応じた切り替えを行い適切な偏向画
像を生じる。
また垂直同期周波数モードの判定回路も上に述べた水平
同期周波数モード判定回路と同様に、垂直同期周波数信
号は周波数−電圧変換され比較器によってその属する垂
直同期周波数範囲が判定され、その判定結果に従い垂直
フリーラン周波数、垂直画面高さまたは垂直画面位置等
の切替回路が動作し各垂直同期周波数に応じた適切な偏
向画面が生成される。
同期周波数モード判定回路と同様に、垂直同期周波数信
号は周波数−電圧変換され比較器によってその属する垂
直同期周波数範囲が判定され、その判定結果に従い垂直
フリーラン周波数、垂直画面高さまたは垂直画面位置等
の切替回路が動作し各垂直同期周波数に応じた適切な偏
向画面が生成される。
上述の様な従来の同期周波数モード判定回路は、周波数
−電圧変換を行いオペアンプを利用する等アナログ回路
で構成されているので、精度の高い同期周波数判定がで
きず、また温度ドリフトによる誤差発生等の問題点があ
った。
−電圧変換を行いオペアンプを利用する等アナログ回路
で構成されているので、精度の高い同期周波数判定がで
きず、また温度ドリフトによる誤差発生等の問題点があ
った。
本発明は、かかる問題点を解決した同期周波数判定回路
を提供することを目的とする。
を提供することを目的とする。
本発明にかかる同期周波数判定回路は、第１図に示すよ
うに、ディスプレイ用の垂直同期周波数信号を入力する
垂直同期周波数信号入力手段７と、その垂直同期周波数
信号入力手段７の出力信号を入力し垂直同期周波数をデ
ィジタル的に検出する垂直同期周波数検出手段８と、デ
ィスプレイ用水平同期周波数信号を入力する水平同期周
波数信号入力手段４と、その水平同期周波数信号入力手
段４の出力信号を入力し、先に検出した垂直同期周波数
を用いて水平同期周波数をディジタル的に検出する水平
同期周波数検出手段５とを備えている。
うに、ディスプレイ用の垂直同期周波数信号を入力する
垂直同期周波数信号入力手段７と、その垂直同期周波数
信号入力手段７の出力信号を入力し垂直同期周波数をデ
ィジタル的に検出する垂直同期周波数検出手段８と、デ
ィスプレイ用水平同期周波数信号を入力する水平同期周
波数信号入力手段４と、その水平同期周波数信号入力手
段４の出力信号を入力し、先に検出した垂直同期周波数
を用いて水平同期周波数をディジタル的に検出する水平
同期周波数検出手段５とを備えている。
なお図中の垂直判定手段９は検出された周波数がどの所
定垂直同期周波数範囲に属するかディジタル的に判定し
判定信号として出力するもの、また水平判定手段６は検
出された周波数がどの所定水平同期周波数範囲に属する
かディジタル的に判定し判定信号として出力するもので
ある。
定垂直同期周波数範囲に属するかディジタル的に判定し
判定信号として出力するもの、また水平判定手段６は検
出された周波数がどの所定水平同期周波数範囲に属する
かディジタル的に判定し判定信号として出力するもので
ある。
本発明においては、入力された垂直同期周波数信号の周
波数がディジタル的に検出され、更に水平同期周波数信
号の周波数がディジタル的に検出される。
波数がディジタル的に検出され、更に水平同期周波数信
号の周波数がディジタル的に検出される。
以下に本発明をその実施例を示す図面に基づいて説明す
る。
る。
第２図は本発明にかかる同期周波数判定回路の一実施例
を示すブロックである。
を示すブロックである。
水平同期周波数信号入力手段４は、パーソナルコンピュ
ータ本体あるいはビデオテープレコーダから送られてき
た水平同期周波数信号ａをマイクロコンピュータ10のカ
ウンタ11に出力する回路である。そのカウンタ11は水平
同期周波数信号をカウントアップする回路である。
ータ本体あるいはビデオテープレコーダから送られてき
た水平同期周波数信号ａをマイクロコンピュータ10のカ
ウンタ11に出力する回路である。そのカウンタ11は水平
同期周波数信号をカウントアップする回路である。
垂直同期周波数信号入力手段７は、パーソナルコンピュ
ータ本体あるいはビデオテープレコーダから送られてき
た垂直同期周波数信号ｂをマイクロコンピュータ10に出
力する回路である。割込受付回路12は垂直同期周波数信
号ｂを入力し割り込み信号を発生する回路である。基本
クロック回路13は、基準となるクロックパルスを発生す
る回路である。分周器14はその基本クロック13の基本ク
ロックを分周する回路である。 CPU15は、上述したカウ
ンタ11、割込受付回路12、分周器14等の出力に基づき水
平同期周波数及び垂直同期周波数を検出しそれら同期周
波数がどの水平同期周波数範囲及びどの垂直同期周波数
範囲に属するかを判定する処理回路である。16はその判
定結果を外部に出力する出力回路である。外部切替回路
３は出力回路16からの信号に基づき水平Ｓ字補正コンデ
ンサあるいはフリーラン周波数等を適宜切り替える従来
の切替回路と同様の回路である。
ータ本体あるいはビデオテープレコーダから送られてき
た垂直同期周波数信号ｂをマイクロコンピュータ10に出
力する回路である。割込受付回路12は垂直同期周波数信
号ｂを入力し割り込み信号を発生する回路である。基本
クロック回路13は、基準となるクロックパルスを発生す
る回路である。分周器14はその基本クロック13の基本ク
ロックを分周する回路である。 CPU15は、上述したカウ
ンタ11、割込受付回路12、分周器14等の出力に基づき水
平同期周波数及び垂直同期周波数を検出しそれら同期周
波数がどの水平同期周波数範囲及びどの垂直同期周波数
範囲に属するかを判定する処理回路である。16はその判
定結果を外部に出力する出力回路である。外部切替回路
３は出力回路16からの信号に基づき水平Ｓ字補正コンデ
ンサあるいはフリーラン周波数等を適宜切り替える従来
の切替回路と同様の回路である。
上述のように構成された同期周波数判定回路は次のよう
に動作する。
に動作する。
垂直同期周波数は次のようにして判定される。
CPU15 は、前記割込受付回路12の１割込期間内に於ける
前記分周器14のクロック出力（周波数は既知）をソフト
ウェア的にカウントアップし垂直同期周波数を演算し検
出する。なおCPU15 に代えて同じ機能を営むIC回路等か
らなる垂直演算手段を用いてもよい。この場合前記垂直
同期周波数検出手段はこの垂直演算手段と基本クロック
回路及び／又へは分周器14から構成される。更にCPU15
は予めRAM 又はROM （図示省略）等に記憶してある所定
データとその検出された垂直同期周波数とを比較し、ど
の垂直同期周波数範囲に属するか判定する。なおCPU15
に代えて同じ機能をいとなむIC回路等からなる垂直判定
手段を用いてもよい。判定結果は出力回路16から出力さ
れる。
前記分周器14のクロック出力（周波数は既知）をソフト
ウェア的にカウントアップし垂直同期周波数を演算し検
出する。なおCPU15 に代えて同じ機能を営むIC回路等か
らなる垂直演算手段を用いてもよい。この場合前記垂直
同期周波数検出手段はこの垂直演算手段と基本クロック
回路及び／又へは分周器14から構成される。更にCPU15
は予めRAM 又はROM （図示省略）等に記憶してある所定
データとその検出された垂直同期周波数とを比較し、ど
の垂直同期周波数範囲に属するか判定する。なおCPU15
に代えて同じ機能をいとなむIC回路等からなる垂直判定
手段を用いてもよい。判定結果は出力回路16から出力さ
れる。
水平同期周波数は次のようにして判定される。水平同期
周波数信号ａは水平同期周波数信号入力手段４を介して
カウンタ11に入力されカウンタ11により順次カウントア
ップされる。また垂直同期周波数信号ｂは垂直同期周波
数信号入力手段７を介して割込受付回路12に入力され
る。ここにおいてCPU15 は、割込受付回路12の出力から
垂直同期周波数信号の１周期（１割込期間）を判断し、
前述のようにして検出した垂直同期周波数とその１周期
の間のカウンタ11のカウント値から水平同期周波数を検
出する。なおCPU15 に代えて同じ機能を営むIC回路等か
ら水平演算手段を用いてもよい。この場合前記水平同期
周波数検出手段はこの水平演算手段とカウンタ11から構
成される。検出された水平同期周波数は、CPU15 により
予めRAMまたはROM（図示省略）等に記憶してある所定デ
ータと比較され、どの水平同期周波数範囲に属するか判
定される。なおCPU15 に代えて同じ機機能を営むIC回路
等からな水平判定手段を用いてもよい。判定結果は出力
回路16から出力れされる。
周波数信号ａは水平同期周波数信号入力手段４を介して
カウンタ11に入力されカウンタ11により順次カウントア
ップされる。また垂直同期周波数信号ｂは垂直同期周波
数信号入力手段７を介して割込受付回路12に入力され
る。ここにおいてCPU15 は、割込受付回路12の出力から
垂直同期周波数信号の１周期（１割込期間）を判断し、
前述のようにして検出した垂直同期周波数とその１周期
の間のカウンタ11のカウント値から水平同期周波数を検
出する。なおCPU15 に代えて同じ機能を営むIC回路等か
ら水平演算手段を用いてもよい。この場合前記水平同期
周波数検出手段はこの水平演算手段とカウンタ11から構
成される。検出された水平同期周波数は、CPU15 により
予めRAMまたはROM（図示省略）等に記憶してある所定デ
ータと比較され、どの水平同期周波数範囲に属するか判
定される。なおCPU15 に代えて同じ機機能を営むIC回路
等からな水平判定手段を用いてもよい。判定結果は出力
回路16から出力れされる。
切替回路３は出力回路16からの判定信号に基づき前記水
平Ｓ字補正コンデンサあるいはフリーラン周波数等をそ
れら水平同期周波数範囲又は垂直同期周波数範囲に応じ
て適宜切り替える。
平Ｓ字補正コンデンサあるいはフリーラン周波数等をそ
れら水平同期周波数範囲又は垂直同期周波数範囲に応じ
て適宜切り替える。
なお上述したようにマイクロコンピュータを用いる必要
は必ずしもなく、カウンタ、ゲートIC等のディスクリー
トな回路を用いてもよい。
は必ずしもなく、カウンタ、ゲートIC等のディスクリー
トな回路を用いてもよい。
以上述べたように本発明によれば水平同期周波数モード
及び垂直同期周波数モードの判定をディジタル的に行う
ことができるので、温度ドリフト等による誤差のない高
精度の判定が可能である。
及び垂直同期周波数モードの判定をディジタル的に行う
ことができるので、温度ドリフト等による誤差のない高
精度の判定が可能である。
第１図は本発明の同期周波数モード判定回路のブロック
図、第２図はマイクロコンピュータを用いた本発明の同
期周波数モード判定回路の一実施例を示すブロック図、
第３図は従来の同期周波数モード判定回路の接続図であ
る。 ４……水平同期周波数信号入力手段、５……水平同期周
波数検出手段、６……水平判定手段、７……垂直同期周
波数信号入力手段、８……垂直同期周波数検出手段、９
……垂直判定手段、11……カウンタ、12……割込み受付
手段 なお、各図中同一符号は同一又は相当部分を示す。
図、第２図はマイクロコンピュータを用いた本発明の同
期周波数モード判定回路の一実施例を示すブロック図、
第３図は従来の同期周波数モード判定回路の接続図であ
る。 ４……水平同期周波数信号入力手段、５……水平同期周
波数検出手段、６……水平判定手段、７……垂直同期周
波数信号入力手段、８……垂直同期周波数検出手段、９
……垂直判定手段、11……カウンタ、12……割込み受付
手段 なお、各図中同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】ディスプレイ用の垂直同期周波数信号を入
力する垂直同期周波数信号入力手段と、周波数既知のク
ロックを垂直同期周波数信号の１周期の間計数して垂直
同期周波数をディジタル的に検出する垂直同期周波数検
出手段と、ディスプレイ用水平同期周波数信号を入力す
る水平同期周波数信号入力手段と、水平同期周波数信号
を垂直同期周波数信号の１周期の間計数し、計数信号と
検出した垂直同期周波数とで水平同期周波数をディジタ
ル的に検出する水平同期周波数検出手段とを備えたこと
を特徴とする同期周波数モード判定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62122067A JPH0620278B2 (ja) | 1987-05-18 | 1987-05-18 | 同期周波数モ−ド判定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62122067A JPH0620278B2 (ja) | 1987-05-18 | 1987-05-18 | 同期周波数モ−ド判定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63286076A JPS63286076A (ja) | 1988-11-22 |
| JPH0620278B2 true JPH0620278B2 (ja) | 1994-03-16 |
Family
ID=14826815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62122067A Expired - Lifetime JPH0620278B2 (ja) | 1987-05-18 | 1987-05-18 | 同期周波数モ−ド判定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620278B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4962427A (en) * | 1989-04-20 | 1990-10-09 | Motorola Inc. | TV receiver including multistandard OSD |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59193680A (ja) * | 1983-04-18 | 1984-11-02 | Sanyo Electric Co Ltd | テレビ放送方式の自動判別方式 |
| JPS6195682A (ja) * | 1984-10-16 | 1986-05-14 | Matsushita Electric Ind Co Ltd | 電子タイマ−装置 |
-
1987
- 1987-05-18 JP JP62122067A patent/JPH0620278B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63286076A (ja) | 1988-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4310891A (en) | Frequency measuring apparatus | |
| US4131856A (en) | Electrical synchronizing circuits | |
| EP1113249B1 (en) | A pulse width modulated weighing platform | |
| US4722004A (en) | Video signal discriminating apparatus | |
| CA1313221C (en) | Apparatus for detecting frequency of input signal with a digital scanning g-converter | |
| JPH0620278B2 (ja) | 同期周波数モ−ド判定回路 | |
| JPH04207791A (ja) | 輝度レベル測定回路 | |
| US4646354A (en) | Area measuring apparatus using television | |
| JPH0635580Y2 (ja) | 水平周波数検出回路 | |
| JPH0614525Y2 (ja) | ビツト同期検出回路 | |
| JP2917278B2 (ja) | 位相差検出回路 | |
| JP3124990B2 (ja) | 計測値−周波数変換装置 | |
| JPH10304222A (ja) | 垂直同期分離回路 | |
| JPS5822104Y2 (ja) | 電子式デジタル表示秤における表示安定回路 | |
| KR960003422Y1 (ko) | 움직임 감지장치의 유효감지영역 설정회로 | |
| JPH04140793A (ja) | マルチスキャンｃｒｔディスプレイモニター | |
| JPH08263032A (ja) | 画面位置自動調整装置 | |
| JP2923979B2 (ja) | 周波数検出回路 | |
| JPH08313566A (ja) | 周波数検出器 | |
| JPH0236123Y2 (ja) | ||
| JP2545246Y2 (ja) | ピーク値検出回路 | |
| JPH0486896A (ja) | 周波数判定回路 | |
| JPS6166912A (ja) | 位置検出誤差補正装置 | |
| JPH0630352A (ja) | 画像表示装置及び入力信号判別回路 | |
| JPH04351120A (ja) | 位相同期検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080316 Year of fee payment: 14 |