JPH0620177Y2 - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPH0620177Y2 JPH0620177Y2 JP1986035109U JP3510986U JPH0620177Y2 JP H0620177 Y2 JPH0620177 Y2 JP H0620177Y2 JP 1986035109 U JP1986035109 U JP 1986035109U JP 3510986 U JP3510986 U JP 3510986U JP H0620177 Y2 JPH0620177 Y2 JP H0620177Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- mos
- gate
- drain
- type transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
【考案の詳細な説明】 ［産業上の利用分野］ 本考案は定電流回路に関するものである。
［従来の技術］ 従来、エンハンスメント型トランジスタと抵抗とからな
る定電流回路として、特開昭５６−２０１７号公報に示
されたものがある。これの基本構成は第２図に示すもの
で、ＭＯＳ型トランジスタＴ１，Ｔ２は電源間に直列に
接続してあり、その間には抵抗Ｒを接続してある。また
電源間には、ＭＯＳ型トランジスタＴ３，Ｔ４を直列に
接続してあり、トランジスタＴ３のゲートおよびドレイ
ンはトランジスタＴ１のゲートに接続してある。さらに
トランジスタＴ２，Ｔ４に並列にＭＯＳ型トランジスタ
Ｔ６を接続してあり、そのゲートおよびトランジスタＴ
６を接続してあり、そのゲートおよびトランジスタＴ４
のゲートはトランジスタＴ２のドレインと抵抗Ｒとの接
続端に接続してある。そしてトランジスタＴ６には負荷
Ｌを接続してある。
る定電流回路として、特開昭５６−２０１７号公報に示
されたものがある。これの基本構成は第２図に示すもの
で、ＭＯＳ型トランジスタＴ１，Ｔ２は電源間に直列に
接続してあり、その間には抵抗Ｒを接続してある。また
電源間には、ＭＯＳ型トランジスタＴ３，Ｔ４を直列に
接続してあり、トランジスタＴ３のゲートおよびドレイ
ンはトランジスタＴ１のゲートに接続してある。さらに
トランジスタＴ２，Ｔ４に並列にＭＯＳ型トランジスタ
Ｔ６を接続してあり、そのゲートおよびトランジスタＴ
６を接続してあり、そのゲートおよびトランジスタＴ４
のゲートはトランジスタＴ２のドレインと抵抗Ｒとの接
続端に接続してある。そしてトランジスタＴ６には負荷
Ｌを接続してある。
以上の構成において、トランジスタＴ１，Ｔ３はミラー
回路を構成し、トランジスタＴ４のＫ値はトランジスタ
Ｔ２のそれより大きく設定してある。すなわち、トラン
ジスタＴ２，Ｔ４に同じ電流を流すには、トランジスタ
Ｔ４よりもトランジスタＴ２の方により高いゲート電圧
を印加する必要がある。そこで抵抗Ｒを設け、トランジ
スタＴ４のゲート電圧をトランジスタＴ２のそれより、
抵抗Ｒによる電圧低降分だけ低くし、両者に流れる電流
を等しくし、この状態で安定させる。この電流は電源電
圧の変動による影響を受けず、定電流となる。
回路を構成し、トランジスタＴ４のＫ値はトランジスタ
Ｔ２のそれより大きく設定してある。すなわち、トラン
ジスタＴ２，Ｔ４に同じ電流を流すには、トランジスタ
Ｔ４よりもトランジスタＴ２の方により高いゲート電圧
を印加する必要がある。そこで抵抗Ｒを設け、トランジ
スタＴ４のゲート電圧をトランジスタＴ２のそれより、
抵抗Ｒによる電圧低降分だけ低くし、両者に流れる電流
を等しくし、この状態で安定させる。この電流は電源電
圧の変動による影響を受けず、定電流となる。
そしてトランジスタＴ４のゲート電圧をトランジスタＴ
６に供給することにより、負荷Ｌに定電流を流すように
したものである。
６に供給することにより、負荷Ｌに定電流を流すように
したものである。
［考案が解決しようとする問題点］ 上記のものでは、トランジスタＴ２，Ｔ４を弱反転領域
で動作させないと、上記のような特性が得られずトラン
ジスタＴ６のゲートには抵抗Ｒで低降された電圧が印加
されるため、必要な出力を取り出すにはトランジスタＴ
６に大面積のものが必要となるものであった。
で動作させないと、上記のような特性が得られずトラン
ジスタＴ６のゲートには抵抗Ｒで低降された電圧が印加
されるため、必要な出力を取り出すにはトランジスタＴ
６に大面積のものが必要となるものであった。
本考案は上記のものを改良し、小面積の出力トランジス
タで大電流を得るようにしたものである。
タで大電流を得るようにしたものである。
［問題点を解決するための手段］ 本考案は、出力トランジスタである第５のＭＯＳ型トラ
ンジスタのゲートを、第１のＭＯＳ型トランジスタのド
レインおよび抵抗の接続端に接続することにより、第５
のＭＯＳ型トランジスタのゲートに従来より高い電圧を
印加するようにしたものである。
ンジスタのゲートを、第１のＭＯＳ型トランジスタのド
レインおよび抵抗の接続端に接続することにより、第５
のＭＯＳ型トランジスタのゲートに従来より高い電圧を
印加するようにしたものである。
［実施例］ 第１図において、トランジスタＴ１〜Ｔ４の構成は従来
と同じである。従来構成と異なる点は、トランジスタＲ
５のゲートを、トランジスタＴ１のドレインと抵抗Ｒと
の接続端に接続したところである。
と同じである。従来構成と異なる点は、トランジスタＲ
５のゲートを、トランジスタＴ１のドレインと抵抗Ｒと
の接続端に接続したところである。
これにより、トランジスタＴ５のゲートには抵抗Ｒによ
って低降される前の電圧、すなわち従来構成よりも抵抗
Ｒによる電圧降下分だけ高い電圧が印加される。したが
って、トランジスタＴ５は、従来よりも小面積のもので
必要な出力電流を得ることができるのである。
って低降される前の電圧、すなわち従来構成よりも抵抗
Ｒによる電圧降下分だけ高い電圧が印加される。したが
って、トランジスタＴ５は、従来よりも小面積のもので
必要な出力電流を得ることができるのである。
［考案の効果］ 本考案によれば、第５のＭＯＳ型トランジスタのゲート
には従来よりも高い電圧が印加されるため、従来よりも
小面積のトランジスタで必要な出力電流を得ることがで
きる。
には従来よりも高い電圧が印加されるため、従来よりも
小面積のトランジスタで必要な出力電流を得ることがで
きる。
第１図は本考案の一実施例を示した電気回路図、第２図
は従来の定電流回路の一例を示した電気回路図である。 Ｔ１〜Ｔ５…ＭＯＳ型トランジスタ Ｒ…抵抗 Ｌ…負荷
は従来の定電流回路の一例を示した電気回路図である。 Ｔ１〜Ｔ５…ＭＯＳ型トランジスタ Ｒ…抵抗 Ｌ…負荷
Claims (1)
- 【請求項１】電源端子間に直列に接続された異なる導電
型の第１のＭＯＳ型トランジスタと第２のＭＯＳ型トラ
ンジスタとの間に設けた抵抗素子と、 上記電源端子間に直列に接続された異なる導電型の第３
のＭＯＳ型トランジスタおよび第４のＭＯＳ型トランジ
スタと、 ドレイン側に負荷が接続される第５のＭＯＳ型トランジ
スタとからなり、 第３のＭＯＳ型トランジスタのゲートおよびドレインは
第１のＭＯＳ型トランジスタのゲートに接続してあり、 第４のＭＯＳ型トランジスタのゲートは第２のＭＯＳ型
トランジスタのドレインと上記抵抗との接続端に接続し
てあり、 第２のＭＯＳ型トランジスタおよび第５のＭＯＳ型トラ
ンジスタのゲートは第１のＭＯＳ型トランジスタのドレ
インと上記抵抗との接続端に接続したことを特徴とする
定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986035109U JPH0620177Y2 (ja) | 1986-03-11 | 1986-03-11 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986035109U JPH0620177Y2 (ja) | 1986-03-11 | 1986-03-11 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62169817U JPS62169817U (ja) | 1987-10-28 |
| JPH0620177Y2 true JPH0620177Y2 (ja) | 1994-05-25 |
Family
ID=30844297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986035109U Expired - Lifetime JPH0620177Y2 (ja) | 1986-03-11 | 1986-03-11 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620177Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS562017A (en) * | 1979-06-19 | 1981-01-10 | Toshiba Corp | Constant electric current circuit |
| JPS56121114A (en) * | 1980-02-28 | 1981-09-22 | Seiko Instr & Electronics Ltd | Constant-current circuit |
-
1986
- 1986-03-11 JP JP1986035109U patent/JPH0620177Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62169817U (ja) | 1987-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960005604B1 (ko) | 부하를 흐르는 전류의 선형측정용 회로 | |
| JPH0327934B2 (ja) | ||
| JP2715642B2 (ja) | 半導体集積回路 | |
| JP3452459B2 (ja) | ボルテージレギュレータ | |
| JPH0620177Y2 (ja) | 定電流回路 | |
| JPH0155769B2 (ja) | ||
| JPH0675091B2 (ja) | Ｍｏｓ形ｆｅｔの熱抵抗測定方法 | |
| JPH0710407Y2 (ja) | 基準電圧発生回路 | |
| JPH05204480A (ja) | 定電圧回路 | |
| JPH0810415B2 (ja) | 基準電圧源 | |
| JPS5914812Y2 (ja) | 定電流回路 | |
| JPS60214611A (ja) | シングルエンド方式のｍｏｓトランジスタ差動増幅器 | |
| SU1534754A1 (ru) | Формирователь стабилизированного напр жени на МДП-транзисторах | |
| JPS6195109U (ja) | ||
| JPH03164027A (ja) | 過電流保護回路 | |
| KR0124651B1 (ko) | 공정 변화의 보상이 용이한 정전압 회로 | |
| JPS5924195Y2 (ja) | トランジスタ回路 | |
| JPS632889Y2 (ja) | ||
| SU964609A2 (ru) | Стабилизатор напр жени посто нного тока | |
| SU1453384A1 (ru) | Стабилизатор посто нного тока | |
| KR100272530B1 (ko) | 증폭기 | |
| JPS6228214U (ja) | ||
| JP2528838Y2 (ja) | 直流電源回路 | |
| JPS618316U (ja) | 定電流出力回路 | |
| JPS6439513U (ja) |