JPH0620119A - 複数の通信プロトコルを備えるｐｃカード - Google Patents
複数の通信プロトコルを備えるｐｃカードInfo
- Publication number
- JPH0620119A JPH0620119A JP5036123A JP3612393A JPH0620119A JP H0620119 A JPH0620119 A JP H0620119A JP 5036123 A JP5036123 A JP 5036123A JP 3612393 A JP3612393 A JP 3612393A JP H0620119 A JPH0620119 A JP H0620119A
- Authority
- JP
- Japan
- Prior art keywords
- card
- protocol
- conversion circuit
- reader
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/0772—Physical layout of the record carrier
- G06K19/07733—Physical layout of the record carrier the record carrier containing at least one further contact interface not conform ISO-7816
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/38—Payment protocols; Details thereof
- G06Q20/40—Authorisation, e.g. identification of payer or payee, verification of customer or shop credentials; Review and approval of payers, e.g. check credit lines or negative lists
- G06Q20/409—Device specific authentication in transaction processing
- G06Q20/4097—Device specific authentication in transaction processing using mutual authentication between devices and transaction partners
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Business, Economics & Management (AREA)
- Theoretical Computer Science (AREA)
- Accounting & Taxation (AREA)
- Strategic Management (AREA)
- General Business, Economics & Management (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Finance (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Communication Control (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ＰＣカードに関する。
【構成】 異なる通信プロトコルによって動作する読取
器内と通信することを可能にするために、本発明による
と、カードは、各々が、所定のプロトコルによって読取
器から受けた電気信号をカードによって実行可能な命令
に変換することができ、各々が異なる通信プロトコルに
対応する複数の変換回路（ＣＮＶ１、ＣＮＶ２、ＣＮＶ
３）と、上記変換回路の１つの選択に使用され、全ての
プロトコルで生成できる電気信号から形成される、カー
ドによって実行可能な特定の命令を形成することのでき
る補助変換回路（ＣＮＶＡ）を含む、プロトコル選択回
路（ＣＮＶＡ、Ｌ０、Ｌ１、Ｌ２、Ｌ３、Ｇ１〜Ｇ６）
と、を備える。
器内と通信することを可能にするために、本発明による
と、カードは、各々が、所定のプロトコルによって読取
器から受けた電気信号をカードによって実行可能な命令
に変換することができ、各々が異なる通信プロトコルに
対応する複数の変換回路（ＣＮＶ１、ＣＮＶ２、ＣＮＶ
３）と、上記変換回路の１つの選択に使用され、全ての
プロトコルで生成できる電気信号から形成される、カー
ドによって実行可能な特定の命令を形成することのでき
る補助変換回路（ＣＮＶＡ）を含む、プロトコル選択回
路（ＣＮＶＡ、Ｌ０、Ｌ１、Ｌ２、Ｌ３、Ｇ１〜Ｇ６）
と、を備える。
Description
【０００１】
【産業上の利用分野】本発明は、ＰＣカード、特に、商
品またはサービスを受けるためのＰＣカードに関するも
のである。標準的な例は、コインまたはトークンを使用
する必要がなく、公衆電話ボックスから電話をかけるこ
とができるプリペイドテレフォンカードである。本発明
の説明を容易にするために、テレフォンカードのみを参
照するが、本発明は、また、銀行カード等の様々な種類
の極めて広い用途に使用できる。
品またはサービスを受けるためのＰＣカードに関するも
のである。標準的な例は、コインまたはトークンを使用
する必要がなく、公衆電話ボックスから電話をかけるこ
とができるプリペイドテレフォンカードである。本発明
の説明を容易にするために、テレフォンカードのみを参
照するが、本発明は、また、銀行カード等の様々な種類
の極めて広い用途に使用できる。
【０００２】
【従来の技術】頻繁に生じるようになってきた問題は、
提供されるサービスが極めて類似している時でさえも、
１つのサービス提供者によって発行されたＰＣカードと
別のサービス提供者によって発行されたＰＣカードとの
間の適合性の問題である。テレフォンカードのケース
は、この問題の典型的な例である。１つの国の通信会社
によって発行されたカードは、物理的には、別の国で発
行されたカードと極めて類似している。すなわち、サイ
ズの規格は同じである。カード上の電気コンタクトの位
置とそのようなコンタクトの数もまた同じ国際規格によ
って決定されている。これは、ある国で発行されたカー
ドは、物理的には、別の国のシステムの対応する読取器
に挿入することができることを意味する。しかしなが
ら、カードと読取器との間の通信プロトコルは対応して
おらず、従って、読取器はカードが理解しないプロトコ
ルによって信号を送信するので、そのカードは読取器内
で機能しない。
提供されるサービスが極めて類似している時でさえも、
１つのサービス提供者によって発行されたＰＣカードと
別のサービス提供者によって発行されたＰＣカードとの
間の適合性の問題である。テレフォンカードのケース
は、この問題の典型的な例である。１つの国の通信会社
によって発行されたカードは、物理的には、別の国で発
行されたカードと極めて類似している。すなわち、サイ
ズの規格は同じである。カード上の電気コンタクトの位
置とそのようなコンタクトの数もまた同じ国際規格によ
って決定されている。これは、ある国で発行されたカー
ドは、物理的には、別の国のシステムの対応する読取器
に挿入することができることを意味する。しかしなが
ら、カードと読取器との間の通信プロトコルは対応して
おらず、従って、読取器はカードが理解しないプロトコ
ルによって信号を送信するので、そのカードは読取器内
で機能しない。
【０００３】「プロトコル」という用語は、カードと読
取器との間を通過する電気信号の時間的な構成と、それ
らの空間的な構成、すなわち、カードまたは読取器の特
定な物理的なコンタクト上の信号の存在との両方を含む
ものである。多くの場合、例えば、フランスのカード保
持者が、必要が生じた時には、２国間のプロトコルの違
いにもかかわらず、そのカードをドイツでも使用できる
ことが好ましい。
取器との間を通過する電気信号の時間的な構成と、それ
らの空間的な構成、すなわち、カードまたは読取器の特
定な物理的なコンタクト上の信号の存在との両方を含む
ものである。多くの場合、例えば、フランスのカード保
持者が、必要が生じた時には、２国間のプロトコルの違
いにもかかわらず、そのカードをドイツでも使用できる
ことが好ましい。
【０００４】この問題をより完全に示すために、８個の
コンタクトと同期及び逐次通信モードを備える従来のＰ
Ｃカードを使用する様々なシステムのプロトコルを定義
する規格を参照することができる。フランスで使用され
る規格はＴＳ1001、ドイツではＳＬＥ4403であり、他の
国々では、ＴＳ1101規格、または、ＳＬＥ4403規格、ま
たは、ＴＳ1301規格が使用される。これら規格は、カー
ドの同期動作に対応する、すなわち、カード読取器に基
づくクロックによって制御される規格である。実行され
る動作は、極めて単純であり、再初期化、現在のアドレ
スでのデータ項目の読出、１つのアドレス位置だけイン
クリメントすること、現在のアドレスでのプログラミン
グまたは消去等である。
コンタクトと同期及び逐次通信モードを備える従来のＰ
Ｃカードを使用する様々なシステムのプロトコルを定義
する規格を参照することができる。フランスで使用され
る規格はＴＳ1001、ドイツではＳＬＥ4403であり、他の
国々では、ＴＳ1101規格、または、ＳＬＥ4403規格、ま
たは、ＴＳ1301規格が使用される。これら規格は、カー
ドの同期動作に対応する、すなわち、カード読取器に基
づくクロックによって制御される規格である。実行され
る動作は、極めて単純であり、再初期化、現在のアドレ
スでのデータ項目の読出、１つのアドレス位置だけイン
クリメントすること、現在のアドレスでのプログラミン
グまたは消去等である。
【０００５】カードの８個のコンタクトをＶＣＣ、ＶＳ
Ｓ、ＶＰＰ、ＣＬＫ、Ｉ／Ｏ、ＲＳＴ、ＦＵＳＥ及びＰ
ＲＯＧと呼ぶ時、最初の５つの記号は、これらの全ての
規格で同じであり、各々、下記ように対応していること
が分かる。 ＶＣＣ： 正の電源電圧 ５Ｖ ＶＳＳ： アース／接地 ＶＰＰ： プログラミング電圧（約５Ｖ） ＣＬＫ： クロック Ｉ／Ｏ： データ入力／出力 しかしながら、他の３つのコンタクトは、各規格によっ
て異なる意味を有する。
Ｓ、ＶＰＰ、ＣＬＫ、Ｉ／Ｏ、ＲＳＴ、ＦＵＳＥ及びＰ
ＲＯＧと呼ぶ時、最初の５つの記号は、これらの全ての
規格で同じであり、各々、下記ように対応していること
が分かる。 ＶＣＣ： 正の電源電圧 ５Ｖ ＶＳＳ： アース／接地 ＶＰＰ： プログラミング電圧（約５Ｖ） ＣＬＫ： クロック Ｉ／Ｏ： データ入力／出力 しかしながら、他の３つのコンタクトは、各規格によっ
て異なる意味を有する。
【０００６】ＴＳ1001規格では、ＦＵＳＥコンタクト
は、全体のアクティブ化コンタクトである。それが０で
ある時、リセット動作が実行され、カード内での読出、
アドレスインクリメントまたはプログラミングの動作の
ためには１でならなければならない。ＲＳＴコンタクト
は、クロックＣＬＫの立ち上がり上で、それがインクリ
メント動作（ＲＳＴ＝０）であるかプログラミング動作
（ＲＳＴ＝１）であるかを決定する。どちらにしても、
読出は、クロックＣＬＫの立ち下がりで行われる。ＴＳ
1301規格では、アクティブ化（ＲＳＴ＝１）または再初
期化（ＲＳＴ＝０）を決定するのは、ＲＳＴ信号であ
り、コンタクトＰＲＯＧは、プログラミングがあるかど
うかを決定する。読出は、クロックＣＬＫの立ち下がり
で、アドレスインクリメントはクロックＣＬＫの立ち上
がりで実行される。
は、全体のアクティブ化コンタクトである。それが０で
ある時、リセット動作が実行され、カード内での読出、
アドレスインクリメントまたはプログラミングの動作の
ためには１でならなければならない。ＲＳＴコンタクト
は、クロックＣＬＫの立ち上がり上で、それがインクリ
メント動作（ＲＳＴ＝０）であるかプログラミング動作
（ＲＳＴ＝１）であるかを決定する。どちらにしても、
読出は、クロックＣＬＫの立ち下がりで行われる。ＴＳ
1301規格では、アクティブ化（ＲＳＴ＝１）または再初
期化（ＲＳＴ＝０）を決定するのは、ＲＳＴ信号であ
り、コンタクトＰＲＯＧは、プログラミングがあるかど
うかを決定する。読出は、クロックＣＬＫの立ち下がり
で、アドレスインクリメントはクロックＣＬＫの立ち上
がりで実行される。
【０００７】また、ＳＬＥ4403規格では、コンタクトＲ
ＳＴは、２つの機能、すなわち、それが十分に長く続く
時は再初期化、前もってＲＳＴ上に短い正のパルスがあ
った時はクロック立ち上がりでのプログラミング、及
び、ＲＳＴ上にそのような短い先行するパルスが存在し
ない時はアドレスインクリメントを実行する。これによ
って、カードが理解できる信号とは異なる信号を入力す
る読取器内でカードを動作することを不可能にすること
ができる。
ＳＴは、２つの機能、すなわち、それが十分に長く続く
時は再初期化、前もってＲＳＴ上に短い正のパルスがあ
った時はクロック立ち上がりでのプログラミング、及
び、ＲＳＴ上にそのような短い先行するパルスが存在し
ない時はアドレスインクリメントを実行する。これによ
って、カードが理解できる信号とは異なる信号を入力す
る読取器内でカードを動作することを不可能にすること
ができる。
【０００８】
【発明が解決しようとする課題】読取器は複数の型のカ
ードと通信することができ、その動作は挿入されたカー
ドに合わせられることが想像できる。しかしながら、実
際、読取器によって生成されたカード用の信号の物理的
処理は、ハードウェア（すなわち、ワイヤード論理）
か、ファームウェア、すなわち、ＲＯＭの制御下で、一
定の方法で実施される。従って、読取器を複数の型のカ
ードに適合するように形成しなければならない時、読取
器の動作ソフトウェアを単に変更・修正するのではな
く、読取器の変更または修正が必要である。さらに、カ
ード読取器が複数の異なるプロトコル回路を有する時、
ユーザは、どの型のカードを挿入しようとしているのか
を示さなければならない。
ードと通信することができ、その動作は挿入されたカー
ドに合わせられることが想像できる。しかしながら、実
際、読取器によって生成されたカード用の信号の物理的
処理は、ハードウェア（すなわち、ワイヤード論理）
か、ファームウェア、すなわち、ＲＯＭの制御下で、一
定の方法で実施される。従って、読取器を複数の型のカ
ードに適合するように形成しなければならない時、読取
器の動作ソフトウェアを単に変更・修正するのではな
く、読取器の変更または修正が必要である。さらに、カ
ード読取器が複数の異なるプロトコル回路を有する時、
ユーザは、どの型のカードを挿入しようとしているのか
を示さなければならない。
【０００９】
【課題を解決するための手段】本発明によると、異なる
通信プロトコルによって動作する読取器内にカードを挿
入することを可能にするために、カードは、各々が、所
定のプロトコルによって、読取器から受けた電気信号を
カードによって実行可能な命令に変換することができ、
各々が異なる通信プロトコルに対応する複数の変換回路
と、上記変換回路の１つの選択に使用され、全てのプロ
トコルで生成できる電気信号から形成される、カードに
よって実行可能な特定の命令を形成することのできる補
助変換回路を含むプロトコル選択回路と、を備えること
を特徴とする。実際、本発明は、主に、全てのプロトコ
ルで、同一の、または、極めて類似した意味を有するそ
れらのカードコンタクトを使用して、実際に後段で使用
されるプロトコルを前もって選択することからなる。次
に、適切な変換回路を使用し、その後、選択したプロト
コルで通信が実施される。
通信プロトコルによって動作する読取器内にカードを挿
入することを可能にするために、カードは、各々が、所
定のプロトコルによって、読取器から受けた電気信号を
カードによって実行可能な命令に変換することができ、
各々が異なる通信プロトコルに対応する複数の変換回路
と、上記変換回路の１つの選択に使用され、全てのプロ
トコルで生成できる電気信号から形成される、カードに
よって実行可能な特定の命令を形成することのできる補
助変換回路を含むプロトコル選択回路と、を備えること
を特徴とする。実際、本発明は、主に、全てのプロトコ
ルで、同一の、または、極めて類似した意味を有するそ
れらのカードコンタクトを使用して、実際に後段で使用
されるプロトコルを前もって選択することからなる。次
に、適切な変換回路を使用し、その後、選択したプロト
コルで通信が実施される。
【００１０】読取器は、それらの正常な交換プロトコル
が何であるかに関係なく、全ての型の読取器によって実
行可能な単純化されたプロトコルを一時的に使用して、
初期プロトコル選択中に、カードと通信する。好ましく
は、その単純化されたプロトコルは、主に、全ての可能
なプロトコルに共通な部分によって構成されている。従
って、読取器は、それ自身のプロトコルを、それが何で
あれ、単純にそのプロトコルを使用して、通信すること
ができる。これによって、読取器が２つの連続したプロ
トコル、すなわち、最初に単純化されたプロトコルと、
次に完全なプロトコルを使用する必要がなくなり、さら
に、特に、既に設置されている異なる型の読取器を使用
することができる。初期段階中に、カードは、読取器の
プロトコルを専用のプロトコルとして解読し、それによ
って、未来の交換プロトコルの選択に必要な全ての動作
を実行することができる。初期段階中に、この読取器か
ら受けた信号の解読を実施するのは補助回路である。
が何であるかに関係なく、全ての型の読取器によって実
行可能な単純化されたプロトコルを一時的に使用して、
初期プロトコル選択中に、カードと通信する。好ましく
は、その単純化されたプロトコルは、主に、全ての可能
なプロトコルに共通な部分によって構成されている。従
って、読取器は、それ自身のプロトコルを、それが何で
あれ、単純にそのプロトコルを使用して、通信すること
ができる。これによって、読取器が２つの連続したプロ
トコル、すなわち、最初に単純化されたプロトコルと、
次に完全なプロトコルを使用する必要がなくなり、さら
に、特に、既に設置されている異なる型の読取器を使用
することができる。初期段階中に、カードは、読取器の
プロトコルを専用のプロトコルとして解読し、それによ
って、未来の交換プロトコルの選択に必要な全ての動作
を実行することができる。初期段階中に、この読取器か
ら受けた信号の解読を実施するのは補助回路である。
【００１１】特に、上記の、５個の共通コンタクト（Ｖ
ＣＣ、ＶＳＳ、ＶＰＰ、ＣＬＫ、Ｉ／Ｏ）を含む８個の
コンタクトを有するカードの例では、選択命令を形成す
るのに、主に、クロックコンタクト（ＣＬＫ）を使用す
る。コンタクトＲＳＴは、実行された選択を確かめるた
めに使用される。データ入力／出力コンタクト（Ｉ／
Ｏ）は、読出動作のために使用される。また、給電端子
は、各プロトコルに共通なので、使用される。しかしな
がら、原則的には、端子ＰＲＯＧ及びＦＵＳＥは、使用
されない。好ましくは、カードによって実行可能な命令
がメモリに関係し、その数が５（初期化、読出、アドレ
スインクリメント、プログラミング、消去）である単純
なＰＣカードのアプリケーションでは、使用すべきプロ
トコルを示すビットを格納するカードメモリの一部分を
使用する。従って、そのメモリに、使用するプロトコル
を識別するビットを入力するための単純化されたプロト
コルが使用される。
ＣＣ、ＶＳＳ、ＶＰＰ、ＣＬＫ、Ｉ／Ｏ）を含む８個の
コンタクトを有するカードの例では、選択命令を形成す
るのに、主に、クロックコンタクト（ＣＬＫ）を使用す
る。コンタクトＲＳＴは、実行された選択を確かめるた
めに使用される。データ入力／出力コンタクト（Ｉ／
Ｏ）は、読出動作のために使用される。また、給電端子
は、各プロトコルに共通なので、使用される。しかしな
がら、原則的には、端子ＰＲＯＧ及びＦＵＳＥは、使用
されない。好ましくは、カードによって実行可能な命令
がメモリに関係し、その数が５（初期化、読出、アドレ
スインクリメント、プログラミング、消去）である単純
なＰＣカードのアプリケーションでは、使用すべきプロ
トコルを示すビットを格納するカードメモリの一部分を
使用する。従って、そのメモリに、使用するプロトコル
を識別するビットを入力するための単純化されたプロト
コルが使用される。
【００１２】好ましくは、クロックコンタクトが様々な
プロトコルの共通なコンタクトの１つである時、本発明
によると、プロトコル選択段階では、このコンタクト上
に現れたクロック方形波の期間に応じてその意味が変更
される特定の命令が実行される。この場合、特に、メモ
リ内のプログラミングまたは消去命令が長い方形波パル
ス時間に対応し、読出命令が短い方形波パルス時間に対
応するようにするのが好ましい。
プロトコルの共通なコンタクトの１つである時、本発明
によると、プロトコル選択段階では、このコンタクト上
に現れたクロック方形波の期間に応じてその意味が変更
される特定の命令が実行される。この場合、特に、メモ
リ内のプログラミングまたは消去命令が長い方形波パル
ス時間に対応し、読出命令が短い方形波パルス時間に対
応するようにするのが好ましい。
【００１３】次に、補助変換回路は、読取器からのクロ
ック信号を受けることができ、また、データ入力／出力
によって読取器に接続されている。この補助変換回路
は、少なくとも、下記の命令を出力する。すなわち、長
いクロック信号の存在下でのビットの状態の消去、その
間に短いクロック信号を挟むことなく、その第１の信号
の直後の第２の長いクロック信号の存在下でのそのビッ
トのプログラミング及び短いクロック信号の立ち上がり
によってアクティブにされたメモリの１アドレスビット
によるインクリメントである。次に、続く特定の追加命
令、すなわち、ビットの状態の読出、短いクロック信号
の立ち下がりによってアクティブにされたデータ入力／
出力コンタクト上の転送が、実行される。本発明は、添
付図面を参照して行う以下の実施例の説明から明らかに
なろう。但し、これらの実施例は、本発明を何等限定す
るものではない。
ック信号を受けることができ、また、データ入力／出力
によって読取器に接続されている。この補助変換回路
は、少なくとも、下記の命令を出力する。すなわち、長
いクロック信号の存在下でのビットの状態の消去、その
間に短いクロック信号を挟むことなく、その第１の信号
の直後の第２の長いクロック信号の存在下でのそのビッ
トのプログラミング及び短いクロック信号の立ち上がり
によってアクティブにされたメモリの１アドレスビット
によるインクリメントである。次に、続く特定の追加命
令、すなわち、ビットの状態の読出、短いクロック信号
の立ち下がりによってアクティブにされたデータ入力／
出力コンタクト上の転送が、実行される。本発明は、添
付図面を参照して行う以下の実施例の説明から明らかに
なろう。但し、これらの実施例は、本発明を何等限定す
るものではない。
【００１４】
【実施例】図１は、ＰＣカード（プリペイドテレフォン
カード等）の例で、本発明を実行することができる回路
の概略図である。図１は、特に、ＰＣカード内に内蔵さ
れ、そのカードを各プロトコルによって動作する読取器
内に挿入することを可能にする回路を示したものであ
る。
カード等）の例で、本発明を実行することができる回路
の概略図である。図１は、特に、ＰＣカード内に内蔵さ
れ、そのカードを各プロトコルによって動作する読取器
内に挿入することを可能にする回路を示したものであ
る。
【００１５】従来のＰＣカードチップには、下記の要素
が存在する。チップを読取器に接続する外部アクセスコ
ンタクト。ここでは、ＶＣＣ、ＶＰＰ、ＶＳＳ、ＣＬ
Ｋ、Ｉ／Ｏ、ＲＳＴ、ＦＵＳＥ、ＰＲＯＧと表記される
８個のコンタクトが存在する。メモリＭＥＭ、例えば、
ＥＥＰＲＯＭ(Electrically erasable programmablerea
d only memory (電気的に消去可能且つプログラム可能
な読出専用メモリ) ）。このメモリは、最も広く使用さ
れているケースでは、逐次的にアドレスできる、すなわ
ち、単位インクリメントアドレスカウンタＣＰＴがアド
レスデコーダＤＥＣを制御して、連続して異なるメモリ
ワードを指示する。メモリの作動に必要な様々な動作を
実行するのに適した電圧をメモリセルの行及び列上に設
定することのできる、全体的にＣＭＤと表示したメモリ
用論理制御回路。この場合は、例えば、５つのそのよう
な動作、すなわち、所定のアドレスでのセルの内容の読
出、そのアドレスでのセルのプログラミング、そのセル
の消去、次のセルに転送するアドレスのインクリメン
ト、現在のアドレスを決定するアドレスカンタＣＰＲの
再初期化がある。その回路ＣＭＤは、従来の種類であ
り、使用するメモリの型によって決定されるので、ここ
では、説明しない。カードコンタクト上でＰＣカード読
取器によって出力された信号を受けることができ、それ
らの信号を制御回路ＣＭＤ用の命令に変換することがで
き、従って、制御回路が入力された命令に応じて上記の
動作を実行することができるようにする変換回路。その
変換回路は、読取器から直接信号を受け、その信号の空
間及び時間組織に応じて必要な命令を生成し、これらの
命令は制御回路ＣＭＤに転送される。
が存在する。チップを読取器に接続する外部アクセスコ
ンタクト。ここでは、ＶＣＣ、ＶＰＰ、ＶＳＳ、ＣＬ
Ｋ、Ｉ／Ｏ、ＲＳＴ、ＦＵＳＥ、ＰＲＯＧと表記される
８個のコンタクトが存在する。メモリＭＥＭ、例えば、
ＥＥＰＲＯＭ(Electrically erasable programmablerea
d only memory (電気的に消去可能且つプログラム可能
な読出専用メモリ) ）。このメモリは、最も広く使用さ
れているケースでは、逐次的にアドレスできる、すなわ
ち、単位インクリメントアドレスカウンタＣＰＴがアド
レスデコーダＤＥＣを制御して、連続して異なるメモリ
ワードを指示する。メモリの作動に必要な様々な動作を
実行するのに適した電圧をメモリセルの行及び列上に設
定することのできる、全体的にＣＭＤと表示したメモリ
用論理制御回路。この場合は、例えば、５つのそのよう
な動作、すなわち、所定のアドレスでのセルの内容の読
出、そのアドレスでのセルのプログラミング、そのセル
の消去、次のセルに転送するアドレスのインクリメン
ト、現在のアドレスを決定するアドレスカンタＣＰＲの
再初期化がある。その回路ＣＭＤは、従来の種類であ
り、使用するメモリの型によって決定されるので、ここ
では、説明しない。カードコンタクト上でＰＣカード読
取器によって出力された信号を受けることができ、それ
らの信号を制御回路ＣＭＤ用の命令に変換することがで
き、従って、制御回路が入力された命令に応じて上記の
動作を実行することができるようにする変換回路。その
変換回路は、読取器から直接信号を受け、その信号の空
間及び時間組織に応じて必要な命令を生成し、これらの
命令は制御回路ＣＭＤに転送される。
【００１６】本発明によると、チップ上には、同じアク
セスコンタクト、メモリＭＥＭ、同じ制御回路ＣＭＤが
あるが、複数の異なる変換回路ＣＮＶ１、ＣＮＶ２及び
ＣＮＶ３があり、それらの回路は、各々、従来技術の変
換回路の機能を果たすが、各々、異なるプロトコル用で
ある。また、チップ上には、特定の変換回路を選択する
ことができるプロトコル選択回路があり、その変換回路
を制御回路ＣＭＤに接続する。プロトコル選択回路は、
読取器から受けた命令に基づいて、この選択を実施する
ためのものである。従って、読取器は、ＰＣカードにそ
のカードが作動する時のプロトコルを指示することによ
って、ＰＣカードと対話を開始する。困難なのは、その
カードが、プロトコルがどれであるかを知らずに、読取
器からの命令を理解しなければならないことである。
セスコンタクト、メモリＭＥＭ、同じ制御回路ＣＭＤが
あるが、複数の異なる変換回路ＣＮＶ１、ＣＮＶ２及び
ＣＮＶ３があり、それらの回路は、各々、従来技術の変
換回路の機能を果たすが、各々、異なるプロトコル用で
ある。また、チップ上には、特定の変換回路を選択する
ことができるプロトコル選択回路があり、その変換回路
を制御回路ＣＭＤに接続する。プロトコル選択回路は、
読取器から受けた命令に基づいて、この選択を実施する
ためのものである。従って、読取器は、ＰＣカードにそ
のカードが作動する時のプロトコルを指示することによ
って、ＰＣカードと対話を開始する。困難なのは、その
カードが、プロトコルがどれであるかを知らずに、読取
器からの命令を理解しなければならないことである。
【００１７】従って、本発明の特徴によると、プロトコ
ル選択回路は、主に、データを交換を続行するために後
段で使用されるプロトコルを決定することができる正確
な対話モードによって、読取器と一時的に通信すること
ができる補助変換回路ＣＮＶＡを備える。補助変換回路
は、使用される可能性がある全てのプロトコルで極めて
容易に生成することができる信号に応じて反応するとい
う特徴を有する。この実施例では、補助変換回路ＣＮＶ
Ａは、端子ＶＰＰ、ＶＣＣ、ＶＳＳに存在する電源電圧
を受け、また、端子ＣＬＫに出現する読取器からのクロ
ック信号を受ける。また、端子ＲＳＴに存在する信号を
受ける。 さらに、主に、情報を読取器に転送するため
の入力／出力端子Ｉ／Ｏに接続されている。ここに記載
した実施例では、これらの５つのコンタクトまたは端子
は、全てのプロトコルで同じ種類の信号を受け、プロト
コル選択段階中のみ使用できる単純化されたプロトコル
を一時的に設定することができる。
ル選択回路は、主に、データを交換を続行するために後
段で使用されるプロトコルを決定することができる正確
な対話モードによって、読取器と一時的に通信すること
ができる補助変換回路ＣＮＶＡを備える。補助変換回路
は、使用される可能性がある全てのプロトコルで極めて
容易に生成することができる信号に応じて反応するとい
う特徴を有する。この実施例では、補助変換回路ＣＮＶ
Ａは、端子ＶＰＰ、ＶＣＣ、ＶＳＳに存在する電源電圧
を受け、また、端子ＣＬＫに出現する読取器からのクロ
ック信号を受ける。また、端子ＲＳＴに存在する信号を
受ける。 さらに、主に、情報を読取器に転送するため
の入力／出力端子Ｉ／Ｏに接続されている。ここに記載
した実施例では、これらの５つのコンタクトまたは端子
は、全てのプロトコルで同じ種類の信号を受け、プロト
コル選択段階中のみ使用できる単純化されたプロトコル
を一時的に設定することができる。
【００１８】従って、補助変換回路は、少数の制御回路
ＣＭＤ用の検査または制御信号を生成するが、それは、
カードを読取器に導入する初期段階の間だけである。幾
つかの実際的な可能性が存在する。第１の可能性では、
プロトコル選択回路は、将来使用されるプロトコル識別
子をカード内に永久的に記録することなく、動作実行中
に使用されるプロトコルを指示することができる。これ
は、最も単純な解決法である。しかしながら、使用され
るプロトコル識別子がカード内に不揮発的に記録され、
カードが異なるプロトコルを有する読取器に導入されな
い限り記録が残る解決法が好ましい。カードが異なる型
の読取器に導入される時、プロトコルに関する情報は不
揮発的に変更される。このケースについて、以下に詳細
に記載する。
ＣＭＤ用の検査または制御信号を生成するが、それは、
カードを読取器に導入する初期段階の間だけである。幾
つかの実際的な可能性が存在する。第１の可能性では、
プロトコル選択回路は、将来使用されるプロトコル識別
子をカード内に永久的に記録することなく、動作実行中
に使用されるプロトコルを指示することができる。これ
は、最も単純な解決法である。しかしながら、使用され
るプロトコル識別子がカード内に不揮発的に記録され、
カードが異なるプロトコルを有する読取器に導入されな
い限り記録が残る解決法が好ましい。カードが異なる型
の読取器に導入される時、プロトコルに関する情報は不
揮発的に変更される。このケースについて、以下に詳細
に記載する。
【００１９】好ましくは、本発明によると、ＰＣカード
の場合、メモリの第１のアドレスは、使用されるプロト
コルを示すワードを記録するために使用される。単純な
実施例では、メモリワードは、各々、１ビットを有し、
メモリの連続したアドレスは連続したビットセルを示す
ものと考える。メモリの第１番目から３つのセルは、使
用されるプロトコルを指示するために使用される。例え
ば、プロトコル１を使用する予定の時、ビット１が第１
のアドレスに記憶されており、他の２つは０でなければ
ならない。第２のプロトコルを使用する時は、ビット１
は、第２のセルに入力され、他の２つは０である。ま
た、第３のプロトコルを使用する時は、第１のアドレス
のビットは１にならなければならず、第１及び第２のア
ドレスのビットは０である。
の場合、メモリの第１のアドレスは、使用されるプロト
コルを示すワードを記録するために使用される。単純な
実施例では、メモリワードは、各々、１ビットを有し、
メモリの連続したアドレスは連続したビットセルを示す
ものと考える。メモリの第１番目から３つのセルは、使
用されるプロトコルを指示するために使用される。例え
ば、プロトコル１を使用する予定の時、ビット１が第１
のアドレスに記憶されており、他の２つは０でなければ
ならない。第２のプロトコルを使用する時は、ビット１
は、第２のセルに入力され、他の２つは０である。ま
た、第３のプロトコルを使用する時は、第１のアドレス
のビットは１にならなければならず、第１及び第２のア
ドレスのビットは０である。
【００２０】第１番目から３つのメモリセルの状態は、
３つの双安定フリップフロップＬ１、Ｌ２、Ｌ３の状態
を決定するのに使用される。このフリップフロップＬ
１、Ｌ２、Ｌ３は、各々、変換回路ＣＮＶ１、ＣＮＶ
２、ＣＮＶ３の動作の開始または停止を制御する。正常
な動作では、これらの３つのフリップフロップの１つだ
けが変換回路を動作させる状態にあり、１つのプロトコ
ルだけが動作することができる。また、双安定フリップ
フロップＬ０によって、３つの変換回路ＣＮＶ１、ＣＮ
Ｖ２、ＣＮＶ３を停止させ、補助変換回路ＣＮＶＡを動
作させることができる。フリップフロップによる変換回
路の制御は、図面には、フリップフロップによって制御
され、各変換回路の出力を制御回路ＣＭＤに接続するト
ランジスタによって概略的に図示されている。フリップ
フロップＬ０による変換回路ＣＮＶ１、ＣＮＶ２、ＣＮ
Ｖ３の動作開始の防止は、各々、フリップフロップＬ１
〜Ｌ３と各変換回路ＣＮＶ１〜ＣＮＶ３の間に配置され
た論理ＡＮＤゲートＧ１〜Ｇ３によって示されている。
これらのＡＮＤゲートは全て、フリップフロップＬ０に
よって制御された入力と、フリップフロップＬ１〜Ｌ３
に接続された入力を有する。
３つの双安定フリップフロップＬ１、Ｌ２、Ｌ３の状態
を決定するのに使用される。このフリップフロップＬ
１、Ｌ２、Ｌ３は、各々、変換回路ＣＮＶ１、ＣＮＶ
２、ＣＮＶ３の動作の開始または停止を制御する。正常
な動作では、これらの３つのフリップフロップの１つだ
けが変換回路を動作させる状態にあり、１つのプロトコ
ルだけが動作することができる。また、双安定フリップ
フロップＬ０によって、３つの変換回路ＣＮＶ１、ＣＮ
Ｖ２、ＣＮＶ３を停止させ、補助変換回路ＣＮＶＡを動
作させることができる。フリップフロップによる変換回
路の制御は、図面には、フリップフロップによって制御
され、各変換回路の出力を制御回路ＣＭＤに接続するト
ランジスタによって概略的に図示されている。フリップ
フロップＬ０による変換回路ＣＮＶ１、ＣＮＶ２、ＣＮ
Ｖ３の動作開始の防止は、各々、フリップフロップＬ１
〜Ｌ３と各変換回路ＣＮＶ１〜ＣＮＶ３の間に配置され
た論理ＡＮＤゲートＧ１〜Ｇ３によって示されている。
これらのＡＮＤゲートは全て、フリップフロップＬ０に
よって制御された入力と、フリップフロップＬ１〜Ｌ３
に接続された入力を有する。
【００２１】メモリＭＥＭの内容に応じたフリップフロ
ップＬ１〜Ｌ３の位置決定は、各フリップフロップに、
メモリの第１番目から３つのビットの中から各ビットの
状態を転送することのできるゲートＧ４〜Ｇ６によって
実施される。これらのゲートは、デコーダＤＥＣの出力
線（第１番目からの３つのメモリの位置に対応する）に
よって開かれる。それらのゲートは、メモリの出力線で
読み出された状態のフリップフロップへの転送を許可す
る。補助変換回路ＣＮＶＡ、フリップフロップＬ０〜Ｌ
３及びそれに組み合わされた論理ゲートは、プロトコル
選択回路を形成する。特定の変換回路を動作開始させる
プロシージャは、次のように実施される。チップをアク
ティブにする時、アドレスカウンタＣＰＴの零初期化が
あり、それにより、デコーダＤＥＣによって第１のメモ
リセルを指示することができる。アクティブ化すなわち
印加する時、並行して、双安定フリップフロップＬ０
を、それが補助変換回路ＣＮＶＡを始動させ、他の全て
の変換回路の動作を停止させる状態にする。続く動作
は、補助変換回路ＣＮＶＡの制御下で実行される。
ップＬ１〜Ｌ３の位置決定は、各フリップフロップに、
メモリの第１番目から３つのビットの中から各ビットの
状態を転送することのできるゲートＧ４〜Ｇ６によって
実施される。これらのゲートは、デコーダＤＥＣの出力
線（第１番目からの３つのメモリの位置に対応する）に
よって開かれる。それらのゲートは、メモリの出力線で
読み出された状態のフリップフロップへの転送を許可す
る。補助変換回路ＣＮＶＡ、フリップフロップＬ０〜Ｌ
３及びそれに組み合わされた論理ゲートは、プロトコル
選択回路を形成する。特定の変換回路を動作開始させる
プロシージャは、次のように実施される。チップをアク
ティブにする時、アドレスカウンタＣＰＴの零初期化が
あり、それにより、デコーダＤＥＣによって第１のメモ
リセルを指示することができる。アクティブ化すなわち
印加する時、並行して、双安定フリップフロップＬ０
を、それが補助変換回路ＣＮＶＡを始動させ、他の全て
の変換回路の動作を停止させる状態にする。続く動作
は、補助変換回路ＣＮＶＡの制御下で実行される。
【００２２】第１番目から３つのメモリビットは、一連
の読出動作によって読み出されるが、その読出動作が一
度実行されるたびに、続いて、アドレスカウンタのイン
クリメントが行われる。読出段階中、フリップフロップ
Ｌ１、Ｌ２、Ｌ３は、各々それに対応する各メモリセル
に格納されたビットに対応する状態をとる（フリップフ
ロップＬ１は、第１のセルの状態であり、フリップフロ
ップＬ２は第２のセルの状態である）。従って、フリッ
プフロップの１つだけが、変換回路の１つの動作開始を
許可する状態に置かれる。例えば、フリップフロップＬ
２は、回路ＣＮＶ２の動作開始を許可する。
の読出動作によって読み出されるが、その読出動作が一
度実行されるたびに、続いて、アドレスカウンタのイン
クリメントが行われる。読出段階中、フリップフロップ
Ｌ１、Ｌ２、Ｌ３は、各々それに対応する各メモリセル
に格納されたビットに対応する状態をとる（フリップフ
ロップＬ１は、第１のセルの状態であり、フリップフロ
ップＬ２は第２のセルの状態である）。従って、フリッ
プフロップの１つだけが、変換回路の１つの動作開始を
許可する状態に置かれる。例えば、フリップフロップＬ
２は、回路ＣＮＶ２の動作開始を許可する。
【００２３】これが、所望のプロトコル、すなわち、読
取器のプロトコルに対応する時、読取器は、補助変換回
路ＣＮＶＱの動作を抑止し、フリップフロップＬ２によ
って許可された変換回路ＣＮＶ２を動作させるフリップ
フロップＬ０をスイッチングする信号を出力する。フリ
ップフロップＬ０をスイッチングする信号は、好ましく
は、論理レベル１のクロック信号ＣＬＫと論理レベル１
の信号ＲＳＴの組み合わせである。これらの２つの信号
を受けるＡＮＤゲートによって、このＬ０のスイッチン
グ制御を設定することができる。読取器の動作を制御す
るソフトウェア制御は、この動作を可能にするように設
計されていなければならないことに注目すべきである。
従って、ＳＬＥ4403またはＴＳ1301規格による読取器の
場合、ＲＥＳＥＴ命令は、ＲＳＴ＝１とＣＬＫ＝１の組
み合わせを供給するので、ＲＥＳＥＴ命令を供給するだ
けで十分である。しかしながら、ＴＳ1001規格による読
取器の場合、読取器は、フリップフロップＬ０をスイッ
チングするＲＳＴ＝１とＣＬＫ＝１の組み合わせを得る
ために、プログラミング命令を供給しなければならな
い。従って、そのプロトコル選択段階のために読取器で
使用されるソフトウェアは、この要求を考慮しなければ
ならない。
取器のプロトコルに対応する時、読取器は、補助変換回
路ＣＮＶＱの動作を抑止し、フリップフロップＬ２によ
って許可された変換回路ＣＮＶ２を動作させるフリップ
フロップＬ０をスイッチングする信号を出力する。フリ
ップフロップＬ０をスイッチングする信号は、好ましく
は、論理レベル１のクロック信号ＣＬＫと論理レベル１
の信号ＲＳＴの組み合わせである。これらの２つの信号
を受けるＡＮＤゲートによって、このＬ０のスイッチン
グ制御を設定することができる。読取器の動作を制御す
るソフトウェア制御は、この動作を可能にするように設
計されていなければならないことに注目すべきである。
従って、ＳＬＥ4403またはＴＳ1301規格による読取器の
場合、ＲＥＳＥＴ命令は、ＲＳＴ＝１とＣＬＫ＝１の組
み合わせを供給するので、ＲＥＳＥＴ命令を供給するだ
けで十分である。しかしながら、ＴＳ1001規格による読
取器の場合、読取器は、フリップフロップＬ０をスイッ
チングするＲＳＴ＝１とＣＬＫ＝１の組み合わせを得る
ために、プログラミング命令を供給しなければならな
い。従って、そのプロトコル選択段階のために読取器で
使用されるソフトウェアは、この要求を考慮しなければ
ならない。
【００２４】しかしながら、メモリの第１番目から３つ
のビットに格納されているプロトコル情報が満足できる
ものではない時、その情報を変化させなければならず、
従って、下記のプロシージャを使用する。メモリに既に
入力されたプロトコル情報を前もって読み出すことな
く、メモリ内にプロトコル情報を書き込むことができる
ので、前もって行われる読出段階は、必ずしも必要では
ないことが注目される。選択されたプロトコルに対応す
るプロトコルだけをプログラムするためには、メモリか
ら、第１番目から３つのビットを消去しなければならな
い。このため、消去命令及び次にプログラミング命令と
して、例えば、端子ＲＳＴが０の時、端子ＣＬＫ上の約
１ミリ秒を越える長いクロック信号の存在を使用する。
長いクロック信号の存在は、消去命令として解読され
る。連続した、すなわち、読出動作（短いクロック信
号）によって分離されていない２つの長いクロック信号
の存在は、消去命令とそれに続くプログラミング命令と
して解読される。
のビットに格納されているプロトコル情報が満足できる
ものではない時、その情報を変化させなければならず、
従って、下記のプロシージャを使用する。メモリに既に
入力されたプロトコル情報を前もって読み出すことな
く、メモリ内にプロトコル情報を書き込むことができる
ので、前もって行われる読出段階は、必ずしも必要では
ないことが注目される。選択されたプロトコルに対応す
るプロトコルだけをプログラムするためには、メモリか
ら、第１番目から３つのビットを消去しなければならな
い。このため、消去命令及び次にプログラミング命令と
して、例えば、端子ＲＳＴが０の時、端子ＣＬＫ上の約
１ミリ秒を越える長いクロック信号の存在を使用する。
長いクロック信号の存在は、消去命令として解読され
る。連続した、すなわち、読出動作（短いクロック信
号）によって分離されていない２つの長いクロック信号
の存在は、消去命令とそれに続くプログラミング命令と
して解読される。
【００２５】従って、例えば、第３番目のビットをプロ
グラムしなければならないことを許可して、以下のプロ
トコルを実行することができる。すなわち、読取器は、
第１番目のビット上に位置し、それを消去する。次に、
第２番目のビット上で、それを消去し、さらに、次に、
第３番目のビット上で、短いクロック信号によって分離
されていない２つの長いクロック信号によって、それを
消去し、プログラムする。この間、信号ＲＳＴは０であ
る。所望のプロトコルに対応するセル、例えば、第３番
目のメモリセルのプログラミングに続いて、そのセルに
対応するフリップフロップ（Ｌ３）は、所定の変換回路
（この場合、ＣＮＶ３）の動作開始を許可する状態にな
る。
グラムしなければならないことを許可して、以下のプロ
トコルを実行することができる。すなわち、読取器は、
第１番目のビット上に位置し、それを消去する。次に、
第２番目のビット上で、それを消去し、さらに、次に、
第３番目のビット上で、短いクロック信号によって分離
されていない２つの長いクロック信号によって、それを
消去し、プログラムする。この間、信号ＲＳＴは０であ
る。所望のプロトコルに対応するセル、例えば、第３番
目のメモリセルのプログラミングに続いて、そのセルに
対応するフリップフロップ（Ｌ３）は、所定の変換回路
（この場合、ＣＮＶ３）の動作開始を許可する状態にな
る。
【００２６】また、同時に、再初期化信号が端子ＲＳＴ
に入力され、短いクロック信号が端子ＣＬＫに入力さ
れ、フリップフロップＬ０をスイッチングする。このフ
リップフロップは、選択した変換回路の抑止を停止し、
また、補助回路ＣＮＶＡの動作を防止する。その時、読
取器は、通常のように、それがカードに付与した、それ
自体のプロトコルによって、カードとデータを交換する
ことができる。プロトコル数は、同じ型の読取器と一緒
にカードを後段で使用するため、そのカードが異なる型
の読取器に挿入されるまで、ＲＯＭ内に記録されてい
る。従って、読出動作のため、端子ＶＣＣ、ＶＰＰ、Ｖ
ＳＳ（給電端子）、クロック端子ＣＬＫ及び端子ＲＳＴ
とさらに、端子Ｉ／Ｏ上に存在する信号をプロトコル選
択のため一時的に使用した。
に入力され、短いクロック信号が端子ＣＬＫに入力さ
れ、フリップフロップＬ０をスイッチングする。このフ
リップフロップは、選択した変換回路の抑止を停止し、
また、補助回路ＣＮＶＡの動作を防止する。その時、読
取器は、通常のように、それがカードに付与した、それ
自体のプロトコルによって、カードとデータを交換する
ことができる。プロトコル数は、同じ型の読取器と一緒
にカードを後段で使用するため、そのカードが異なる型
の読取器に挿入されるまで、ＲＯＭ内に記録されてい
る。従って、読出動作のため、端子ＶＣＣ、ＶＰＰ、Ｖ
ＳＳ（給電端子）、クロック端子ＣＬＫ及び端子ＲＳＴ
とさらに、端子Ｉ／Ｏ上に存在する信号をプロトコル選
択のため一時的に使用した。
【００２７】ＣＮＶ１、ＣＮＶ２、ＣＮＶ３等の変換回
路の意味を示すために、図２に、ＴＳ1301規格に対応す
るプロトコルで制御回路ＣＭＤのための書込み命令ＷＲ
を設定する回路の部分を図示した。また、対応するタイ
ミングチャートを図示した。端子ＰＲＯＧに存在する信
号が、立ち上がりクロック面の時に状態１であるとする
と、端子ＣＬＫ上に、クロック信号の期間中に、書込み
命令が現れる。命令ＷＲは、入力Ｉ／Ｏの状態に応じ
て、書込みまたは消去を可能にする。
路の意味を示すために、図２に、ＴＳ1301規格に対応す
るプロトコルで制御回路ＣＭＤのための書込み命令ＷＲ
を設定する回路の部分を図示した。また、対応するタイ
ミングチャートを図示した。端子ＰＲＯＧに存在する信
号が、立ち上がりクロック面の時に状態１であるとする
と、端子ＣＬＫ上に、クロック信号の期間中に、書込み
命令が現れる。命令ＷＲは、入力Ｉ／Ｏの状態に応じ
て、書込みまたは消去を可能にする。
【００２８】また、図３には、例として、プロトコルＳ
ＬＥ4403用の対応する変換回路部分とそれに対応するタ
イミングチャートを図示した。クロック方形波パルスが
端子ＲＳＴ上の短いパルスに続くものとすると、書込み
命令ＷＲ（Ｉ／Ｏの状態に応じて、プロクラミングまた
は消去）は、クロック方形波パルスの期間中に、端子Ｃ
ＬＫ上に現れる。
ＬＥ4403用の対応する変換回路部分とそれに対応するタ
イミングチャートを図示した。クロック方形波パルスが
端子ＲＳＴ上の短いパルスに続くものとすると、書込み
命令ＷＲ（Ｉ／Ｏの状態に応じて、プロクラミングまた
は消去）は、クロック方形波パルスの期間中に、端子Ｃ
ＬＫ上に現れる。
【００２９】図４は、３つのプロトコルＴＳ1001、ＴＳ
1301またはＳＬＥ4403のいずれか１つによって動作する
読取器から生成される、端子ＣＬＫ上に現れる信号に基
づいて、読出、書込み及び消去信号を生成することがで
きる本発明による補助変換回路の主な部分を図示したも
のであく
1301またはＳＬＥ4403のいずれか１つによって動作する
読取器から生成される、端子ＣＬＫ上に現れる信号に基
づいて、読出、書込み及び消去信号を生成することがで
きる本発明による補助変換回路の主な部分を図示したも
のであく
【００３０】使用される単純化されたプロトコルは、下
記の通りである。すなわち、クロック信号が短い方形波
パルスの時、その信号は、そのパルスの立ち上がりでイ
ンクリメント動作を、立ち下がりで読出動作を決定す
る。クロック信号が長い方形波パルスの時、それは、書
込み動作を決定し、長い方形波パルスが１つだけの時は
消去動作、この種のパルスが２つの連続している時はプ
ログラミング動作を決定する。このため、補助変換回路
は、図４に図示したように構成される。単安定フリップ
フロップＤＴ１は、端子ＣＬＫに接続されており、クロ
ックＣＬＫの立ち上がりからの期間ｔ１の方形波パルス
を生成する。ＡＮＤゲートＧ７は、フリップフロップＤ
Ｔ１の出力とクロックＣＬＫの反転出力を受ける。クロ
ック信号の期間がｔ１より短い時だけ、読出命令ＲＤを
生成する（短い期間の方形波パルスの時だけ読出命
令）。ＡＮＤゲートＧ８は、ＣＬＫ上の信号とフリップ
フロップＤＴ１の反転出力を受ける。そのゲートは、ク
ロックがｔ１より短い期間の時は書込み命令である信号
Ｓ１を生成する。
記の通りである。すなわち、クロック信号が短い方形波
パルスの時、その信号は、そのパルスの立ち上がりでイ
ンクリメント動作を、立ち下がりで読出動作を決定す
る。クロック信号が長い方形波パルスの時、それは、書
込み動作を決定し、長い方形波パルスが１つだけの時は
消去動作、この種のパルスが２つの連続している時はプ
ログラミング動作を決定する。このため、補助変換回路
は、図４に図示したように構成される。単安定フリップ
フロップＤＴ１は、端子ＣＬＫに接続されており、クロ
ックＣＬＫの立ち上がりからの期間ｔ１の方形波パルス
を生成する。ＡＮＤゲートＧ７は、フリップフロップＤ
Ｔ１の出力とクロックＣＬＫの反転出力を受ける。クロ
ック信号の期間がｔ１より短い時だけ、読出命令ＲＤを
生成する（短い期間の方形波パルスの時だけ読出命
令）。ＡＮＤゲートＧ８は、ＣＬＫ上の信号とフリップ
フロップＤＴ１の反転出力を受ける。そのゲートは、ク
ロックがｔ１より短い期間の時は書込み命令である信号
Ｓ１を生成する。
【００３１】書込み命令Ｓ１は、下記のように、消去命
令ＥＲまたはプロクラミング命令ＷＲに変換される。フ
リップフロップＲＳ Ｂ１は、第１の入力に信号Ｓ１の
反転論理信号Ｓ１* を、第２の入力に読出信号ＲＤを受
ける。その出力Ｓ２は、Ｓ１* の立ち上がりの間、すな
わち、Ｓ１の立ち下がりの間、すなわち、長い方形波ク
ロックパルスの終りに、１になり、読出信号ＲＤの立ち
上がりによって０にならない限りそのままである。その
出力Ｓ２は、ＡＮＤゲートＧ９が開くのを許可し、それ
によって、信号Ｓ１を通過させることができる。Ｓ２の
反転論理信号Ｓ２* は、ＡＮＤゲートＧ10が開くのを許
可し、それによって、また、信号Ｓ１を通過させること
ができる。ゲートＧ９の出力は、プログラミング信号Ｗ
Ｒの形成に使用され、一方、ゲートＧ10の出力は消去信
号ＥＲの形成に使用される。これらの信号の期間は、Ｃ
ＬＫ上の長い方形波パルスの期間にほぼ等しく、それか
ら、単安定フリップフロップＤＴ１の期間ｔ１が演繹さ
れなければならない。
令ＥＲまたはプロクラミング命令ＷＲに変換される。フ
リップフロップＲＳ Ｂ１は、第１の入力に信号Ｓ１の
反転論理信号Ｓ１* を、第２の入力に読出信号ＲＤを受
ける。その出力Ｓ２は、Ｓ１* の立ち上がりの間、すな
わち、Ｓ１の立ち下がりの間、すなわち、長い方形波ク
ロックパルスの終りに、１になり、読出信号ＲＤの立ち
上がりによって０にならない限りそのままである。その
出力Ｓ２は、ＡＮＤゲートＧ９が開くのを許可し、それ
によって、信号Ｓ１を通過させることができる。Ｓ２の
反転論理信号Ｓ２* は、ＡＮＤゲートＧ10が開くのを許
可し、それによって、また、信号Ｓ１を通過させること
ができる。ゲートＧ９の出力は、プログラミング信号Ｗ
Ｒの形成に使用され、一方、ゲートＧ10の出力は消去信
号ＥＲの形成に使用される。これらの信号の期間は、Ｃ
ＬＫ上の長い方形波パルスの期間にほぼ等しく、それか
ら、単安定フリップフロップＤＴ１の期間ｔ１が演繹さ
れなければならない。
【００３２】動作は下記の通りである。クロック方形波
パルスが短い時、フリップフロップＲＳ Ｂ２の出力Ｓ
２は、０であり、ゲートＧ10は開いているが、通過する
信号Ｓ１は存在しない。長い方形波パルスが現れると、
信号Ｓ１が生成し、まだ開いているゲートＧ10を通過す
る。消去動作が実行される。ＣＬＫ上の長い方形波パル
スの終りに、フリップフロップＲＳは、状態を変化さ
せ、その出力Ｓ２がゲートＧ９を開く。
パルスが短い時、フリップフロップＲＳ Ｂ２の出力Ｓ
２は、０であり、ゲートＧ10は開いているが、通過する
信号Ｓ１は存在しない。長い方形波パルスが現れると、
信号Ｓ１が生成し、まだ開いているゲートＧ10を通過す
る。消去動作が実行される。ＣＬＫ上の長い方形波パル
スの終りに、フリップフロップＲＳは、状態を変化さ
せ、その出力Ｓ２がゲートＧ９を開く。
【００３３】次に、起こることとして、２つの可能性が
考えられる。１つは、さらに長い方形波パルスが送ら
れ、再度、信号Ｓ１が生成するが、この場合、その信号
Ｓ１は開いたゲートＧ９を通過して、従って、プログラ
ミング動作ＷＲを生成する。そうでない時は、短い方形
波クロックパルスが送られ（読出動作）、それは、フリ
ップフロップＲＳを初期段階（Ｓ１の出力０）に復元
し、従って、次の書込み動作は、消去動作でしかない。
考えられる。１つは、さらに長い方形波パルスが送ら
れ、再度、信号Ｓ１が生成するが、この場合、その信号
Ｓ１は開いたゲートＧ９を通過して、従って、プログラ
ミング動作ＷＲを生成する。そうでない時は、短い方形
波クロックパルスが送られ（読出動作）、それは、フリ
ップフロップＲＳを初期段階（Ｓ１の出力０）に復元
し、従って、次の書込み動作は、消去動作でしかない。
【００３４】また、別の単安定フリップフロップＤＴ２
は、クロック端子ＣＬＫに存在する信号を受け、クロッ
ク方形波パルスの立ち上がりからの方形波パルスを出力
する。そのフリップフロップの出力は、アドレスカウン
タＣＰＴのインクリメントを制御する信号ＩＮＣを構成
する。しかしながら、消去及びプログラミング動作は同
じビットに関係するので、この信号は、２つの連続した
長い方形波パルス間に現れてはいけない。図示していな
いが、付加の論理手段を使用して、消去に続くプログラ
ミングを示す長いクロック信号のためのインクリメント
命令を除去する。
は、クロック端子ＣＬＫに存在する信号を受け、クロッ
ク方形波パルスの立ち上がりからの方形波パルスを出力
する。そのフリップフロップの出力は、アドレスカウン
タＣＰＴのインクリメントを制御する信号ＩＮＣを構成
する。しかしながら、消去及びプログラミング動作は同
じビットに関係するので、この信号は、２つの連続した
長い方形波パルス間に現れてはいけない。図示していな
いが、付加の論理手段を使用して、消去に続くプログラ
ミングを示す長いクロック信号のためのインクリメント
命令を除去する。
【図面の簡単な説明】
【図１】本発明の実行を示す全体的な回路図。
【図２】図１の変換回路の一部分の例と対応するタイミ
ングチャート。
ングチャート。
【図３】図１の変換回路の一部分の例と対応するタイミ
ングチャート。
ングチャート。
【図４】本発明による補助変換回路の１実施例。
【図５】図４に対応するタイミングチャート。
ＭＥＭ メモリ ＣＭＤ メモリ用論理制御回路 ＣＰＴ アドレスカウンタ ＤＥＣ アドレスデコーダ ＣＮＶ１、ＣＮＶ２、ＣＮＶ３ 変換回路 ＣＮＶＡ 補助変換回路 Ｌ１、Ｌ２、Ｌ３ 双安定フリップフロップ Ｌ０ 補助フリップフロップ Ｇ１〜Ｇ８ ＡＮＤゲート ＤＴ１、ＤＴ２ 単安定フリップフロップ
Claims (7)
- 【請求項１】複数の異なる通信プロトコルによってカー
ド読取器と通信することができるＰＣカードであって、 各々が、所定のプロトコルによって上記読取器から受け
た電気信号を、上記カードによって実行可能な命令に変
換することができ、各々が異なる通信プロトコルに対応
する複数の変換回路（ＣＮＶ１、ＣＮＶ２、ＣＮＶ３）
と、 上記変換回路の１つの選択に使用され、全てのプロトコ
ルで生成できる電気信号から形成される、該カードによ
って実行可能な特定の命令を形成することのできる補助
変換回路（ＣＮＶＡ）を含む、プロトコル選択回路（Ｃ
ＮＶＡ、Ｌ０、Ｌ１、Ｌ２、Ｌ３、Ｇ１〜Ｇ６）と、を
備えるカード。 - 【請求項２】上記補助変換回路（ＣＮＶＡ）は、上記カ
ードによって使用できる全プロトコルに共通な信号を該
カードによって実行できる命令に変換することができる
ことを特徴とする請求項１に記載のカード。 - 【請求項３】クロックコンタクトＣＬＫ、データ入出力
コンタクトＩ／Ｏ及び第３のコンタクトＲＳＴを含む５
〜８個のコンタクトを備え、上記補助変換回路は、プロ
トコル選択命令を生成するために、主に、コンタクトＣ
ＬＫ及びＲＳＴ上に存在する信号を使用することを特徴
とする請求項１に記載のカード。 - 【請求項４】上記補助変換回路は、上記クロックコンタ
クトＣＬＫに現れる方形波パルスの持続期間によって異
なる命令（ＷＲ、ＥＲ、ＲＤ）を出力することを特徴と
する請求項３に記載のカード。 - 【請求項５】読出、書込み、インクリメントまたは再初
期化命令によって制御されるメモリ（ＭＥＭ）を備え、
そのメモリは、プロトコル選択段階中で、使用すべきプ
ロトコルの識別子を記録するために使用され、その記録
された識別子は、上記識別されたプロトコルに対応する
変換回路の１つを選択するために、後の段階で使用され
ることを特徴とする請求項１に記載のカード。 - 【請求項６】上記補助変換回路は、上記コンタクトＣＬ
Ｋ及びＲＳＴ上に存在する信号からプログラミング、消
去及びインクリメント命令を出力することができること
を特徴とする請求項５に記載のカード。 - 【請求項７】消去命令は、長いクロック信号の存在によ
って生成され、プログラミング命令は、その間に短いク
ロック信号が挟まることなく、第１の信号にすぐに続く
第２の長いクロック信号の存在によって生成されること
を特徴とする請求項６に記載のカード。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9201001 | 1992-01-30 | ||
| FR9201001A FR2686998B1 (fr) | 1992-01-30 | 1992-01-30 | Carte a puce a plusieurs protocoles de communication. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0620119A true JPH0620119A (ja) | 1994-01-28 |
| JP3234331B2 JP3234331B2 (ja) | 2001-12-04 |
Family
ID=9426145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03612393A Expired - Lifetime JP3234331B2 (ja) | 1992-01-30 | 1993-02-01 | 複数の通信プロトコルを備えるｐｃカード |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5420412A (ja) |
| EP (1) | EP0554164B1 (ja) |
| JP (1) | JP3234331B2 (ja) |
| DE (1) | DE69308336T2 (ja) |
| ES (1) | ES2098688T3 (ja) |
| FR (1) | FR2686998B1 (ja) |
| SG (1) | SG48082A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100545457B1 (ko) * | 1997-06-04 | 2006-04-12 | 소니 가부시끼 가이샤 | 외부기억장치 |
| JP2006127612A (ja) * | 2004-10-27 | 2006-05-18 | Sony Corp | メモリー装置 |
| JP2007249995A (ja) * | 1998-03-02 | 2007-09-27 | Lexar Media Inc | 改良したコンパクトフラッシュメモリーカードとインターフェース |
Families Citing this family (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9214308D0 (en) * | 1992-07-06 | 1992-08-19 | Plessey Semiconductors Ltd | A data communication system |
| JP3421378B2 (ja) * | 1993-03-23 | 2003-06-30 | 株式会社東芝 | 伝送制御方式 |
| JP3568970B2 (ja) * | 1993-04-12 | 2004-09-22 | 株式会社東芝 | Ｉｃカード発行装置 |
| DE59406992D1 (de) * | 1993-05-10 | 1998-11-05 | Siemens Ag | Verfahren und Schaltungsanordnung zum Entwerten einer Debit-Karte |
| US5640517A (en) * | 1993-06-22 | 1997-06-17 | Dell Usa, L.P. | Method and apparatus for masters to command a slave whether to transfer data in a sequential or non-sequential burst order |
| JP2683489B2 (ja) * | 1993-08-11 | 1997-11-26 | インターナショナル・ビジネス・マシーンズ・コーポレイション | データ転送制御装置 |
| FR2718546B1 (fr) * | 1994-04-08 | 1996-05-31 | Luc Lebeau | Dispositif de liaison informatique entre appareils avec systèmes de communication hétérogènes, clef relative à un tel dispositif. |
| GB9422803D0 (en) * | 1994-11-11 | 1995-01-04 | At & T Global Inf Solution | A card reader |
| JP3522882B2 (ja) * | 1995-03-22 | 2004-04-26 | 株式会社東芝 | プロトコル切換方法 |
| US5679945A (en) | 1995-03-31 | 1997-10-21 | Cybermark, L.L.C. | Intelligent card reader having emulation features |
| JPH08315090A (ja) * | 1995-05-23 | 1996-11-29 | Toshiba Corp | Ｉｃカードリーダライタおよびデータ伝送方法 |
| JPH0916735A (ja) * | 1995-06-26 | 1997-01-17 | Mitsubishi Electric Corp | Ｐｃカード |
| US5867669A (en) * | 1995-07-03 | 1999-02-02 | General Electric Company | Apparatus and method for upgrading communication functions |
| GB2305074A (en) * | 1995-08-31 | 1997-03-26 | Id Systems Ltd | Apparatus for Remotely Reading Data Storage Devices |
| FR2739737B1 (fr) * | 1995-10-09 | 1997-11-21 | Inside Technologies | Perfectionnements aux cartes a memoire |
| FR2739706B1 (fr) * | 1995-10-09 | 1997-11-21 | Inside Technologies | Perfectionnements aux cartes a memoire |
| AT405337B (de) * | 1995-11-08 | 1999-07-26 | Siemens Ag Oesterreich | Einrichtung zum überprüfen von sicherheitsrelevanten daten einer chipkarte |
| US5758099A (en) * | 1996-05-29 | 1998-05-26 | International Business Machines Corporation | Plug and play protocol for bus adapter card |
| US5844218A (en) * | 1996-07-16 | 1998-12-01 | Transaction Technology, Inc. | Method and system for using an application programmable smart card for financial transactions in multiple countries |
| US5931933A (en) * | 1997-06-16 | 1999-08-03 | International Business Machines Corporation | Apparatus and method for communication and translation for selected one of a variety of data bus formats |
| US6564995B1 (en) * | 1997-09-19 | 2003-05-20 | Schlumberger Malco, Inc. | Smart card application-selection |
| FR2774195A1 (fr) * | 1998-01-27 | 1999-07-30 | Gemplus Card Int | Carte a microprocesseur comportant un circuit de communication cable |
| FR2783336B1 (fr) * | 1998-09-11 | 2001-10-12 | Schlumberger Ind Sa | Procede de transmission de donnees et carte pour une telle transmission |
| FR2783624B1 (fr) * | 1998-09-21 | 2000-12-15 | Cit Alcatel | Carte a puce permettant d'acceder a une application distante, terminal et systeme de communication associes et procede pour acceder a l'application distante au moyen de cette carte a puce |
| US6168077B1 (en) | 1998-10-21 | 2001-01-02 | Litronic, Inc. | Apparatus and method of providing a dual mode card and reader |
| US6901457B1 (en) * | 1998-11-04 | 2005-05-31 | Sandisk Corporation | Multiple mode communications system |
| US6748541B1 (en) | 1999-10-05 | 2004-06-08 | Aladdin Knowledge Systems, Ltd. | User-computer interaction method for use by a population of flexibly connectable computer systems |
| CN1262485A (zh) | 1998-11-10 | 2000-08-09 | 阿拉丁知识系统有限公司 | 由可灵活连接计算机系统群体使用的用户－计算机交互方法 |
| EP1001329B1 (en) * | 1998-11-10 | 2007-04-18 | Aladdin Knowledge Systems Ltd. | A user-computer interaction method for use by flexibly connectable computer systems |
| US6434648B1 (en) | 1998-12-10 | 2002-08-13 | Smart Modular Technologies, Inc. | PCMCIA compatible memory card with serial communication interface |
| WO2000045328A1 (en) * | 1999-01-26 | 2000-08-03 | Koninklijke Philips Electronics N.V. | Data carrier provided with at least two decoding stages |
| US6148354A (en) | 1999-04-05 | 2000-11-14 | M-Systems Flash Disk Pioneers Ltd. | Architecture for a universal serial bus-based PC flash disk |
| US6577229B1 (en) * | 1999-06-10 | 2003-06-10 | Cubic Corporation | Multiple protocol smart card communication device |
| US7393247B1 (en) | 2005-03-08 | 2008-07-01 | Super Talent Electronics, Inc. | Architectures for external SATA-based flash memory devices |
| US7021971B2 (en) | 2003-09-11 | 2006-04-04 | Super Talent Electronics, Inc. | Dual-personality extended-USB plug and receptacle with PCI-Express or Serial-At-Attachment extensions |
| US7836236B2 (en) | 2004-02-12 | 2010-11-16 | Super Talent Electronics, Inc. | Extended secure-digital (SD) devices and hosts |
| US8625270B2 (en) | 1999-08-04 | 2014-01-07 | Super Talent Technology, Corp. | USB flash drive with deploying and retracting functionalities using retractable cover/cap |
| US8102662B2 (en) * | 2007-07-05 | 2012-01-24 | Super Talent Electronics, Inc. | USB package with bistable sliding mechanism |
| FR2804816B1 (fr) * | 2000-02-03 | 2003-10-31 | Gemplus Card Int | Transport d'unites de protocole d'objet electronique portable par protocole pour peripheriques de micro- ordinateur |
| US6952751B1 (en) * | 2000-04-07 | 2005-10-04 | Advanced Micro Devices, Inc. | Method and apparatus for extending legacy computer systems |
| SE0002981D0 (sv) * | 2000-08-22 | 2000-08-22 | Mobile Notifier Ab | Anordning för fjärrförmedling av larm |
| US20020095588A1 (en) * | 2001-01-12 | 2002-07-18 | Satoshi Shigematsu | Authentication token and authentication system |
| DE10107373A1 (de) * | 2001-02-16 | 2002-08-29 | Infineon Technologies Ag | Sicherheitsmodul mit flüchtigem Speicher zur Speicherung eines Algorithmuscodes |
| US7318112B2 (en) * | 2001-10-11 | 2008-01-08 | Texas Instruments Incorporated | Universal interface simulating multiple interface protocols |
| US6843423B2 (en) | 2003-03-13 | 2005-01-18 | Stmicroelectronics, Inc. | Smart card that can be configured for debugging and software development using secondary communication port |
| US6854984B1 (en) * | 2003-09-11 | 2005-02-15 | Super Talent Electronics, Inc. | Slim USB connector with spring-engaging depressions, stabilizing dividers and wider end rails for flash-memory drive |
| CN100359856C (zh) * | 2003-12-26 | 2008-01-02 | 劲永国际股份有限公司 | 一种数据传输接口与串列总线接口装置 |
| US7104807B1 (en) | 2004-07-09 | 2006-09-12 | Super Talent Electronics, Inc. | Apparatus for an improved peripheral electronic interconnect device |
| GB2418036B (en) * | 2004-09-08 | 2007-10-31 | Advanced Risc Mach Ltd | Communication transaction control between independent domains of an integrated circuit |
| EP1727050B1 (en) * | 2005-05-27 | 2008-07-23 | STMicroelectronics S.r.l. | A method for embedded protocol selection, for instance in flash interfaces, related interface and computer program product |
| US20090190277A1 (en) * | 2007-09-28 | 2009-07-30 | Super Talent Electronics, Inc. | ESD Protection For USB Memory Devices |
| US7789680B2 (en) * | 2007-07-05 | 2010-09-07 | Super Talent Electronics, Inc. | USB device with connected cap |
| US10102176B2 (en) * | 2015-02-06 | 2018-10-16 | Apple Inc. | Methods and apparatus for rapid switching of hardware configurations with a speed limited bus |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4653047A (en) * | 1985-02-25 | 1987-03-24 | Itt Corporation | Communication subsystem |
| US4677611A (en) * | 1985-02-25 | 1987-06-30 | Itt Corporation | Apparatus and method for executing communication protocol conversions |
| JPH0734215B2 (ja) * | 1985-02-27 | 1995-04-12 | 株式会社日立製作所 | Ｉｃカ−ド |
| JPH0626361B2 (ja) * | 1985-11-30 | 1994-04-06 | 株式会社東芝 | 通信アダプタ |
| US4807282A (en) * | 1985-12-30 | 1989-02-21 | International Business Machines Corp. | Programmable P/C compatible communications card |
| JPS62281642A (ja) * | 1986-05-30 | 1987-12-07 | Toshiba Corp | プロトコル変換装置 |
| JPS63250726A (ja) * | 1987-04-07 | 1988-10-18 | Hitachi Maxell Ltd | リ−ダライタ |
| JPH01117550A (ja) * | 1987-10-30 | 1989-05-10 | Nec Corp | サービスアクセス方式 |
| US4878058A (en) * | 1988-06-14 | 1989-10-31 | National Semiconductor Corporation | Multi-protocol data conversion |
| US4979169A (en) * | 1989-02-14 | 1990-12-18 | Data General Corporation | Method and apparatus for performing format conversion between bit streams |
| JP2930258B2 (ja) * | 1991-04-22 | 1999-08-03 | 株式会社東芝 | 携帯可能電子装置 |
| JP3077911B2 (ja) * | 1991-04-22 | 2000-08-21 | 株式会社東芝 | 携帯可能電子装置 |
| JPH0512499A (ja) * | 1991-07-05 | 1993-01-22 | Mitsubishi Electric Corp | Ｉｃカードシステム |
| US5239542A (en) * | 1991-08-23 | 1993-08-24 | Redcom Laboratories, Inc. | Time division multiplex switching system for interconnecting telephone circuits which operate in accordance with different signalling systems and call formats |
-
1992
- 1992-01-30 FR FR9201001A patent/FR2686998B1/fr not_active Expired - Lifetime
-
1993
- 1993-01-25 US US08/008,517 patent/US5420412A/en not_active Expired - Lifetime
- 1993-01-26 DE DE69308336T patent/DE69308336T2/de not_active Expired - Lifetime
- 1993-01-26 SG SG1996006916A patent/SG48082A1/en unknown
- 1993-01-26 EP EP93400187A patent/EP0554164B1/fr not_active Expired - Lifetime
- 1993-01-26 ES ES93400187T patent/ES2098688T3/es not_active Expired - Lifetime
- 1993-02-01 JP JP03612393A patent/JP3234331B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100545457B1 (ko) * | 1997-06-04 | 2006-04-12 | 소니 가부시끼 가이샤 | 외부기억장치 |
| JP2007249995A (ja) * | 1998-03-02 | 2007-09-27 | Lexar Media Inc | 改良したコンパクトフラッシュメモリーカードとインターフェース |
| JP4644694B2 (ja) * | 1998-03-02 | 2011-03-02 | レクサー・メディア・インコーポレイテッド | 改良したコンパクトフラッシュメモリーカードとインターフェース |
| JP2006127612A (ja) * | 2004-10-27 | 2006-05-18 | Sony Corp | メモリー装置 |
| JP4543880B2 (ja) * | 2004-10-27 | 2010-09-15 | ソニー株式会社 | メモリー装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| SG48082A1 (en) | 1998-04-17 |
| EP0554164B1 (fr) | 1997-03-05 |
| FR2686998A1 (fr) | 1993-08-06 |
| US5420412A (en) | 1995-05-30 |
| EP0554164A1 (fr) | 1993-08-04 |
| DE69308336D1 (de) | 1997-04-10 |
| ES2098688T3 (es) | 1997-05-01 |
| DE69308336T2 (de) | 1997-06-12 |
| JP3234331B2 (ja) | 2001-12-04 |
| FR2686998B1 (fr) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3234331B2 (ja) | 複数の通信プロトコルを備えるｐｃカード | |
| TW459232B (en) | Nonvolatile memory device | |
| US5297029A (en) | Semiconductor memory device | |
| JP2807203B2 (ja) | 電気的にプログラム可能なメモリ及びメモリへのデータ書き込み方法 | |
| KR890004999B1 (ko) | 프로그램 가능 판독 전용 메모리장치 및 그를 이용한 메모리시스템 | |
| US5767504A (en) | Smart card with plurality of zones for verification and validation | |
| US4853526A (en) | Data carrier arrangement having an integrated circuit | |
| US5473564A (en) | Memory card having an integrated circuit for the secure counting down of units | |
| US8423701B2 (en) | Flash memory device with a low pin count (LPC) communication interface | |
| JP2684606B2 (ja) | モノリシック集積可能な電子回路を有する販売カードの減価方法 | |
| US5881002A (en) | Nonvolatile memory control circuit | |
| JP3157932B2 (ja) | Ｉｃカード用インターフェース回路 | |
| KR0142033B1 (ko) | 마이크로 컴퓨터 | |
| JPH05233901A (ja) | Ｉｃカード、ｉｃカード搭載用メモリｉｃ及びｉｃカードのメモリ容量の確認方法 | |
| US5517460A (en) | Semiconductor integrated circuit and IC card using the same | |
| CN101345078B (zh) | 闪存的丛发装置 | |
| US5880992A (en) | Electrically erasable and programmable read only memory | |
| JPS59207490A (ja) | 不揮発性メモリの作動方法および装置 | |
| JPH05217361A (ja) | メモリカード | |
| US5991207A (en) | Circuit configuration having a number of electronic circuit components | |
| EP0215455B1 (en) | Write circuit for an erasable programmable read only memory device of a microcomputer | |
| US6212105B1 (en) | Method for recording a binary word by means of electrically erasable and programmable type memory cells | |
| US5566109A (en) | EEPROM, write control method for EEPROM, and IC card | |
| JPH06282995A (ja) | 電気的にプログラム可能なメモリを均一にプログラムする方法と該方法を実行するメモリ | |
| US6286086B1 (en) | Data protection method for a semiconductor memory and corresponding protected memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010814 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070921 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 12 |