JPH06197120A - セル多重化回路 - Google Patents
セル多重化回路Info
- Publication number
- JPH06197120A JPH06197120A JP34491992A JP34491992A JPH06197120A JP H06197120 A JPH06197120 A JP H06197120A JP 34491992 A JP34491992 A JP 34491992A JP 34491992 A JP34491992 A JP 34491992A JP H06197120 A JPH06197120 A JP H06197120A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- multiplexing
- cells
- accumulating
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 少ないハード量で、バッファのセルを効率良
く接続するセル多重化回路を提供する。 【構成】 入力回線２１１〜２１ｎから入力したセル
は、各入力回線に対応したセルバッファ１１１〜１１ｎ
に蓄積される。各セルバッファ１１１〜１１ｎでは、セ
ルバッファに蓄積されているセル数を多重制御手段１３
に内部配線２４ｘを用いて転送する。多重制御手段１３
は申告された各バッファの蓄積セル数をサーチし、最も
蓄積セル数の多いバッファに送信許可を与える。この結
果、各セルバッファの蓄積セル数、つまりキュー長は平
均化される。
く接続するセル多重化回路を提供する。 【構成】 入力回線２１１〜２１ｎから入力したセル
は、各入力回線に対応したセルバッファ１１１〜１１ｎ
に蓄積される。各セルバッファ１１１〜１１ｎでは、セ
ルバッファに蓄積されているセル数を多重制御手段１３
に内部配線２４ｘを用いて転送する。多重制御手段１３
は申告された各バッファの蓄積セル数をサーチし、最も
蓄積セル数の多いバッファに送信許可を与える。この結
果、各セルバッファの蓄積セル数、つまりキュー長は平
均化される。
Description
【０００１】
【産業上の利用分野】この発明は、具体的には通信装
置、交換装置、ＬＡＮ、コンピュータ間インタコネクシ
ョンに用いられるＡＴＭセルのセル多重化回路に関す
る。
置、交換装置、ＬＡＮ、コンピュータ間インタコネクシ
ョンに用いられるＡＴＭセルのセル多重化回路に関す
る。
【０００２】
【従来の技術】ＡＴＭ装置で用いるセル多重化回路は、
複数の入回線から非同期に入力するセルを１本あるいは
複数の出回線にＡＴＭ多重する装置である。このような
セル多重化装置では、出回線への多重において、入力回
線から非同期に入力するセルが他の入回線からの入力セ
ルとの競合により廃棄されないようにするため、各入回
線毎にセルバッファを有し、各入回線からの入力セルを
セルバッファに一時蓄積するようになっている。セル多
重回路では、これら複数のセルバッファからセルの読み
だしを行い、出回線にセルを接続する。
複数の入回線から非同期に入力するセルを１本あるいは
複数の出回線にＡＴＭ多重する装置である。このような
セル多重化装置では、出回線への多重において、入力回
線から非同期に入力するセルが他の入回線からの入力セ
ルとの競合により廃棄されないようにするため、各入回
線毎にセルバッファを有し、各入回線からの入力セルを
セルバッファに一時蓄積するようになっている。セル多
重回路では、これら複数のセルバッファからセルの読み
だしを行い、出回線にセルを接続する。
【０００３】図１２に従来のセル多重回路の構成例を示
す。図において、符号２１ｘ（ｘ＝１〜ｎ）は入力回
線、２２は出力回線、１１ｘ（ｘ＝１〜ｎ）は各入力回
線に対応したセルバッファ、１２はセル多重手段、１３
は多重制御手段、２３ｘ（ｘ＝１〜ｎ）、２４ｘ（ｘ＝
１〜ｎ）は内部配線である。セルバッファ１１１〜１１
ｎは、各々のバッファにセルが存在する場合に、多重要
求信号を多重制御回路１３に内部配線２４ｘを通して通
知する。多重制御手段１３は、予め決められた順番で各
セルバッファの要求信号をポーリングし、接続要求を発
生させたセルバッファの先頭セルを出回線に接続する。
例えば、前回、セルバッファ１１１のセルを接続した場
合には、次に、セルバッファ１１２以降で最初にセルを
蓄積し、接続要求を発生させているセルバッファを出回
線に接続するという動作を繰り返す。この動作により複
数のセルバッファからのセルを多重化し、出力すること
ができる。
す。図において、符号２１ｘ（ｘ＝１〜ｎ）は入力回
線、２２は出力回線、１１ｘ（ｘ＝１〜ｎ）は各入力回
線に対応したセルバッファ、１２はセル多重手段、１３
は多重制御手段、２３ｘ（ｘ＝１〜ｎ）、２４ｘ（ｘ＝
１〜ｎ）は内部配線である。セルバッファ１１１〜１１
ｎは、各々のバッファにセルが存在する場合に、多重要
求信号を多重制御回路１３に内部配線２４ｘを通して通
知する。多重制御手段１３は、予め決められた順番で各
セルバッファの要求信号をポーリングし、接続要求を発
生させたセルバッファの先頭セルを出回線に接続する。
例えば、前回、セルバッファ１１１のセルを接続した場
合には、次に、セルバッファ１１２以降で最初にセルを
蓄積し、接続要求を発生させているセルバッファを出回
線に接続するという動作を繰り返す。この動作により複
数のセルバッファからのセルを多重化し、出力すること
ができる。
【０００４】
【発明が解決しようとする課題】ところで、上述した従
来のセル多重化回路は、出回線多重時のセル衝突による
セル廃棄を避けてセル多重を実現している。しかしなが
ら、従来の方法では、複数の入力に平均的にセルが到着
する場合には問題がないが、特定の入力回線に入力が偏
ったようなトラヒック条件の場合においては、該当する
バッファにセル廃棄を抑えるための大規模なメモリを用
意する必要がある。したがって、任意のトラヒックにお
いて、十分に低いセル廃棄率を保証するためには、セル
多重回路は非常に大きなバッファ量を持つ必要があっ
た。
来のセル多重化回路は、出回線多重時のセル衝突による
セル廃棄を避けてセル多重を実現している。しかしなが
ら、従来の方法では、複数の入力に平均的にセルが到着
する場合には問題がないが、特定の入力回線に入力が偏
ったようなトラヒック条件の場合においては、該当する
バッファにセル廃棄を抑えるための大規模なメモリを用
意する必要がある。したがって、任意のトラヒックにお
いて、十分に低いセル廃棄率を保証するためには、セル
多重回路は非常に大きなバッファ量を持つ必要があっ
た。
【０００５】この発明は上述した事情に鑑みてなされた
もので、入力回線からの到着セルが特定の入力回線に偏
るようなトラヒック条件において、バッファに必要なセ
ル蓄積容量を大幅に増加させることなく、セルを効率良
く接続でき、トラヒックが集中する特定のセルバッファ
からの読みだし回数を増し、セルバッファに蓄積される
セルの異常な増加を抑えることができ、さらに、セルバ
ッファに必要なバッファ量を抑え少ないハード量で実現
することができるセル多重化回路を提供することを目的
としている。
もので、入力回線からの到着セルが特定の入力回線に偏
るようなトラヒック条件において、バッファに必要なセ
ル蓄積容量を大幅に増加させることなく、セルを効率良
く接続でき、トラヒックが集中する特定のセルバッファ
からの読みだし回数を増し、セルバッファに蓄積される
セルの異常な増加を抑えることができ、さらに、セルバ
ッファに必要なバッファ量を抑え少ないハード量で実現
することができるセル多重化回路を提供することを目的
としている。
【０００６】
【課題を解決するための手段】上述した問題点を解決す
るために、請求項１記載の発明では、複数の入回線を有
し、該入回線から入力するセルを各回線毎に一時蓄積す
るセル蓄積手段と、前記セル蓄積手段に蓄積されたセル
を１本あるいは複数本の出回線に多重して出力するセル
多重手段と、前記セル多重手段における前記セル蓄積手
段からのセルの読みだし順位を制御する多重制御手段と
を有するセル多重化回路において、前記多重制御手段
は、前記セル蓄積手段に蓄積されたセルを出回線に多重
する順位として、前記セル蓄積手段に蓄積されたセル数
を参照し、最も蓄積セル数の多い前記セル蓄積手段のセ
ルを優先して出回線に接続することを特徴とする。
るために、請求項１記載の発明では、複数の入回線を有
し、該入回線から入力するセルを各回線毎に一時蓄積す
るセル蓄積手段と、前記セル蓄積手段に蓄積されたセル
を１本あるいは複数本の出回線に多重して出力するセル
多重手段と、前記セル多重手段における前記セル蓄積手
段からのセルの読みだし順位を制御する多重制御手段と
を有するセル多重化回路において、前記多重制御手段
は、前記セル蓄積手段に蓄積されたセルを出回線に多重
する順位として、前記セル蓄積手段に蓄積されたセル数
を参照し、最も蓄積セル数の多い前記セル蓄積手段のセ
ルを優先して出回線に接続することを特徴とする。
【０００７】請求項２記載の発明では、複数の入回線を
有し、該入回線から入力するセルを各回線毎に一時蓄積
するセル蓄積手段と、前記セル蓄積手段に蓄積されたセ
ルを１本あるいは複数本の出回線に多重して出力するセ
ル多重手段と、前記セル多重手段における前記セル蓄積
手段からのセルの読みだし順位を制御する多重制御手段
とを有するセル多重化回路において、前記入回線の各々
に到着する入力セルに対して、到着時間を計数し、かつ
蓄積する計数手段を有し、前記多重制御手段は、前記セ
ル蓄積手段に蓄積されたセルを出回線に多重する順位と
して、前記セル蓄積手段において、該セル蓄積手段の先
頭に位置するセルの前記到着時間を参照し、最も到着時
間の早いセルを蓄積しているセル蓄積手段を優先的に出
回線に接続することを特徴とする。
有し、該入回線から入力するセルを各回線毎に一時蓄積
するセル蓄積手段と、前記セル蓄積手段に蓄積されたセ
ルを１本あるいは複数本の出回線に多重して出力するセ
ル多重手段と、前記セル多重手段における前記セル蓄積
手段からのセルの読みだし順位を制御する多重制御手段
とを有するセル多重化回路において、前記入回線の各々
に到着する入力セルに対して、到着時間を計数し、かつ
蓄積する計数手段を有し、前記多重制御手段は、前記セ
ル蓄積手段に蓄積されたセルを出回線に多重する順位と
して、前記セル蓄積手段において、該セル蓄積手段の先
頭に位置するセルの前記到着時間を参照し、最も到着時
間の早いセルを蓄積しているセル蓄積手段を優先的に出
回線に接続することを特徴とする。
【０００８】請求項３記載の発明では、複数の入回線を
有し、該入回線から入力するセルを各回線毎に一時蓄積
するセル蓄積手段と、前記セル蓄積手段に蓄積されたセ
ルを１本あるいは複数本の出回線に多重して出力するセ
ル多重手段と、前記セル多重手段における前記セル蓄積
手段からのセルの読みだし順位を制御する多重制御手段
とを有するセル多重化回路において、前記セル蓄積手段
は、蓄積されるセル数に対して、予め少なくとも１つの
蓄積セル数のしきい値を設定する設定手段と、前記しき
い値を越えるセルを蓄積している場合に、しきい値越え
を示す信号を生成し、前記多重制御手段に接続要求する
接続要求手段を有し、前記多重制御手段は、前記セル蓄
積手段に蓄積されたセルを出回線に多重する順位とし
て、前記セル蓄積手段より発生される前記しきい値越え
信号に基づいて、該しきい値越え信号を発生するセル蓄
積手段のセルを優先的に出回線に接続することを特徴と
する。
有し、該入回線から入力するセルを各回線毎に一時蓄積
するセル蓄積手段と、前記セル蓄積手段に蓄積されたセ
ルを１本あるいは複数本の出回線に多重して出力するセ
ル多重手段と、前記セル多重手段における前記セル蓄積
手段からのセルの読みだし順位を制御する多重制御手段
とを有するセル多重化回路において、前記セル蓄積手段
は、蓄積されるセル数に対して、予め少なくとも１つの
蓄積セル数のしきい値を設定する設定手段と、前記しき
い値を越えるセルを蓄積している場合に、しきい値越え
を示す信号を生成し、前記多重制御手段に接続要求する
接続要求手段を有し、前記多重制御手段は、前記セル蓄
積手段に蓄積されたセルを出回線に多重する順位とし
て、前記セル蓄積手段より発生される前記しきい値越え
信号に基づいて、該しきい値越え信号を発生するセル蓄
積手段のセルを優先的に出回線に接続することを特徴と
する。
【０００９】請求項４記載の発明では、複数の入回線を
有し、該入回線から入力するセルを各回線毎に一時蓄積
するセル蓄積手段と、前記セル蓄積手段に蓄積されたセ
ルを１本あるいは複数本の出回線に多重して出力するセ
ル多重手段と、前記セル多重手段における前記セル蓄積
手段からのセルの読みだし順位を制御する多重制御手段
とを有するセル多重化回路において、各入力回線に到着
する入力セルの各々に対して、到着時間を計数し、かつ
蓄積する計数手段を有し、前記セル蓄積手段は、蓄積さ
れたセル数と、該セル蓄積手段の先頭に位置するセルの
到着時間とから予め設定される論理により算出される数
値を信号として生成し、該数値を前記多重制御手段に送
出することにより接続要求を行う接続要求手段を有し、
前記多重制御手段は、前記セル蓄積手段に蓄積されたセ
ルを出回線に多重する順位として、前記セル蓄積手段に
おいて生成される前記数値を参照し、該数値の大きいセ
ル蓄積手段に蓄積されたセルを優先的に出回線に接続す
ることを特徴とする。
有し、該入回線から入力するセルを各回線毎に一時蓄積
するセル蓄積手段と、前記セル蓄積手段に蓄積されたセ
ルを１本あるいは複数本の出回線に多重して出力するセ
ル多重手段と、前記セル多重手段における前記セル蓄積
手段からのセルの読みだし順位を制御する多重制御手段
とを有するセル多重化回路において、各入力回線に到着
する入力セルの各々に対して、到着時間を計数し、かつ
蓄積する計数手段を有し、前記セル蓄積手段は、蓄積さ
れたセル数と、該セル蓄積手段の先頭に位置するセルの
到着時間とから予め設定される論理により算出される数
値を信号として生成し、該数値を前記多重制御手段に送
出することにより接続要求を行う接続要求手段を有し、
前記多重制御手段は、前記セル蓄積手段に蓄積されたセ
ルを出回線に多重する順位として、前記セル蓄積手段に
おいて生成される前記数値を参照し、該数値の大きいセ
ル蓄積手段に蓄積されたセルを優先的に出回線に接続す
ることを特徴とする。
【００１０】請求項５記載の発明では、複数の入回線を
有し、該入回線から入力するセルを各回線毎に一時蓄積
するセル蓄積手段と、前記セル蓄積手段に蓄積されたセ
ルを１本あるいは複数本の出回線に多重して出力するセ
ル多重手段と、前記セル多重手段における前記セル蓄積
手段からのセルの読みだし順位を制御する多重制御手段
とを有するセル多重化回路において、前記セル蓄積手段
は、該セル蓄積手段の先頭に蓄積され、かつ、接続待ち
の状態にあるセルについて、前記セルが、先頭位置に到
着しての待ち時間をカウントするカウント手段を有し、
前記セル蓄積手段は、蓄積されたセル数と、該セル蓄積
手段の先頭に位置するセルの待ち時間とから予め設定さ
れる論理により算出される数値を信号として生成し、前
記数値を前記多重制御手段に送出することにより接続要
求を行う接続要求手段を有し、前記多重制御手段は、前
記セル蓄積手段に蓄積されたセルを出回線に多重する順
位として、前記セル蓄積手段において生成される前記数
値を参照し、該数値の大きいセル蓄積手段に蓄積された
セルを優先的に出回線に接続することを特徴とする。
有し、該入回線から入力するセルを各回線毎に一時蓄積
するセル蓄積手段と、前記セル蓄積手段に蓄積されたセ
ルを１本あるいは複数本の出回線に多重して出力するセ
ル多重手段と、前記セル多重手段における前記セル蓄積
手段からのセルの読みだし順位を制御する多重制御手段
とを有するセル多重化回路において、前記セル蓄積手段
は、該セル蓄積手段の先頭に蓄積され、かつ、接続待ち
の状態にあるセルについて、前記セルが、先頭位置に到
着しての待ち時間をカウントするカウント手段を有し、
前記セル蓄積手段は、蓄積されたセル数と、該セル蓄積
手段の先頭に位置するセルの待ち時間とから予め設定さ
れる論理により算出される数値を信号として生成し、前
記数値を前記多重制御手段に送出することにより接続要
求を行う接続要求手段を有し、前記多重制御手段は、前
記セル蓄積手段に蓄積されたセルを出回線に多重する順
位として、前記セル蓄積手段において生成される前記数
値を参照し、該数値の大きいセル蓄積手段に蓄積された
セルを優先的に出回線に接続することを特徴とする。
【００１１】
【作用】請求項１記載の発明によれば、多重制御手段
は、セル蓄積手段に蓄積されたセルを出回線に多重する
順位として、上記セル蓄積手段に蓄積されたセル数を参
照し、最も蓄積セル数の多いセル蓄積手段のセルを優先
して出回線に接続する。
は、セル蓄積手段に蓄積されたセルを出回線に多重する
順位として、上記セル蓄積手段に蓄積されたセル数を参
照し、最も蓄積セル数の多いセル蓄積手段のセルを優先
して出回線に接続する。
【００１２】また、請求項２記載の発明によれば、計数
手段によって、入回線の各々に到着する入力セルに対し
て、到着時間を計数し、かつ蓄積する。多重制御手段
は、上記セル蓄積手段に蓄積されたセルを出回線に多重
する順位として、セル蓄積手段の先頭に位置するセルの
到着時間を参照し、最も到着時間の早いセルを蓄積して
いるセル蓄積手段を優先的に出回線に接続する。
手段によって、入回線の各々に到着する入力セルに対し
て、到着時間を計数し、かつ蓄積する。多重制御手段
は、上記セル蓄積手段に蓄積されたセルを出回線に多重
する順位として、セル蓄積手段の先頭に位置するセルの
到着時間を参照し、最も到着時間の早いセルを蓄積して
いるセル蓄積手段を優先的に出回線に接続する。
【００１３】また、請求項３記載の発明によれば、セル
蓄積手段では、設定手段によって、蓄積されるセル数に
対して、予め少なくとも１つの蓄積セル数のしきい値を
設定するとともに、接続要求手段によって、しきい値を
越えるセルを蓄積している場合に、しきい値越えを示す
信号を生成し、多重制御手段に接続要求する。多重制御
手段は、セル蓄積手段に蓄積されたセルを出回線に多重
する順位として、セル蓄積手段より発生されるしきい値
越え信号に基づいて、該しきい値越え信号を発生するセ
ル蓄積手段のセルを優先的に出回線に接続する。
蓄積手段では、設定手段によって、蓄積されるセル数に
対して、予め少なくとも１つの蓄積セル数のしきい値を
設定するとともに、接続要求手段によって、しきい値を
越えるセルを蓄積している場合に、しきい値越えを示す
信号を生成し、多重制御手段に接続要求する。多重制御
手段は、セル蓄積手段に蓄積されたセルを出回線に多重
する順位として、セル蓄積手段より発生されるしきい値
越え信号に基づいて、該しきい値越え信号を発生するセ
ル蓄積手段のセルを優先的に出回線に接続する。
【００１４】また、請求項４記載の発明によれば、計数
手段によって、各入力回線に到着する入力セルの各々に
対して、到着時間を計数し、かつ蓄積する。セル蓄積手
段では、接続要求手段によって、蓄積されたセル数と、
該セル蓄積手段の先頭に位置するセルの到着時間とから
予め設定される論理により算出される数値を信号として
生成し、該数値を多重制御手段に送出することにより接
続要求を行う。多重制御手段は、セル蓄積手段に蓄積さ
れたセルを出回線に多重する順位として、セル蓄積手段
において生成される上記数値を参照し、該数値の大きい
セル蓄積手段に蓄積されたセルを優先的に出回線に接続
する。
手段によって、各入力回線に到着する入力セルの各々に
対して、到着時間を計数し、かつ蓄積する。セル蓄積手
段では、接続要求手段によって、蓄積されたセル数と、
該セル蓄積手段の先頭に位置するセルの到着時間とから
予め設定される論理により算出される数値を信号として
生成し、該数値を多重制御手段に送出することにより接
続要求を行う。多重制御手段は、セル蓄積手段に蓄積さ
れたセルを出回線に多重する順位として、セル蓄積手段
において生成される上記数値を参照し、該数値の大きい
セル蓄積手段に蓄積されたセルを優先的に出回線に接続
する。
【００１５】請求項５記載の発明によれば、セル蓄積手
段では、カウント手段によって、該セル蓄積手段の先頭
に蓄積され、かつ、接続待ちの状態にあるセルについ
て、該セルが先頭位置に到着しての待ち時間をカウント
する。さらに、セル蓄積手段では、接続要求手段によっ
て、蓄積されたセル数と、該セル蓄積手段の先頭に位置
するセルの待ち時間とから予め設定される論理により算
出される数値を信号として生成し、該数値を多重制御手
段に送出することにより接続要求を行う。多重制御手段
は、セル蓄積手段に蓄積されたセルを出回線に多重する
順位として、上記数値を参照し、該数値の大きいセル蓄
積手段に蓄積されたセルを優先的に出回線に接続する。
段では、カウント手段によって、該セル蓄積手段の先頭
に蓄積され、かつ、接続待ちの状態にあるセルについ
て、該セルが先頭位置に到着しての待ち時間をカウント
する。さらに、セル蓄積手段では、接続要求手段によっ
て、蓄積されたセル数と、該セル蓄積手段の先頭に位置
するセルの待ち時間とから予め設定される論理により算
出される数値を信号として生成し、該数値を多重制御手
段に送出することにより接続要求を行う。多重制御手段
は、セル蓄積手段に蓄積されたセルを出回線に多重する
順位として、上記数値を参照し、該数値の大きいセル蓄
積手段に蓄積されたセルを優先的に出回線に接続する。
【００１６】
【実施例】次に図面を参照してこの発明の実施例につい
て説明する。図１はこの発明の第１の実施例の構成を示
すブロック図である。図において、符号２１ｘ（ｘ＝１
〜ｎ）は入力回線、２２は出力回線、１１ｘ（ｘ＝１〜
ｎ）は各入力回線に対応したセルバッファ、１２はセル
多重手段、１３は多重制御手段、２３ｘ（ｘ＝１〜ｎ）
および２４ｘ（ｘ＝１〜ｎ）は内部配線である。
て説明する。図１はこの発明の第１の実施例の構成を示
すブロック図である。図において、符号２１ｘ（ｘ＝１
〜ｎ）は入力回線、２２は出力回線、１１ｘ（ｘ＝１〜
ｎ）は各入力回線に対応したセルバッファ、１２はセル
多重手段、１３は多重制御手段、２３ｘ（ｘ＝１〜ｎ）
および２４ｘ（ｘ＝１〜ｎ）は内部配線である。
【００１７】図２は、上述した第１の実施例の多重制御
部１３における処理手順を示すアルゴリズムのフローチ
ャートである。入力回線２１１〜２１ｎから入力したセ
ルは、各入力回線に対応したセルバッファ１１１〜１１
ｎに蓄積される。各セルバッファ１１１〜１１ｎでは、
セルバッファに蓄積されているセル数を多重制御手段１
３に内部配線２４ｘを用いて転送する。多重制御手段１
３は申告された各バッファの蓄積セル数をサーチし（ス
テップＳＡ１）、最も蓄積セル数の多いバッファに送信
許可を与える（ステップＳＡ２）。
部１３における処理手順を示すアルゴリズムのフローチ
ャートである。入力回線２１１〜２１ｎから入力したセ
ルは、各入力回線に対応したセルバッファ１１１〜１１
ｎに蓄積される。各セルバッファ１１１〜１１ｎでは、
セルバッファに蓄積されているセル数を多重制御手段１
３に内部配線２４ｘを用いて転送する。多重制御手段１
３は申告された各バッファの蓄積セル数をサーチし（ス
テップＳＡ１）、最も蓄積セル数の多いバッファに送信
許可を与える（ステップＳＡ２）。
【００１８】この結果、各セルバッファの蓄積セル数、
つまりキュー長は平均化される。したがって、本実施例
によれば、比較的に少ないメモリ量で各セルバッファを
構成することができ、セル多重化回路のハード量を削減
できる。
つまりキュー長は平均化される。したがって、本実施例
によれば、比較的に少ないメモリ量で各セルバッファを
構成することができ、セル多重化回路のハード量を削減
できる。
【００１９】次に、図３は第２の実施例の構成を示すブ
ロック図である。図において、符号２１ｘ（ｘ＝１〜
ｎ）は入力回線、２２は出力回線、１１ｘ（ｘ＝１〜
ｎ）は各入力回線に対応したセルバッファ、１２はセル
多重手段、１３は多重制御手段、１４ｘ（ｘ＝１〜ｎ）
はタイムスタンプ発生手段、２３ｘ（ｘ＝１〜ｎ）およ
び２４ｘ（ｘ＝１〜ｎ）は内部配線である。
ロック図である。図において、符号２１ｘ（ｘ＝１〜
ｎ）は入力回線、２２は出力回線、１１ｘ（ｘ＝１〜
ｎ）は各入力回線に対応したセルバッファ、１２はセル
多重手段、１３は多重制御手段、１４ｘ（ｘ＝１〜ｎ）
はタイムスタンプ発生手段、２３ｘ（ｘ＝１〜ｎ）およ
び２４ｘ（ｘ＝１〜ｎ）は内部配線である。
【００２０】図４は第２の実施例の多重制御部１３にお
ける処理手順のアルゴリズムのフローチャートである。
入力回線２１１〜２１ｎから入力したセルは、各入力回
線に対応したセルバッファ１１１〜１１ｎに蓄積され
る。このとき、タイムスタンプ発生手段１４１〜１４ｎ
においてセルが到着した時間を各セルに付与する。各セ
ルバッファ１１１〜１１ｎでは、セルバッファ先頭に蓄
積されているセルのタイムスタンプ情報及び接続要求信
号を多重制御手段に内部配線２４１〜２４ｎを用いて転
送する。多重制御部１３は、各セルバッファの先頭セル
のタイムスタンプ値を収集する（ステップＳＢ１）。次
に、申告されたタイムスタンプ値をサーチし、最も古い
タイムスタンプを付与されたセルを有するバッファに送
信許可を与える（ステップＳＢ２）。
ける処理手順のアルゴリズムのフローチャートである。
入力回線２１１〜２１ｎから入力したセルは、各入力回
線に対応したセルバッファ１１１〜１１ｎに蓄積され
る。このとき、タイムスタンプ発生手段１４１〜１４ｎ
においてセルが到着した時間を各セルに付与する。各セ
ルバッファ１１１〜１１ｎでは、セルバッファ先頭に蓄
積されているセルのタイムスタンプ情報及び接続要求信
号を多重制御手段に内部配線２４１〜２４ｎを用いて転
送する。多重制御部１３は、各セルバッファの先頭セル
のタイムスタンプ値を収集する（ステップＳＢ１）。次
に、申告されたタイムスタンプ値をサーチし、最も古い
タイムスタンプを付与されたセルを有するバッファに送
信許可を与える（ステップＳＢ２）。
【００２１】次に、図５は第３の実施例の構成を示すブ
ロック図である。図において、符号２１ｘ（ｘ＝１〜
ｎ）は入力回線、２２は出力回線、１１ｘ（ｘ＝１〜
ｎ）は各入力回線に対応したセルバッファ、１２はセル
多重手段、１３は多重制御手段、１５ｘ（ｘ＝１〜ｎ）
は回線対応の接続要求発生手段、２３ｘ（ｘ＝１〜
ｎ）、２４ｘ（ｘ＝１〜ｎ）および２５ｘ（ｘ＝１〜
ｎ）は内部配線である。入力回線２１１〜２１ｎから入
力されたセルは、各入力回線に対応したセルバッファ１
１１〜１１ｎに蓄積される。各セルバッファには、１
つ、あるいは複数のしきい値を設けておく。
ロック図である。図において、符号２１ｘ（ｘ＝１〜
ｎ）は入力回線、２２は出力回線、１１ｘ（ｘ＝１〜
ｎ）は各入力回線に対応したセルバッファ、１２はセル
多重手段、１３は多重制御手段、１５ｘ（ｘ＝１〜ｎ）
は回線対応の接続要求発生手段、２３ｘ（ｘ＝１〜
ｎ）、２４ｘ（ｘ＝１〜ｎ）および２５ｘ（ｘ＝１〜
ｎ）は内部配線である。入力回線２１１〜２１ｎから入
力されたセルは、各入力回線に対応したセルバッファ１
１１〜１１ｎに蓄積される。各セルバッファには、１
つ、あるいは複数のしきい値を設けておく。
【００２２】図６は第３の実施例の接続要求発生手段１
５１〜１５ｎの動作を説明するためのフローチャートで
ある。また、図７は多重制御部１３の動作を説明するた
めのフローチャートである。各セルバッファ１１１〜１
１ｎは、該セルバッファの蓄積セル数を監視している。
また、接続要求発生手段１５１〜１５ｎでは、しきい値
Ｑｌを越えたか否かを判断し（ステップＳＣ１）、しき
い値Ｑｌを越えた場合には、内部配線２４１〜２４ｎで
多重制御手段１３へ通知される接続要求信号とともに、
このしきい値越え情報を内部配置２５１〜２５ｎを用い
て多重制御手段１３へ通知する（ステップＳＣ３）。多
重制御手段１３は、変数ｊに前回、送信権を送付したセ
ルバッファｘが格納された変数ｊｂを代入し、かつ、ル
ープ変数ＬＯＯＰを「１」とする（ステップＳＤ１）。
次に、しきい値越え信号の有無を判断し（ステップＳＤ
２）、しきい値越え信号があった場合には、しきい値越
え情報を発生させたセルバッファｘを優先して送信権を
送付し、出回線に接続するするとともに、上記変数ｊｂ
にセルバッファｘを格納する（ステップＳＤ３）。一
方、しきい値越え信号が無かった場合には、セルバッフ
ァｊにセルが存在するか否かを判断する（ステップＳＤ
４）。そして、セルバッファｊにセルが存在する場合に
は、セルバッファｊに送信権を送付し、出回線に接続す
るするとともに、上記変数ｊｂにセルバッファｊを格納
する（ステップＳＤ５）。また、上記ステップＳＤ４に
おいて、セルバッファｊにセルが存在しない場合には、
変数ｊに（ｊ＋１）ｍｏｄ・Ｎなる値を格納するととも
に、ループ変数ＬＯＯＰをインクリメントし（ステップ
ＳＤ６）、ループ変数ＬＯＯＰがＮより大であるか否か
を判断する（ステップＳＤ７）。そして、ループ変数Ｌ
ＯＯＰがＮより小さい場合には、上記ステップＳＤ４へ
戻り、上述したステップＳＤ４〜ＳＤ６を繰返し実行す
る。ループ変数ＬＯＯＰがＮより大となった場合には、
そのまま当該処理を終了する。このように、複数のしき
い値を持つ場合は、セル蓄積数のしきい値が大きい場合
を優先して出力線に接続する。
５１〜１５ｎの動作を説明するためのフローチャートで
ある。また、図７は多重制御部１３の動作を説明するた
めのフローチャートである。各セルバッファ１１１〜１
１ｎは、該セルバッファの蓄積セル数を監視している。
また、接続要求発生手段１５１〜１５ｎでは、しきい値
Ｑｌを越えたか否かを判断し（ステップＳＣ１）、しき
い値Ｑｌを越えた場合には、内部配線２４１〜２４ｎで
多重制御手段１３へ通知される接続要求信号とともに、
このしきい値越え情報を内部配置２５１〜２５ｎを用い
て多重制御手段１３へ通知する（ステップＳＣ３）。多
重制御手段１３は、変数ｊに前回、送信権を送付したセ
ルバッファｘが格納された変数ｊｂを代入し、かつ、ル
ープ変数ＬＯＯＰを「１」とする（ステップＳＤ１）。
次に、しきい値越え信号の有無を判断し（ステップＳＤ
２）、しきい値越え信号があった場合には、しきい値越
え情報を発生させたセルバッファｘを優先して送信権を
送付し、出回線に接続するするとともに、上記変数ｊｂ
にセルバッファｘを格納する（ステップＳＤ３）。一
方、しきい値越え信号が無かった場合には、セルバッフ
ァｊにセルが存在するか否かを判断する（ステップＳＤ
４）。そして、セルバッファｊにセルが存在する場合に
は、セルバッファｊに送信権を送付し、出回線に接続す
るするとともに、上記変数ｊｂにセルバッファｊを格納
する（ステップＳＤ５）。また、上記ステップＳＤ４に
おいて、セルバッファｊにセルが存在しない場合には、
変数ｊに（ｊ＋１）ｍｏｄ・Ｎなる値を格納するととも
に、ループ変数ＬＯＯＰをインクリメントし（ステップ
ＳＤ６）、ループ変数ＬＯＯＰがＮより大であるか否か
を判断する（ステップＳＤ７）。そして、ループ変数Ｌ
ＯＯＰがＮより小さい場合には、上記ステップＳＤ４へ
戻り、上述したステップＳＤ４〜ＳＤ６を繰返し実行す
る。ループ変数ＬＯＯＰがＮより大となった場合には、
そのまま当該処理を終了する。このように、複数のしき
い値を持つ場合は、セル蓄積数のしきい値が大きい場合
を優先して出力線に接続する。
【００２３】図８は第４の実施例の構成を示すブロック
図である。図において、２１１〜２１ｎは入力回線、２
２は出力回線、１１ｘ（ｘ＝１〜ｎ）は各入力回線に対
応したセルバッファ、１２はセル多重手段、１３は多重
制御手段、１４ｘ（ｘ＝１〜ｎ）はタイムスタンプ発生
手段、１５ｘ（ｘ＝１〜ｎ）は回線対応の接続要求発生
手段、２３ｘ（ｘ＝１〜ｎ）、２４ｘ（ｘ＝１〜ｎ）、
および２５ｘ（ｘ＝１〜ｎ）は内部配線である。
図である。図において、２１１〜２１ｎは入力回線、２
２は出力回線、１１ｘ（ｘ＝１〜ｎ）は各入力回線に対
応したセルバッファ、１２はセル多重手段、１３は多重
制御手段、１４ｘ（ｘ＝１〜ｎ）はタイムスタンプ発生
手段、１５ｘ（ｘ＝１〜ｎ）は回線対応の接続要求発生
手段、２３ｘ（ｘ＝１〜ｎ）、２４ｘ（ｘ＝１〜ｎ）、
および２５ｘ（ｘ＝１〜ｎ）は内部配線である。
【００２４】図９（ａ）、（ｂ）は上述した構成による
動作を説明するためのフローチャートである。上述した
構成によれば、入力回線２１１〜２１ｎから入力したセ
ルは、各入力回線に対応したセルバッファ１１１〜１１
ｎに蓄積される。このとき、タイムスタンプ発生手段１
４１〜１４ｎでは、セルが到着した時間を各セルに付与
し、セルと同様に蓄積する。各セルバッファ１１１〜１
１ｎでは、接続要求発生手段１５１〜１５ｎにおいて、
各セルバッファに蓄積されたセル数Ｑｌ及び、セルバッ
ファ先頭のセルのタイムスタンプｔ１を参照し（ステッ
プＳＥ１）、ｔ１及びＱｌが増大するに従ってｘが大き
くなるように予め設定された算出方法で優先度係数ｘを
発生させ（ステップＳＥ２）、これを多重制御手段１３
へ通知する（ステップＳＥ３）。多重制御手段１３は、
優先度係数ｘを比較し（ステップＳＦ１）、優先度係数
ｘの最も大きいセルバッファを優先して出回線に接続す
る（ステップＳＦ２）。
動作を説明するためのフローチャートである。上述した
構成によれば、入力回線２１１〜２１ｎから入力したセ
ルは、各入力回線に対応したセルバッファ１１１〜１１
ｎに蓄積される。このとき、タイムスタンプ発生手段１
４１〜１４ｎでは、セルが到着した時間を各セルに付与
し、セルと同様に蓄積する。各セルバッファ１１１〜１
１ｎでは、接続要求発生手段１５１〜１５ｎにおいて、
各セルバッファに蓄積されたセル数Ｑｌ及び、セルバッ
ファ先頭のセルのタイムスタンプｔ１を参照し（ステッ
プＳＥ１）、ｔ１及びＱｌが増大するに従ってｘが大き
くなるように予め設定された算出方法で優先度係数ｘを
発生させ（ステップＳＥ２）、これを多重制御手段１３
へ通知する（ステップＳＥ３）。多重制御手段１３は、
優先度係数ｘを比較し（ステップＳＦ１）、優先度係数
ｘの最も大きいセルバッファを優先して出回線に接続す
る（ステップＳＦ２）。
【００２５】図１０は第５の実施例の構成を示すブロッ
ク図である。図において、２１ｘ（ｘ＝１〜ｎ）は入力
回線、２２は出力回線、１１ｘ（ｘ＝１〜ｎ）は各入力
回線に対応したセルバッファ、１２はセル多重手段、１
３は多重制御手段、１５ｘ（ｘ＝１〜ｎ）は回線対応の
接続要求発生手段、２３ｘ（ｘ＝１〜ｎ）、２４ｘ（ｘ
＝１〜ｎ）、及び２５ｘ（ｘ＝１〜ｎ）は内部配線であ
る。
ク図である。図において、２１ｘ（ｘ＝１〜ｎ）は入力
回線、２２は出力回線、１１ｘ（ｘ＝１〜ｎ）は各入力
回線に対応したセルバッファ、１２はセル多重手段、１
３は多重制御手段、１５ｘ（ｘ＝１〜ｎ）は回線対応の
接続要求発生手段、２３ｘ（ｘ＝１〜ｎ）、２４ｘ（ｘ
＝１〜ｎ）、及び２５ｘ（ｘ＝１〜ｎ）は内部配線であ
る。
【００２６】図１１（ａ）、（ｂ）は上述した構成によ
る動作を説明するためのフローチャートである。入力回
線２１１〜２１ｎから入力したセルは、各入力回線に対
応したセルバッファ１１１〜１１ｎに蓄積させる。この
とき、各セルバッファ１１１〜１１ｎでは、接続要求発
生手段１５１〜１５ｎにおいて、セルバッファに蓄積さ
れているセル数Ｑｌ及び、セルバッファ先頭のセルが接
続要求を開始してからの接続待ち時間ｔｗをカウントし
（ステップＳＧ１）、ｔｗとＱｌが増大する従ってｘが
大きくなるように予め設定された算出方法で優先度係数
ｘを発生させ（ステップＳＧ２）、これを多重制御手段
１３へ通知する（ステップＳＧ３）。多重制御手段１３
は、優先度係数ｘを比較し（ステップＳＨ１）、優先度
係数ｘの大きいセルバッファを優先して出回線に接続す
る（ステップＳＨ２）。
る動作を説明するためのフローチャートである。入力回
線２１１〜２１ｎから入力したセルは、各入力回線に対
応したセルバッファ１１１〜１１ｎに蓄積させる。この
とき、各セルバッファ１１１〜１１ｎでは、接続要求発
生手段１５１〜１５ｎにおいて、セルバッファに蓄積さ
れているセル数Ｑｌ及び、セルバッファ先頭のセルが接
続要求を開始してからの接続待ち時間ｔｗをカウントし
（ステップＳＧ１）、ｔｗとＱｌが増大する従ってｘが
大きくなるように予め設定された算出方法で優先度係数
ｘを発生させ（ステップＳＧ２）、これを多重制御手段
１３へ通知する（ステップＳＧ３）。多重制御手段１３
は、優先度係数ｘを比較し（ステップＳＨ１）、優先度
係数ｘの大きいセルバッファを優先して出回線に接続す
る（ステップＳＨ２）。
【００２７】
【発明の効果】以上、説明したように、この発明によれ
ば、入力トラヒックが特定の入力回線に偏るなどのトラ
ヒック条件においても、セルバッファにおける最大蓄積
セル数を大幅に増加にさせることなく、バッファのセル
を効率良く接続できるという利点が得られる。また、ト
ラヒックが集中する特定のセルバッファからの読みだし
回数を増し、セルバッファに蓄積されるセルの異常な増
加を抑えることができるという利点が得られる。このこ
とにより、セルバッファに必要なバッファ量を抑え、少
ないハード量で実現することができるという利点が得ら
れる。
ば、入力トラヒックが特定の入力回線に偏るなどのトラ
ヒック条件においても、セルバッファにおける最大蓄積
セル数を大幅に増加にさせることなく、バッファのセル
を効率良く接続できるという利点が得られる。また、ト
ラヒックが集中する特定のセルバッファからの読みだし
回数を増し、セルバッファに蓄積されるセルの異常な増
加を抑えることができるという利点が得られる。このこ
とにより、セルバッファに必要なバッファ量を抑え、少
ないハード量で実現することができるという利点が得ら
れる。
【図１】本発明の第１の実施例のセル多重化回路の構成
を示すブロック図である。
を示すブロック図である。
【図２】本発明の第１の実施例の動作を説明するための
フローチャートである。
フローチャートである。
【図３】本発明の第２の実施例のセル多重化回路の構成
を示すブロック図である。
を示すブロック図である。
【図４】本発明の第２の実施例の動作を説明するための
フローチャートである。
フローチャートである。
【図５】本発明の第３の実施例のセル多重化回路の構成
を示すブロック図である。
を示すブロック図である。
【図６】本発明の第３の実施例における回線対応の接続
要求発生手段の動作を説明するためのフローチャートで
ある。
要求発生手段の動作を説明するためのフローチャートで
ある。
【図７】本発明の第３の実施例における多重制御手段の
動作を説明するためのフローチャートである。
動作を説明するためのフローチャートである。
【図８】本発明の第４の実施例のセル多重化回路の構成
を示すブロック図である。
を示すブロック図である。
【図９】（ａ）は第４の実施例の接続要求発生手段の動
作を説明するためのフローチャートであり、（ｂ）は同
実施例の多重制御手段の動作を説明するためのフローチ
ャートである。
作を説明するためのフローチャートであり、（ｂ）は同
実施例の多重制御手段の動作を説明するためのフローチ
ャートである。
【図１０】本発明の第５の実施例のセル多重化回路の構
成を示すブロック図である。
成を示すブロック図である。
【図１１】（ａ）は第５の実施例の接続要求発生手段の
動作を説明するためのフローチャートであり、（ｂ）は
同実施例の多重制御手段の動作を説明するためのフロー
チャートである。
動作を説明するためのフローチャートであり、（ｂ）は
同実施例の多重制御手段の動作を説明するためのフロー
チャートである。
【図１２】従来のセル多重化回路の構成を示すブロック
図である。
図である。
１１ｘ（ｘ＝１〜ｎ） セルバッファ（セル蓄積手段） １２ セル多重手段 １３ 多重制御手段 １４ｘ タイムスタンプ発生手段（計数手段） １５ｘ 接続要求発生手段（接続要求手段） ２１ｘ（ｘ＝１〜ｎ） 入回線 ２２ 出回線
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｑ 11/04 9076−5Ｋ Ｈ０４Ｑ 11/04 Ｒ
Claims (5)
- 【請求項１】 複数の入回線を有し、該入回線から入力
するセルを各回線毎に一時蓄積するセル蓄積手段と、前
記セル蓄積手段に蓄積されたセルを１本あるいは複数本
の出回線に多重して出力するセル多重手段と、前記セル
多重手段における前記セル蓄積手段からのセルの読みだ
し順位を制御する多重制御手段とを有するセル多重化回
路において、 前記多重制御手段は、前記セル蓄積手段に蓄積されたセ
ルを出回線に多重する順位として、前記セル蓄積手段に
蓄積されたセル数を参照し、最も蓄積セル数の多い前記
セル蓄積手段のセルを優先して出回線に接続することを
特徴とするセル多重化回路。 - 【請求項２】 複数の入回線を有し、該入回線から入力
するセルを各回線毎に一時蓄積するセル蓄積手段と、前
記セル蓄積手段に蓄積されたセルを１本あるいは複数本
の出回線に多重して出力するセル多重手段と、前記セル
多重手段における前記セル蓄積手段からのセルの読みだ
し順位を制御する多重制御手段とを有するセル多重化回
路において、 前記入回線の各々に到着する入力セルに対して、到着時
間を計数し、かつ蓄積する計数手段を有し、 前記多重制御手段は、前記セル蓄積手段に蓄積されたセ
ルを出回線に多重する順位として、前記セル蓄積手段に
おいて、該セル蓄積手段の先頭に位置するセルの前記到
着時間を参照し、最も到着時間の早いセルを蓄積してい
るセル蓄積手段を優先的に出回線に接続することを特徴
とするセル多重化回路。 - 【請求項３】 複数の入回線を有し、該入回線から入力
するセルを各回線毎に一時蓄積するセル蓄積手段と、前
記セル蓄積手段に蓄積されたセルを１本あるいは複数本
の出回線に多重して出力するセル多重手段と、前記セル
多重手段における前記セル蓄積手段からのセルの読みだ
し順位を制御する多重制御手段とを有するセル多重化回
路において、 前記セル蓄積手段は、蓄積されるセル数に対して、予め
少なくとも１つの蓄積セル数のしきい値を設定する設定
手段と、前記しきい値を越えるセルを蓄積している場合
に、しきい値越えを示す信号を生成し、前記多重制御手
段に接続要求する接続要求手段を有し、 前記多重制御手段は、前記セル蓄積手段に蓄積されたセ
ルを出回線に多重する順位として、前記セル蓄積手段よ
り発生される前記しきい値越え信号に基づいて、該しき
い値越え信号を発生するセル蓄積手段のセルを優先的に
出回線に接続することを特徴とするセル多重化回路。 - 【請求項４】 複数の入回線を有し、該入回線から入力
するセルを各回線毎に一時蓄積するセル蓄積手段と、前
記セル蓄積手段に蓄積されたセルを１本あるいは複数本
の出回線に多重して出力するセル多重手段と、前記セル
多重手段における前記セル蓄積手段からのセルの読みだ
し順位を制御する多重制御手段とを有するセル多重化回
路において、 各入力回線に到着する入力セルの各々に対して、到着時
間を計数し、かつ蓄積する計数手段を有し、 前記セル蓄積手段は、蓄積されたセル数と、該セル蓄積
手段の先頭に位置するセルの到着時間とから予め設定さ
れる論理により算出される数値を信号として生成し、該
数値を前記多重制御手段に送出することにより接続要求
を行う接続要求手段を有し、 前記多重制御手段は、前記セル蓄積手段に蓄積されたセ
ルを出回線に多重する順位として、前記セル蓄積手段に
おいて生成される前記数値を参照し、該数値の大きいセ
ル蓄積手段に蓄積されたセルを優先的に出回線に接続す
ることを特徴とするセル多重化回路。 - 【請求項５】 複数の入回線を有し、該入回線から入力
するセルを各回線毎に一時蓄積するセル蓄積手段と、前
記セル蓄積手段に蓄積されたセルを１本あるいは複数本
の出回線に多重して出力するセル多重手段と、前記セル
多重手段における前記セル蓄積手段からのセルの読みだ
し順位を制御する多重制御手段とを有するセル多重化回
路において、 前記セル蓄積手段は、該セル蓄積手段の先頭に蓄積さ
れ、かつ、接続待ちの状態にあるセルについて、前記セ
ルが、先頭位置に到着しての待ち時間をカウントするカ
ウント手段を有し、 前記セル蓄積手段は、蓄積されたセル数と、該セル蓄積
手段の先頭に位置するセルの待ち時間とから予め設定さ
れる論理により算出される数値を信号として生成し、前
記数値を前記多重制御手段に送出することにより接続要
求を行う接続要求手段を有し、 前記多重制御手段は、前記セル蓄積手段に蓄積されたセ
ルを出回線に多重する順位として、前記セル蓄積手段に
おいて生成される前記数値を参照し、該数値の大きいセ
ル蓄積手段に蓄積されたセルを優先的に出回線に接続す
ることを特徴とするセル多重化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34491992A JPH06197120A (ja) | 1992-12-24 | 1992-12-24 | セル多重化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34491992A JPH06197120A (ja) | 1992-12-24 | 1992-12-24 | セル多重化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06197120A true JPH06197120A (ja) | 1994-07-15 |
Family
ID=18373021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34491992A Pending JPH06197120A (ja) | 1992-12-24 | 1992-12-24 | セル多重化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06197120A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09181742A (ja) * | 1995-12-19 | 1997-07-11 | Electron & Telecommun Res Inst | 完全相互接続型非同期転送モード交換装置 |
| JPH1032602A (ja) * | 1996-07-16 | 1998-02-03 | Nec Corp | パケットデータ多重化制御方式 |
| JP2001069153A (ja) * | 1999-08-30 | 2001-03-16 | Fujitsu Ltd | Ａｔｍセル多重装置 |
| JP2002533996A (ja) * | 1998-12-22 | 2002-10-08 | パワー エックス リミテッド | 近似状態制御機構 |
| JP2002354000A (ja) * | 2001-05-25 | 2002-12-06 | Mitsubishi Electric Corp | ブリッジ装置 |
| JP2004128989A (ja) * | 2002-10-03 | 2004-04-22 | Ntt Docomo Inc | 移動通信システム、移動通信方法、基地局及び移動局 |
| JP2006203570A (ja) * | 2005-01-20 | 2006-08-03 | Nec Saitama Ltd | Ａｔｍセル転送システムおよびアドレスポーリング制御方法 |
| JP2007251653A (ja) * | 2006-03-16 | 2007-09-27 | Sony Corp | 通信装置及び送信制御方法及び送信制御プログラム |
| JP2007312256A (ja) * | 2006-05-20 | 2007-11-29 | Nec Engineering Ltd | 非同期パケットデータ多重化回路 |
| US7590153B2 (en) * | 1999-05-10 | 2009-09-15 | Nortel Networks Limited | Protocol independent sub-rate device |
-
1992
- 1992-12-24 JP JP34491992A patent/JPH06197120A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09181742A (ja) * | 1995-12-19 | 1997-07-11 | Electron & Telecommun Res Inst | 完全相互接続型非同期転送モード交換装置 |
| JPH1032602A (ja) * | 1996-07-16 | 1998-02-03 | Nec Corp | パケットデータ多重化制御方式 |
| JP2002533996A (ja) * | 1998-12-22 | 2002-10-08 | パワー エックス リミテッド | 近似状態制御機構 |
| US7590153B2 (en) * | 1999-05-10 | 2009-09-15 | Nortel Networks Limited | Protocol independent sub-rate device |
| JP2001069153A (ja) * | 1999-08-30 | 2001-03-16 | Fujitsu Ltd | Ａｔｍセル多重装置 |
| JP2002354000A (ja) * | 2001-05-25 | 2002-12-06 | Mitsubishi Electric Corp | ブリッジ装置 |
| JP2004128989A (ja) * | 2002-10-03 | 2004-04-22 | Ntt Docomo Inc | 移動通信システム、移動通信方法、基地局及び移動局 |
| JP2006203570A (ja) * | 2005-01-20 | 2006-08-03 | Nec Saitama Ltd | Ａｔｍセル転送システムおよびアドレスポーリング制御方法 |
| JP2007251653A (ja) * | 2006-03-16 | 2007-09-27 | Sony Corp | 通信装置及び送信制御方法及び送信制御プログラム |
| US7924721B2 (en) | 2006-03-16 | 2011-04-12 | Sony Corporation | Communication apparatus, transmission control method, and transmission control program |
| JP2007312256A (ja) * | 2006-05-20 | 2007-11-29 | Nec Engineering Ltd | 非同期パケットデータ多重化回路 |
| JP4572176B2 (ja) * | 2006-05-20 | 2010-10-27 | Ｎｅｃエンジニアリング株式会社 | 非同期パケットデータ多重化回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6259698B1 (en) | Input buffer controller using back-pressure signals in ATM switches and a method for determining the logical queue size | |
| JP2856104B2 (ja) | Ａｔｍスイッチ | |
| US6388993B1 (en) | ATM switch and a method for determining buffer threshold | |
| US5704047A (en) | ATM communication system wherein upstream switching element stops the transmission of message for a predetermined period of time upon backpressure signal | |
| US6335934B1 (en) | Distributed type switching system | |
| JP3859864B2 (ja) | キュー管理システム | |
| JP2837651B2 (ja) | 通信システム | |
| JPH04245742A (ja) | パケットデータトラヒックの伝送方法及び装置 | |
| EP0796546A1 (en) | Large capacity atm switch | |
| JPH06197120A (ja) | セル多重化回路 | |
| JPH08307432A (ja) | 通信方法 | |
| JP2003018186A (ja) | 通信装置及び通信制御方法 | |
| US20070204114A1 (en) | Configurable Hardware Scheduler Calendar Search Algorithm | |
| US6490640B1 (en) | Packet data switching apparatus | |
| US20030058879A1 (en) | Scalable hardware scheduler time based calendar search algorithm | |
| JP2001177575A (ja) | 優先制御方式 | |
| EP1221647A1 (en) | Virtual insertion of cells from a secondary source into a fifo | |
| US8139594B2 (en) | Apparatus and method to coordinate calendar searches in a network scheduler given limited resources | |
| JPH05227211A (ja) | パケット交換システム | |
| JP3168250B2 (ja) | Ａｔｍセルスイッチング装置 | |
| US6151303A (en) | Method of asynchronous transfer mode (ATM) switching and an ATM switching equipment | |
| JP4387530B2 (ja) | 無線基地局装置 | |
| JP3197152B2 (ja) | セル交換装置 | |
| JPH03235448A (ja) | Ａｔｍセル多重方式 | |
| JPH09116569A (ja) | スイッチングハブ |