JPH03235448A - Ａｔｍセル多重方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はＡＴＭセル多重方式、より具体的にはＡＴＭ交
換機におけるセル多重化方式に関する。

（従来の技術） 近年、多種多用な通信サービスの要求に対応できる統合
ネットワークとして、ＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕ
ｓ　Ｔｒａｎｓｆｅｒ　ｍｏｄｅ）通信方式が注目され
ている。この通信方式に適用されるＡＴＶ交換機には、
様々な伝送速度でセルを送出する端末が収容されている
。ＡＴＭ交換機に接続される端末は、ＣＢＲ［Ｃｏｎｔ
ｉｎｕｏｕｓ　Ｂｉｔ　Ｒａｔｅ）　系とＶＢＲｆＶａ
ｒｉａｂｌｅＢｉｔ　Ｒａｔｅ）系に大別される。

ＣＢＲ系の端末は、一定速度でセルを送出するたとえば
電話端末などである。また、ＶＢＲ系の端末は、セルの
送出速度が変動して瞬時に大量のセルを送出するバース
ト性のある端末であり、たとえば動画像端末またはコン
ピュータ端末などである。ＡＴＭ交換機はこれら端末か
ら送られてくるセルを受信すると、これをバッファに一
旦蓄積し、各バッファからのセルをバスで多重化して集
線する。各バッファは競合回路を有し、この回路により
決定されたバッファ間の転送順位でセルがバスに多重化
されて交換機へ転送される。

ＶＢＲ系の端末では、セルを送出する前に、交換機に対
してセルの最大伝送レートおよび平均伝送レートなどを
予め申告する。交換機側は、この申告により、ＶＢＲ系
から瞬間的にセルが多量に流入した場合でも、一部のセ
ルを廃棄する流量規制を行なうことによって、ＣＢＲ系
セルの送出遅延やバッファからのオーバフローを防止し
ている。

（発明が解決しようとする課題） しかしながらこのような従来技術の方式では、ＣＢＲ系
セルの保護のためにＣＢＲ系セルの有無に関係なく　Ｖ
ＯＲ系セルの流量を抑制するので、ＶＢＲ系端末にとっ
て重要なセルが廃棄され、ＶＢＲ系の伝送品質、伝送効
率が低下するという欠点があった。

本発明はこのような従来技術の欠点を解消し、ＣＢＲ系
セルの有無によりＶＢＲ系セルの流量規制を行なうこと
により、ＣＢＲ系およびＶＢＲ系の両者について伝送品
質および効率を劣化させずに多重を行なうＡＴＭセル多
重方式を提供することを目的とする。

（課題を解決するための手段） 本発明によるＡＴＶセル多重方式は、伝送速度が一定の
セルが入力されこのセルを蓄積する複数の第１の記憶手
段と、セル伝送速度が変動しバースト的にセルが入力さ
れ、このセルを蓄積する第２の記憶手段と、第１および
第２の記憶手段から出力されるセルが多重化されて伝送
されるバスと、複数の第１の記憶手段のセル出力の優先
順位を決める競合手段と、第１および第２の記憶手段に
セルを検出すると、第１の記憶手段のセルを優先してバ
スに出力するように第１および第２の記憶手段を制御す
る制御手段とを有する。

（作　用） 本発明によるＡＴＶセル多重方式では、制御手段は、複
数の第１の記憶手段、および第２の記憶手段の双方にセ
ルが蓄積されたことを検出すると、第１の記憶手段のセ
ルを優先的に多重出力するよう制御する。第１の記憶手
段に蓄積されたセルは、競合手段により相互の優先順位
が調整され、バスに出力される。

（実施例） 次に本発明のＡＴＶセル多重方式の実施例を添付図面を
参照して詳細に説明するが、これに先立って、本発明の
より良い理解のために、従来技術によるＡＴＭセル多重
方式について説明する。

第３図には、従来のＡＴＭセル多重方式の中継方式が示
されている。ＡＴＭ交換機５０は、端末（図示せず）か
らのセルをバッファ７０−１〜７０−ｎおよび７２を介
して集信する。伝送速度が一定な電話端末などのＣＢＲ
系のセルは、伝送路２００−１〜２００−ｎよりバッフ
ァ７０−１〜７０−ｎに集められる。また、伝送速度が
変動し、バースト的なセルが発生するＶＢＲ系のコンピ
ュータまたは動画像などの端末からのセルは、伝送路２
１０、流量規制部９０を介してバッファ７２に集められ
る。

バッファ７０−１〜７０−ｎおよび７２に蓄積されたセ
ルは、競合回路８０−１〜８Ｇ−ｎおよび８２によって
、　ＡＴＭ交換機５０に転送される順番が決められる。

ＡＴＶ交換機５０は、この順番で各バッファ７０からの
セルの出力を多重化してバス７４より集信する。流量規
制部９０は、バーストセルが申告値をオーバして流入す
ると、ＣＢＲ系のバッファ７０にセルがない場合でも、
バッファ７２のセルの申告値オーバ分相当を廃棄し、こ
れに蓄積されているセル量を少なくする。このように、
ＶＢＲ系のバッファ７２に蓄積されているセルを少なく
することによってＶＢＲ系セルの転送時間を短かくし、
ＣＢＲ系のバッファ７０のセルと競合制御になった場合
に、セル転送の遅延またはセル廃棄を防いでいる。

本発明の実施例では、従来の競合制御による直列な順位
でなく、ＣＢＲ系とＶＢＲ系のセルを並列に転送させる
共存制御により、両系のセルの遅延や廃棄を防止する。

第１図に本発明のＡＴＭセル多重方式の実施例を示す。

ＣＢＲ系の端末＃ｌ〜＃ｎは、伝送路１００−１〜１０
０−ｎを介してそれぞれバッファ１Ｏ−１−１０−ｎに
接続されている。これらバッファｌＯは、ＣＢＲ系端末
から受信したセルを多重化するため、これらセルを一旦
蓄積する配憶部である。バッファ１Ｏ−１−１０−ｎは
。

制御線１１２−１　＝ｌ１２−ｎを介して競合回路１２
−１〜１２−ｎに接続されている。競合回路１２は、バ
ッファＩＯに蓄積されたセルのバス競合の調整を行なう
回路である。各バッファｌ口はバス１２０に接続され、
バス競合に勝ったセルがバス１０７に送出される。

また、ＶＢＲ系の端末１８は、伝送路１０２を介してバ
ッファ１４に接続されている。バッファ１４は、バッフ
ァ１０と同様にＶＢＲ系端末１８からのセルを一旦受信
蓄積するメモリである。バッファ１４は制御線１１４を
介して流量規制部１６に接続されている。

流量規制部１６は、制御線１１０を介し各バッファ１０
および１４に接続されている。

流量規制部Ｉ６は、こららバッファに蓄積されたセルを
多重化してバス１２０に送り出す制御部である。すなわ
ち、流量規制部１６は、これらバッファからＣＢＲ系と
ＶＢＲ系のセルの有無を検出し、ＣＢＲ系にセルがある
場合には競合回路１２の順番でセルを送出させ、両系に
セルがある場合には、入力セルの少ないＣＢＲ系を先行
させてバス１２０に送出する。バス１２０に送られたセ
ルは信号線１３０を介してＡ［Ｍ交換機５０に転送され
る。

動作を説明する。ＣＢＲ系端末＃ｌ〜＃ｎから送出され
たセルは、信号線１００を通って−Ｈバッファ１０に蓄
積される。バッファＩＯに１セルが蓄積されると、その
時点で競合回路１２によりバス１２０のバス競合に参加
する。そして、競合に勝ったセルが信号線１３０を介し
交換機５０に送られる。

ＶＢＲ系端末からのセルもまた、−旦バッファ１４に蓄
積される。そして、このバッファ１４に１セル蓄積され
た時点で、流量規制部１６により信号綿１１０を介しＣ
ＢＲ系セルが各バッファ１０内にあるかどうかを確認す
る。そして、流量規制部１４は、Ｃｌ１Ｒ系セルが存在
していれば、バッファ１４でバス１２０が空になるのを
待ち、またＣＢＲ系セルが無ければ、バッファ１４に蓄
積されているＶＯＲ系セルを信号線１３０を介しＡＴＭ
交換Ｗａ５０に送出するよう制（卸する。

第２図は１本実施例における多重方式の動作例を示す説
明図である。ここでは、ｎ個のＣＢＲ系端末のうち、端
末＃１、＃２および＃ｎの３チヤネルが通話中であり、
その伯に１つのＶＢＲ系端末１８が通信中の場合が示さ
れている。同図において、ＣＢＲ系端末＃ｌにおけるセ
ルはセル１１−１−４として、ＣＢＲ系端末＃２におけ
るセルはセル２−１〜２−２として、ＣＢＲ系端末＃ｎ
のはセルｎ−１〜ロー４として、それぞれ示されている
。また、ＶＢＲ系端末」８のセルはセルＶｌ−Ｖ１６で
示されている。同図における横軸は時間の経過を示して
いる。このため、これらセル間の時間間隔が狭いほど、
また連続するセルの数が多いほど端末からの情報量が多
い。

また、同図に示されているｒ　ＣＢＲ系セルの有無」は
、ＣＢＲ系端末＃１〜＃ｎにおけるセルの有無を示す信
号であり、信号線１１０を介し流量規制部１６に伝えら
れる。さらに、同図のｒ　ＡＴＭ多重後」は、ＣＢＲ系
とＶＢＲ系端末からのセルが多重化されて、信号線１３
０上に伝送されたときの様子を示したものである。

流量規制部１６は、ＶＢＲ系のバッファ５のセルの有無
を検出すると、各バッファｌＯのセルの送出を次のよう
に制御する。すなわち、流量規制部１６は、ＶＢＲ系の
セルがバッファ１４に蓄積された場合、同時にＣＢＲ系
のバッファｌＯにセルがある場合にはＶＢＲ系セルをバ
ス１２０に送出せず、ＣＢＲ系セルが同時に存在しない
ときにバス１２０に送出する。

（発明の効果） このように本発明によれば、ＣＢＲ系セルの有無により
ＶＢＲ系セルの流入を規制するように構成したので、Ｖ
ＢＲ系セルが瞬時的に大量に流入してきたとしても、Ｃ
ＢＲ系セルの遅延時間が増大したり、セル紛失が生した
りすることはない。また、ＣＢＲ系セルが同時に存在し
ない場合には、ＶＢＲ系セルを送出できるので、ＶＢＲ
系端末に対する規制が緩和でき、伝送品質の劣化を抑制
できると同時に、バスの多重効率を向上させる効果があ
る。

【図面の簡単な説明】

第１図は本発明におけるＡＴＭセル多重方式の実施例を
示すＡＴＶ交換機の集綿方式図、第２図は、第１図の実
施例における動作を説明する動作説明図、 第３図は、従来技術におけるＡｎ４セル多重方式の構成
図である。 主要部　の′−の説明 １Ｏ−１−１０−ｎ、　１４．　　バッファ１２・・・
・・・　　競合回路

Claims (1)

1. 【特許請求の範囲】 伝送速度が一定のセルが入力され、該セルを蓄積する複
   数の第１の記憶手段と、 セル伝送速度が変動しバースト的にセルが入力され、該
   セルを蓄積する第２の記憶手段と、第１および第２の記
   憶手段から出力されるセルが多重化されて伝送されるバ
   スと、 前記複数の第１の記憶手段のセル出力の優先順位を決め
   る競合手段と、 第１および第２の記憶手段にセルを検出すると、第１の
   記憶手段のセルを優先して前記バスに出力するように第
   １および第２の記憶手段を制御する制御手段とを有する
   ことを特徴とするＡＴＭセル多重方式。