JPH06196835A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JPH06196835A JPH06196835A JP34298992A JP34298992A JPH06196835A JP H06196835 A JPH06196835 A JP H06196835A JP 34298992 A JP34298992 A JP 34298992A JP 34298992 A JP34298992 A JP 34298992A JP H06196835 A JPH06196835 A JP H06196835A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- semiconductor element
- wiring layer
- metallized wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】メタライズ配線層に電気抵抗値が常に一定の抵
抗体を接続させ、内部に収容する半導体素子の発生する
高調波ノイズがメタライズ配線層を介して外部電気回路
に伝搬されるのを有効に防止するとともに該ノイズによ
って外部電気回路に接続されている他の半導体装置に誤
動作が発生するのを皆無とした配線基板を提供すること
にある。 【構成】絶縁基体１に配線層４を配設するとともに該配
線層４に抵抗体６を接続してなる配線基板であって、前
記抵抗体６を絶縁物粒子６ａの表面に金属膜６ｂを被着
させた粉体６ｃで形成した。
抗体を接続させ、内部に収容する半導体素子の発生する
高調波ノイズがメタライズ配線層を介して外部電気回路
に伝搬されるのを有効に防止するとともに該ノイズによ
って外部電気回路に接続されている他の半導体装置に誤
動作が発生するのを皆無とした配線基板を提供すること
にある。 【構成】絶縁基体１に配線層４を配設するとともに該配
線層４に抵抗体６を接続してなる配線基板であって、前
記抵抗体６を絶縁物粒子６ａの表面に金属膜６ｂを被着
させた粉体６ｃで形成した。
Description
【０００１】
【産業上の利用分野】本発明は混成集積回路装置や半導
体素子を収容する半導体素子収納用パッケージ等に使用
される配線基板の改良に関するものである。
体素子を収容する半導体素子収納用パッケージ等に使用
される配線基板の改良に関するものである。
【０００２】
【従来技術】従来、配線基板、例えば半導体素子を収容
する半導体素子収納用パッケージの絶縁基体に使用され
る配線基板は一般に、ガラスセラミックス焼結体等の電
気絶縁材料から成り、その上面略中央部に半導体素子を
収容するための凹部及び該凹部周辺から外周部にかけて
導出された銅等の金属粉末から成る複数個のメタライズ
配線層を有してなり、絶縁基体の凹部底面に半導体素子
をガラス、樹脂、ロウ材等の接着剤を介して接着固定す
るとともに半導体素子の各電極をボンディングワイヤを
介してメタライズ配線層に電気的に接続させ、しかる
後、前記絶縁基体の上面に蓋体をガラス、樹脂等の封止
材を介して接合させ、絶縁基体と蓋体とから成る容器内
部に半導体素子を気密に封止することによって製品とし
ての半導体装置となる。
する半導体素子収納用パッケージの絶縁基体に使用され
る配線基板は一般に、ガラスセラミックス焼結体等の電
気絶縁材料から成り、その上面略中央部に半導体素子を
収容するための凹部及び該凹部周辺から外周部にかけて
導出された銅等の金属粉末から成る複数個のメタライズ
配線層を有してなり、絶縁基体の凹部底面に半導体素子
をガラス、樹脂、ロウ材等の接着剤を介して接着固定す
るとともに半導体素子の各電極をボンディングワイヤを
介してメタライズ配線層に電気的に接続させ、しかる
後、前記絶縁基体の上面に蓋体をガラス、樹脂等の封止
材を介して接合させ、絶縁基体と蓋体とから成る容器内
部に半導体素子を気密に封止することによって製品とし
ての半導体装置となる。
【０００３】しかしながら、近時、コンピューター等の
情報処理装置は情報の高速処理化が急激に進んでおり、
該情報処理装置に情報を高速処理させるために半導体素
子を高速作動させた場合、半導体素子より高調波ノイズ
が発生し、これが電気信号とともにメタライズ配線層を
伝搬して外部電気回路に接続されている他の半導体装置
に入り込み、他の半導体装置に誤動作を起こさせて情報
処理装置を正常に作動させることができないという欠点
を有していた。
情報処理装置は情報の高速処理化が急激に進んでおり、
該情報処理装置に情報を高速処理させるために半導体素
子を高速作動させた場合、半導体素子より高調波ノイズ
が発生し、これが電気信号とともにメタライズ配線層を
伝搬して外部電気回路に接続されている他の半導体装置
に入り込み、他の半導体装置に誤動作を起こさせて情報
処理装置を正常に作動させることができないという欠点
を有していた。
【０００４】そこで、上記欠点を解消するために絶縁基
体の凹部周辺に酸化ルテニウム等から成る抵抗体材料を
ガラス材を介して被着形成し、これを各メタライズ配線
層に直列に接続することによってメタライズ配線層を伝
搬する高調波ノイズを減衰させ、他の半導体装置へのノ
イズの入り込みを有効に防止することが試みられてい
る。
体の凹部周辺に酸化ルテニウム等から成る抵抗体材料を
ガラス材を介して被着形成し、これを各メタライズ配線
層に直列に接続することによってメタライズ配線層を伝
搬する高調波ノイズを減衰させ、他の半導体装置へのノ
イズの入り込みを有効に防止することが試みられてい
る。
【０００５】
【発明が解決しようとする課題】しかしながら、絶縁基
体の凹部周辺に酸化ルテニウム等から成る抵抗体材料を
ガラス材を介して被着形成した場合、該酸化ルテニウム
はルテニウム原子と酸素原子との原子間結合力が弱いた
め大きな電流が流れるとルテニウム原子と酸素原子とが
分離し酸化ルテニウム結晶が破壊されて電気抵抗値に大
きな変化が発生し、その結果、メタライズ配線層を伝搬
する高調波ノイズを有効に減衰させることができなくな
り、他の半導体装置に誤動作を起こさせてしまうという
解決すべき課題を有していた。
体の凹部周辺に酸化ルテニウム等から成る抵抗体材料を
ガラス材を介して被着形成した場合、該酸化ルテニウム
はルテニウム原子と酸素原子との原子間結合力が弱いた
め大きな電流が流れるとルテニウム原子と酸素原子とが
分離し酸化ルテニウム結晶が破壊されて電気抵抗値に大
きな変化が発生し、その結果、メタライズ配線層を伝搬
する高調波ノイズを有効に減衰させることができなくな
り、他の半導体装置に誤動作を起こさせてしまうという
解決すべき課題を有していた。
【０００６】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的はメタライズ配線層に電気抵抗値が常に一
定の抵抗体を接続させ、内部に収容する半導体素子の発
生する高調波ノイズがメタライズ配線層を介して外部電
気回路に伝搬されるのを有効に防止するとともに該ノイ
ズによって外部電気回路に接続されている他の半導体装
置に誤動作が発生するのを皆無とした配線基板を提供す
ることにある。
で、その目的はメタライズ配線層に電気抵抗値が常に一
定の抵抗体を接続させ、内部に収容する半導体素子の発
生する高調波ノイズがメタライズ配線層を介して外部電
気回路に伝搬されるのを有効に防止するとともに該ノイ
ズによって外部電気回路に接続されている他の半導体装
置に誤動作が発生するのを皆無とした配線基板を提供す
ることにある。
【０００７】
【課題を解決するための手段】本発明は絶縁基体に配線
層を配設するとともに該配線層に抵抗体を接続してなる
配線基板であって、前記抵抗体を絶縁物粒子の表面に金
属膜を被着させた粉体で形成したことを特徴とするもの
である。
層を配設するとともに該配線層に抵抗体を接続してなる
配線基板であって、前記抵抗体を絶縁物粒子の表面に金
属膜を被着させた粉体で形成したことを特徴とするもの
である。
【０００８】
【実施例】次に本発明の配線基板を半導体素子を収容す
る半導体素子収納用パッケージを例に採って説明する。
る半導体素子収納用パッケージを例に採って説明する。
【０００９】図１及び図２は本発明の配線基板を用いた
半導体素子収納用パッケージの一実施例を示し、1 は電
気絶縁材料から成る絶縁基体であり、2 は同じく電気絶
縁材料から成る蓋体である。この絶縁基体1 と蓋体2 と
で半導体素子を収容するための容器が構成される。
半導体素子収納用パッケージの一実施例を示し、1 は電
気絶縁材料から成る絶縁基体であり、2 は同じく電気絶
縁材料から成る蓋体である。この絶縁基体1 と蓋体2 と
で半導体素子を収容するための容器が構成される。
【００１０】前記絶縁基体1 はその上面略中央部に半導
体素子3 を収容するための空所を形成する凹部1aが設け
てあり、該凹部1a底面には半導体素子3 が樹脂、ガラ
ス、ロウ材等の接着剤を介して載置固定される。
体素子3 を収容するための空所を形成する凹部1aが設け
てあり、該凹部1a底面には半導体素子3 が樹脂、ガラ
ス、ロウ材等の接着剤を介して載置固定される。
【００１１】前記絶縁基体1 はガラスセラミックス焼結
体等の電気絶縁材料から成り、例えば、36重量％の酸化
アルミニウム(Al 2 O 3 ) 、27重量％の酸化珪素(Si
O2 ) 、27重量％の酸化マグネシウム(MgO) 、8 重量％
の酸化ホウ素(B2 O 3 ) 、0.7 重量％の酸化リチウム(L
i 2 O)及び酸化ナトリウム(Na 2 O ) 、0.6 重量％の酸
化カリウム(K2 O)を1500〜1530℃の温度で処理してスピ
ネル系結晶化ガラスを形成し、次ぎに前記スピネル系結
晶化ガラスを微粉砕するとともに適当な有機バインダ
ー、溶剤等を添加して泥漿状となすとともにこれを従来
周知のドクターブレード法やカレンダーロール法等を採
用することによってグリーンシート( 生シート) を形成
し、しかる後、前記グリーンシートに適当な打ち抜き加
工を施すとともに複数枚積層し、800 〜1000℃の温度で
焼成することによって製作される。
体等の電気絶縁材料から成り、例えば、36重量％の酸化
アルミニウム(Al 2 O 3 ) 、27重量％の酸化珪素(Si
O2 ) 、27重量％の酸化マグネシウム(MgO) 、8 重量％
の酸化ホウ素(B2 O 3 ) 、0.7 重量％の酸化リチウム(L
i 2 O)及び酸化ナトリウム(Na 2 O ) 、0.6 重量％の酸
化カリウム(K2 O)を1500〜1530℃の温度で処理してスピ
ネル系結晶化ガラスを形成し、次ぎに前記スピネル系結
晶化ガラスを微粉砕するとともに適当な有機バインダ
ー、溶剤等を添加して泥漿状となすとともにこれを従来
周知のドクターブレード法やカレンダーロール法等を採
用することによってグリーンシート( 生シート) を形成
し、しかる後、前記グリーンシートに適当な打ち抜き加
工を施すとともに複数枚積層し、800 〜1000℃の温度で
焼成することによって製作される。
【００１２】また前記絶縁基体1 には凹部1a周辺部から
容器の外部にかけて導出する複数個のメタライズ配線層
4 が形成されており、該メタライズ配線層4 の凹部1a周
辺部側には半導体素子3 の各電極がボンディングワイヤ
7 を介して接続され、また容器の外部に導出された部位
には外部電気回路と接続される外部リード端子5 が銀ロ
ウ等のロウ材を介し取着されている。
容器の外部にかけて導出する複数個のメタライズ配線層
4 が形成されており、該メタライズ配線層4 の凹部1a周
辺部側には半導体素子3 の各電極がボンディングワイヤ
7 を介して接続され、また容器の外部に導出された部位
には外部電気回路と接続される外部リード端子5 が銀ロ
ウ等のロウ材を介し取着されている。
【００１３】前記メタライズ配線層4 は半導体素子3 の
各電極を外部リード端子5 に電気的に接続させる作用を
為し、銅等の金属粉末から成り、該銅粉末に適当な有機
溶剤、溶媒を添加混合して得た金属ペーストを予め絶縁
基体1 と成るグリーンシートに従来周知のスクリーン印
刷法等を採用し、所定パターンに印刷塗布しておくこと
によって絶縁基体1 の凹部1a周辺部から容器の外部にか
けて導出するよう被着形成される。
各電極を外部リード端子5 に電気的に接続させる作用を
為し、銅等の金属粉末から成り、該銅粉末に適当な有機
溶剤、溶媒を添加混合して得た金属ペーストを予め絶縁
基体1 と成るグリーンシートに従来周知のスクリーン印
刷法等を採用し、所定パターンに印刷塗布しておくこと
によって絶縁基体1 の凹部1a周辺部から容器の外部にか
けて導出するよう被着形成される。
【００１４】尚、前記メタライズ配線層４はその露出す
る表面にニッケル、金等の耐蝕性に優れ、且つロウ材と
の濡れ性が良い金属を1.0 乃至20.0μm の厚みにメッキ
法により層着させておくと、メタライズ配線層4 の酸化
腐食を有効に防止することができるとともにメタライズ
配線層4 への外部リード端子5 のロウ付けを強固となす
ことができる。従って、前記メタライズ配線層4 にはそ
の露出する表面にニッケル、金等を1.0 乃至20.0μm の
厚みに層着させておくことが好ましい。
る表面にニッケル、金等の耐蝕性に優れ、且つロウ材と
の濡れ性が良い金属を1.0 乃至20.0μm の厚みにメッキ
法により層着させておくと、メタライズ配線層4 の酸化
腐食を有効に防止することができるとともにメタライズ
配線層4 への外部リード端子5 のロウ付けを強固となす
ことができる。従って、前記メタライズ配線層4 にはそ
の露出する表面にニッケル、金等を1.0 乃至20.0μm の
厚みに層着させておくことが好ましい。
【００１５】また前記メタライズ配線層4 はその凹部1a
周辺の途中に図2 に示す如く、抵抗体6 が直列に接続さ
れており、該抵抗体6 はメタライズ配線層4 を伝搬する
半導体素子３が作動時に発生した高調波ノイズを減衰さ
せる作用を為す。
周辺の途中に図2 に示す如く、抵抗体6 が直列に接続さ
れており、該抵抗体6 はメタライズ配線層4 を伝搬する
半導体素子３が作動時に発生した高調波ノイズを減衰さ
せる作用を為す。
【００１６】前記抵抗体6 は図3 に示す如く、セラミッ
クやガラス等から成る絶縁物粒子6aの表面に銅、銀、タ
ングステン、モリブデン等の金属膜6bを被着させた粉体
6cからなり、該粉体6cに適当な有機溶剤、溶媒を添加混
合して得た抵抗体ペーストを絶縁基体1 と成るグリーン
シートに従来周知のスクリーン印刷法等を採用し、所定
パターンに印刷塗布しておくことによってメタライズ配
線層4 の凹部1a周辺の途中に被着形成される。
クやガラス等から成る絶縁物粒子6aの表面に銅、銀、タ
ングステン、モリブデン等の金属膜6bを被着させた粉体
6cからなり、該粉体6cに適当な有機溶剤、溶媒を添加混
合して得た抵抗体ペーストを絶縁基体1 と成るグリーン
シートに従来周知のスクリーン印刷法等を採用し、所定
パターンに印刷塗布しておくことによってメタライズ配
線層4 の凹部1a周辺の途中に被着形成される。
【００１７】前記絶縁物粒子6aの表面に金属膜6bを被着
させた粉体6cから成る抵抗体6 は各粉体6cの金属膜6bが
強固な接合力を有する金属結合で接合されており、抵抗
体6に大きな電流が流れても結合が破れることはなく、
その結果、抵抗体6 の電気抵抗値が常に一定となり、メ
タライズ配線層４を伝搬する半導体素子３が作動時に発
生した高調波ノイズを長期間にわたり有効に除去するこ
とができる。
させた粉体6cから成る抵抗体6 は各粉体6cの金属膜6bが
強固な接合力を有する金属結合で接合されており、抵抗
体6に大きな電流が流れても結合が破れることはなく、
その結果、抵抗体6 の電気抵抗値が常に一定となり、メ
タライズ配線層４を伝搬する半導体素子３が作動時に発
生した高調波ノイズを長期間にわたり有効に除去するこ
とができる。
【００１８】尚、前記抵抗体6 を形成する粉体6cはその
絶縁物粒子6aが抵抗体6 の電気抵抗値を所望する値に上
げる作用を為し、絶縁物粒子6aの粒径が１μm 未満であ
ると絶縁基体1 となるグリーンシートに抵抗体ペースト
をスクリーン印刷法により印刷塗布し絶縁基体1 に所定
の抵抗体6 を被着形成する際、抵抗体ペーストのチクソ
トロピー性が悪くなって所定の抵抗体6 を正確に形成す
るのが困難となり、また5 μm を越えると絶縁基体1 と
なるグリーンシートに抵抗体ペーストをスクリーン印刷
法により印刷塗布し、絶縁基体1 に抵抗体6 を被着形成
する際、抵抗体ペーストがスクリーンマスクにつまって
所定の抵抗体6 を形成するのが困難となる。従って、前
記抵抗体6 を形成する粉体6cはその絶縁物粒子6aの粒径
を１乃至5 μm の範囲としておくことが好ましい。
絶縁物粒子6aが抵抗体6 の電気抵抗値を所望する値に上
げる作用を為し、絶縁物粒子6aの粒径が１μm 未満であ
ると絶縁基体1 となるグリーンシートに抵抗体ペースト
をスクリーン印刷法により印刷塗布し絶縁基体1 に所定
の抵抗体6 を被着形成する際、抵抗体ペーストのチクソ
トロピー性が悪くなって所定の抵抗体6 を正確に形成す
るのが困難となり、また5 μm を越えると絶縁基体1 と
なるグリーンシートに抵抗体ペーストをスクリーン印刷
法により印刷塗布し、絶縁基体1 に抵抗体6 を被着形成
する際、抵抗体ペーストがスクリーンマスクにつまって
所定の抵抗体6 を形成するのが困難となる。従って、前
記抵抗体6 を形成する粉体6cはその絶縁物粒子6aの粒径
を１乃至5 μm の範囲としておくことが好ましい。
【００１９】また前記抵抗体6 を形成する粉体6cの絶縁
物粒子6a表面に被着された金属膜6bは銅、アルミニウ
ム、タングステン等の金属材料から成り、該金属膜6bは
抵抗体6 に一定の電気抵抗値をもたせつつ導電性となす
作用を為し、絶縁物粒子6aに無電解メッキ法等を採用す
ることによって絶縁物粒子6a表面に被着される。
物粒子6a表面に被着された金属膜6bは銅、アルミニウ
ム、タングステン等の金属材料から成り、該金属膜6bは
抵抗体6 に一定の電気抵抗値をもたせつつ導電性となす
作用を為し、絶縁物粒子6aに無電解メッキ法等を採用す
ることによって絶縁物粒子6a表面に被着される。
【００２０】前記絶縁物粒子6a表面に被着される金属膜
6bはその膜厚が0.01μm 未満であると抵抗体6 の電気抵
抗値が極めて高くなり、メタライズ配線層４を伝搬する
電気信号が高調波ノイズとともに大きく減衰されて半導
体素子に電気信号を正確に出し入れすることが困難とな
り、また2 μm を越えると抵抗体6 の電気抵抗値が低く
なりメタライズ配線層4 を伝搬する高調波ノイズを有効
に除去することが困難となる。従って、前記絶縁物粒子
6a表面に被着される金属膜6bはその膜厚を0.01乃至2 μ
m の範囲としておくことが好ましい。
6bはその膜厚が0.01μm 未満であると抵抗体6 の電気抵
抗値が極めて高くなり、メタライズ配線層４を伝搬する
電気信号が高調波ノイズとともに大きく減衰されて半導
体素子に電気信号を正確に出し入れすることが困難とな
り、また2 μm を越えると抵抗体6 の電気抵抗値が低く
なりメタライズ配線層4 を伝搬する高調波ノイズを有効
に除去することが困難となる。従って、前記絶縁物粒子
6a表面に被着される金属膜6bはその膜厚を0.01乃至2 μ
m の範囲としておくことが好ましい。
【００２１】更に前記抵抗体6 が接続されたメタライズ
配線層4 はその一端に外部リード端子5 が銀ロウ等のロ
ウ材を介してロウ付けされており、該外部リード端子5
は内部に収容する半導体素子3 を外部電気回路に接続す
る作用を為し、外部リード端子5 を外部電気回路に接続
させることによって内部に収容される半導体素子3 はボ
ンディングワイヤ7 、抵抗体6 、メタライズ配線層4 及
び外部リード端子5 を介して外部電気回路と電気的に接
続されることとなる。
配線層4 はその一端に外部リード端子5 が銀ロウ等のロ
ウ材を介してロウ付けされており、該外部リード端子5
は内部に収容する半導体素子3 を外部電気回路に接続す
る作用を為し、外部リード端子5 を外部電気回路に接続
させることによって内部に収容される半導体素子3 はボ
ンディングワイヤ7 、抵抗体6 、メタライズ配線層4 及
び外部リード端子5 を介して外部電気回路と電気的に接
続されることとなる。
【００２２】前記外部リード端子5 はコバール金属( 鉄
ーニッケルーコバルト合金) や42アロイ( 鉄ーニッケル
合金) 等の金属材料から成り、コバール金属等のインゴ
ット( 塊) を圧延加工法や打ち抜き加工法等、従来周知
の金属加工法を採用することによって所定の板状に形成
される。
ーニッケルーコバルト合金) や42アロイ( 鉄ーニッケル
合金) 等の金属材料から成り、コバール金属等のインゴ
ット( 塊) を圧延加工法や打ち抜き加工法等、従来周知
の金属加工法を採用することによって所定の板状に形成
される。
【００２３】尚、前記外部リード端子5 はその外表面に
良導電性で、且つ耐蝕性に優れたニッケル、金等の金属
をメッキ法により1.0 乃至20.0μm の厚みに層着させて
おくと、外部リード端子5 の酸化腐食を有効に防止する
とともに外部リード端子5 と外部電気回路との電気的接
続を良好なものとなすことができる。従って、前記外部
リード端子5 はその外表面にニッケル、金等を1.0 乃至
20.0μm の厚みに層着させておくことが好ましい。
良導電性で、且つ耐蝕性に優れたニッケル、金等の金属
をメッキ法により1.0 乃至20.0μm の厚みに層着させて
おくと、外部リード端子5 の酸化腐食を有効に防止する
とともに外部リード端子5 と外部電気回路との電気的接
続を良好なものとなすことができる。従って、前記外部
リード端子5 はその外表面にニッケル、金等を1.0 乃至
20.0μm の厚みに層着させておくことが好ましい。
【００２４】かくして、本発明の半導体素子収納用パッ
ケージによれば、絶縁基体1 の凹部1a底面に半導体素子
3 を接着剤を介して接着固定するとともに半導体素子3
の各電極をメタライズ配線層4 にボンディングワイヤ7
を介して電気的に接続し、しかる後、絶縁基体1 の上面
に蓋体2 を封止材を介して接合させ、絶縁基体1 と蓋体
2 とから成る容器の内部に半導体素子3 を気密に収容さ
せることによって製品としての半導体装置となる。
ケージによれば、絶縁基体1 の凹部1a底面に半導体素子
3 を接着剤を介して接着固定するとともに半導体素子3
の各電極をメタライズ配線層4 にボンディングワイヤ7
を介して電気的に接続し、しかる後、絶縁基体1 の上面
に蓋体2 を封止材を介して接合させ、絶縁基体1 と蓋体
2 とから成る容器の内部に半導体素子3 を気密に収容さ
せることによって製品としての半導体装置となる。
【００２５】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、上述の実施例では本発明の配線
基板を半導体素子を収容する半導体素子収納用パッケー
ジの絶縁基体に適用した場合を例にとって説明したが、
混成集積回路装置等に使用される配線基板や一般の電子
部品が搭載される配線基板等にも適用可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、上述の実施例では本発明の配線
基板を半導体素子を収容する半導体素子収納用パッケー
ジの絶縁基体に適用した場合を例にとって説明したが、
混成集積回路装置等に使用される配線基板や一般の電子
部品が搭載される配線基板等にも適用可能である。
【００２６】
【発明の効果】本発明の配線基板によれば、絶縁基体に
配設したメタライズ配線層に、絶縁物粒子の表面に金属
膜を被着させた粉体から成る抵抗体を接続させたことか
ら抵抗体に大きな電流が流れても電気抵抗値を常に一定
となすことができ、その結果、半導体素子の作動時に発
生した高調波ノイズがメタライズ配線層を伝搬しようと
しても該ノイズは前記抵抗体で有効に減衰除去され、他
の半導体装置に誤動作を起こさせるようなことは皆無と
なる。
配設したメタライズ配線層に、絶縁物粒子の表面に金属
膜を被着させた粉体から成る抵抗体を接続させたことか
ら抵抗体に大きな電流が流れても電気抵抗値を常に一定
となすことができ、その結果、半導体素子の作動時に発
生した高調波ノイズがメタライズ配線層を伝搬しようと
しても該ノイズは前記抵抗体で有効に減衰除去され、他
の半導体装置に誤動作を起こさせるようなことは皆無と
なる。
【図１】本発明の配線基板を半導体素子を収容する半導
体素子収納用パッケージの絶縁基体に適用した場合の一
実施例を示す断面図である。
体素子収納用パッケージの絶縁基体に適用した場合の一
実施例を示す断面図である。
【図２】図１に示すパッケージの要部拡大断面図であ
る。
る。
【図３】図１に示すパッケージの抵抗体の構造を説明す
るための概略断面図である。
るための概略断面図である。
１・・・・・絶縁基体 ２・・・・・蓋体 ３・・・・・半導体素子 ４・・・・・メタライズ配線層 ６・・・・・抵抗体 ６ａ・・・・絶縁物粒子 ６ｂ・・・・金属膜 ６ｃ・・・・粉体
Claims (4)
- 【請求項１】絶縁基体に配線層を配設するとともに該配
線層に抵抗体を接続してなる配線基板であって、前記抵
抗体を絶縁物粒子の表面に金属膜を被着させた粉体で形
成したことを特徴とする配線基板。 - 【請求項２】前記粉体の絶縁物粒子の粒径が１乃至５μ
ｍであることを特徴とする請求項１に記載の配線基板。 - 【請求項３】前記粉体の金属膜の膜厚が０．０１乃至２
μｍであることを特徴とする請求項１に記載の配線基
板。 - 【請求項４】前記粉体の金属膜が銅、銀、タングステ
ン、モリブデンの少なくとも１種から成ることを特徴と
する請求項１に記載の配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34298992A JPH06196835A (ja) | 1992-12-24 | 1992-12-24 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34298992A JPH06196835A (ja) | 1992-12-24 | 1992-12-24 | 配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06196835A true JPH06196835A (ja) | 1994-07-15 |
Family
ID=18358078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34298992A Pending JPH06196835A (ja) | 1992-12-24 | 1992-12-24 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06196835A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0399401A (ja) * | 1989-09-12 | 1991-04-24 | Shinko Electric Ind Co Ltd | 抵抗体形成用の粉末と該粉末を用いて形成した抵抗体を持つセラミック基板 |
-
1992
- 1992-12-24 JP JP34298992A patent/JPH06196835A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0399401A (ja) * | 1989-09-12 | 1991-04-24 | Shinko Electric Ind Co Ltd | 抵抗体形成用の粉末と該粉末を用いて形成した抵抗体を持つセラミック基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000340687A (ja) | 半導体素子収納用パッケージ | |
| JP2851732B2 (ja) | 電子部品収納用パッケージ | |
| JPH06196835A (ja) | 配線基板 | |
| JP2735708B2 (ja) | セラミック配線基板 | |
| JP2738622B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003218660A (ja) | 圧電振動子収納用パッケージ | |
| JP3464138B2 (ja) | 電子部品収納用パッケージ | |
| JP4423181B2 (ja) | 複数個取り配線基板 | |
| JP2735759B2 (ja) | 半導体素子収納用パッケージ | |
| JPH11126836A (ja) | 圧電振動子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JP3464137B2 (ja) | 電子部品収納用パッケージ | |
| JP2828531B2 (ja) | 半導体素子収納用パッケージ | |
| JP3464136B2 (ja) | 電子部品収納用パッケージ | |
| JP3359536B2 (ja) | 電子部品収納用容器 | |
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JP2823720B2 (ja) | セラミック配線基板 | |
| JP3495247B2 (ja) | 電子部品収納用容器 | |
| JPH0637205A (ja) | セラミック配線基板 | |
| JPH11233661A (ja) | 電子部品収納用パッケージ | |
| JP2851740B2 (ja) | 電子部品収納用パッケージ | |
| JPH0888449A (ja) | セラミック配線基板 | |
| JPH11233659A (ja) | 電子部品収納用パッケージ | |
| JPH06151640A (ja) | 半導体素子収納用パッケージ |