JPH06188360A - パワーダウン形の電子機器 - Google Patents
パワーダウン形の電子機器Info
- Publication number
- JPH06188360A JPH06188360A JP33573792A JP33573792A JPH06188360A JP H06188360 A JPH06188360 A JP H06188360A JP 33573792 A JP33573792 A JP 33573792A JP 33573792 A JP33573792 A JP 33573792A JP H06188360 A JPH06188360 A JP H06188360A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- power
- down type
- diode
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 機能単位にその機能に相当する回路部の電源
を入り切り制御することにより、消費電流の低減を図る
構成のパワーダウン形の電子機器に関し、機能単位の回
路部の電源を切りにした状態で、他部から信号電圧が印
加されてもそこで使用しているＬＳＩの電源に回り込ま
ず、又、外部からの過大サージ電圧も保護するようにす
る。 【構成】 機能単位回路を構成するＣＭＯＳ素子１４，
１５を含む集積回路の入力端子を、第１のテェナーダイ
オード２２を介してアース端子ＧＮＤに、ダイオード１
２と第２のテェナーダイオード２１を介して電源端子Ｖ
ＣＣに接続した。
を入り切り制御することにより、消費電流の低減を図る
構成のパワーダウン形の電子機器に関し、機能単位の回
路部の電源を切りにした状態で、他部から信号電圧が印
加されてもそこで使用しているＬＳＩの電源に回り込ま
ず、又、外部からの過大サージ電圧も保護するようにす
る。 【構成】 機能単位回路を構成するＣＭＯＳ素子１４，
１５を含む集積回路の入力端子を、第１のテェナーダイ
オード２２を介してアース端子ＧＮＤに、ダイオード１
２と第２のテェナーダイオード２１を介して電源端子Ｖ
ＣＣに接続した。
Description
【０００１】
【産業上の利用分野】本発明は、たとえば、音楽用ディ
スクとデータ用ディスクとを選択的に再生するＣＤ−Ｒ
ＯＭ装置に於て、オーディオをプレイしない時には、オ
ーディオ回路部の電源を切るといった様に、機能単位に
電源の入り切り制御を行うことにより、節電を図り、ま
た、バッテリーの使用時間を延長するパワーダウン形の
電子機器に関するもので、特に、前記の機能単位が、Ｃ
ＭＯＳ ＬＳＩよりなるものに於て、有効な構成を提供
する。
スクとデータ用ディスクとを選択的に再生するＣＤ−Ｒ
ＯＭ装置に於て、オーディオをプレイしない時には、オ
ーディオ回路部の電源を切るといった様に、機能単位に
電源の入り切り制御を行うことにより、節電を図り、ま
た、バッテリーの使用時間を延長するパワーダウン形の
電子機器に関するもので、特に、前記の機能単位が、Ｃ
ＭＯＳ ＬＳＩよりなるものに於て、有効な構成を提供
する。
【０００２】
【従来の技術】従来のパワーダウン形ＣＤ−ＲＯＭ装置
として、図３に示すものが考えられている。図３は従来
のパワーダウン形ＣＤ−ＲＯＭ装置の回路ブロック図を
示すもので、図３に於て、１は、コントローラ部で、マ
イクロプロセッサ，ＲＯＭ，ＲＡＭ等で構成され、サー
ボアクセス等の指令を出す。２は、サーボアクセス部
で、コントローラ部１からの指令を受けて、スピンドル
モータの駆動とか、フォーカスアクチェータの駆動とか
を行い、データプレイ部３とオーディオプレイ部４に、
種々の指令を行う。４は、オーディオプレイ部で、音楽
用ＣＤをプレイする場合のみ、サーボアクセス部２から
の指令を受けて、データプレイ部３に於てディスクから
再生されたディジタル信号をアナログ信号に変換し、オ
ーディオ出力する。５，６，７は、コントローラ部１か
らの指令により、それぞれ、サーボアクセス部２、デー
タプレイ部３、及びオーディオプレイ部４の電源を選択
的に供給する単位電源スイッチである。８，９，１０
は、コントローラ部１からの指令により、それぞれ、コ
ントローラ部１からサーボアクセス部２への信号電圧を
カット、サーボアクセス部２からオーディオプレイ部４
への信号電圧をカット、あるいは、サーボアクセス部２
からデータプレイ部３への信号電圧をカットするライン
レシーバＩＣである。
として、図３に示すものが考えられている。図３は従来
のパワーダウン形ＣＤ−ＲＯＭ装置の回路ブロック図を
示すもので、図３に於て、１は、コントローラ部で、マ
イクロプロセッサ，ＲＯＭ，ＲＡＭ等で構成され、サー
ボアクセス等の指令を出す。２は、サーボアクセス部
で、コントローラ部１からの指令を受けて、スピンドル
モータの駆動とか、フォーカスアクチェータの駆動とか
を行い、データプレイ部３とオーディオプレイ部４に、
種々の指令を行う。４は、オーディオプレイ部で、音楽
用ＣＤをプレイする場合のみ、サーボアクセス部２から
の指令を受けて、データプレイ部３に於てディスクから
再生されたディジタル信号をアナログ信号に変換し、オ
ーディオ出力する。５，６，７は、コントローラ部１か
らの指令により、それぞれ、サーボアクセス部２、デー
タプレイ部３、及びオーディオプレイ部４の電源を選択
的に供給する単位電源スイッチである。８，９，１０
は、コントローラ部１からの指令により、それぞれ、コ
ントローラ部１からサーボアクセス部２への信号電圧を
カット、サーボアクセス部２からオーディオプレイ部４
への信号電圧をカット、あるいは、サーボアクセス部２
からデータプレイ部３への信号電圧をカットするライン
レシーバＩＣである。
【０００３】以上の様に構成されたパワーダウン形ＣＤ
−ＲＯＭ装置について、以下その動作について説明す
る。スタンバイ時には、コントローラ部１の電源だけが
入れられ、ホストＣＰＵや、オペレータからの指示を待
つ。この時、サーボアクセス部２とデータプレイ部３及
びオーディオプレイ部４の電源は切られているので、不
要な信号電圧がかからないように、８，９，１０のライ
ンレシーバＩＣのゲートは、信号をカットするようにコ
ントロールされている。
−ＲＯＭ装置について、以下その動作について説明す
る。スタンバイ時には、コントローラ部１の電源だけが
入れられ、ホストＣＰＵや、オペレータからの指示を待
つ。この時、サーボアクセス部２とデータプレイ部３及
びオーディオプレイ部４の電源は切られているので、不
要な信号電圧がかからないように、８，９，１０のライ
ンレシーバＩＣのゲートは、信号をカットするようにコ
ントロールされている。
【０００４】次に、データディスクをリードする指令が
きた場合には、コントローラ部１とサーボアクセス部２
及びデータプレイ部３の電源が入れられる。この時、オ
ーディオプレイ部４の電源は切られているので、不要な
信号電圧がかからないように、ラインレシーバＩＣ９の
ゲートは、信号をカットするようにコントロールされて
いる。
きた場合には、コントローラ部１とサーボアクセス部２
及びデータプレイ部３の電源が入れられる。この時、オ
ーディオプレイ部４の電源は切られているので、不要な
信号電圧がかからないように、ラインレシーバＩＣ９の
ゲートは、信号をカットするようにコントロールされて
いる。
【０００５】従来なぜこういった回路構成をとらなけれ
ばならないかというと、一般に、図４に示す様に、ＣＭ
ＯＳ素子１４，１５，１６，１７を含む ＬＳＩでは、
入出力端子に外部から過大なサージ電圧が印加された場
合の破壊保護用ダイオード１２と１３及び１８と１９
が、入出力端子と電源端子ＶＣＣ及びアースＧＮＤとの
間にそれぞれ接続されており、そのＣＭＯＳ ＬＳＩの
電源端子への供給を切りにした状態で、入出力端子に外
部から信号電圧が印加された場合、電流が電源端子へ回
り込んでしまい消費電流を低減できない為である。
ばならないかというと、一般に、図４に示す様に、ＣＭ
ＯＳ素子１４，１５，１６，１７を含む ＬＳＩでは、
入出力端子に外部から過大なサージ電圧が印加された場
合の破壊保護用ダイオード１２と１３及び１８と１９
が、入出力端子と電源端子ＶＣＣ及びアースＧＮＤとの
間にそれぞれ接続されており、そのＣＭＯＳ ＬＳＩの
電源端子への供給を切りにした状態で、入出力端子に外
部から信号電圧が印加された場合、電流が電源端子へ回
り込んでしまい消費電流を低減できない為である。
【０００６】
【発明が解決しようとする課題】上記従来の構成では、
ラインレシーバＩＣが多数個余分に必要な為、コストア
ップとともにスペースが大きくなり、更にラインレシー
バＩＣ自体で余分な電流を消費してしまうという問題点
を有していた。
ラインレシーバＩＣが多数個余分に必要な為、コストア
ップとともにスペースが大きくなり、更にラインレシー
バＩＣ自体で余分な電流を消費してしまうという問題点
を有していた。
【０００７】本発明は、上記従来の問題点を解決するも
ので、信号ライン入り切り用ラインレシーバＩＣを不要
にすることにより、コストダウン、省スペース、低消費
電流を提供することを目的とする。
ので、信号ライン入り切り用ラインレシーバＩＣを不要
にすることにより、コストダウン、省スペース、低消費
電流を提供することを目的とする。
【０００８】
【課題を解決するための手段】この目的を達成する為
に、本発明のパワーダウン形の電子機器は、前段の電気
回路の出力端子に、ＣＭＯＳ素子を含む複数の集積回路
の入力端子をそれぞれ接続し、その複数の集積回路の内
の少なくとも一つは前記電気回路の動作中に、その電源
端子に電源が選択的に供給遮断されるように構成された
パワーダウン形の電子機器に於て、その集積回路の入力
端子及び出力端子の少なくとも一方の端子を、第一のテ
ェナーダイオードを介してアース端子に、ダイオードと
第二のテェナーダイオードの直列回路を介して前記電源
端子に接続したことを特徴とするものである。
に、本発明のパワーダウン形の電子機器は、前段の電気
回路の出力端子に、ＣＭＯＳ素子を含む複数の集積回路
の入力端子をそれぞれ接続し、その複数の集積回路の内
の少なくとも一つは前記電気回路の動作中に、その電源
端子に電源が選択的に供給遮断されるように構成された
パワーダウン形の電子機器に於て、その集積回路の入力
端子及び出力端子の少なくとも一方の端子を、第一のテ
ェナーダイオードを介してアース端子に、ダイオードと
第二のテェナーダイオードの直列回路を介して前記電源
端子に接続したことを特徴とするものである。
【０００９】
【作用】この構成によれば集積回路の電源が切られてい
る場合に、入出力端子に通常電圧が印加されても、ダイ
オードにより電源ラインに流れる電流は阻止され、従っ
て回り込みは生じない。また、入出力端子に負の過大電
圧が印加された場合には、ティナーダイオードを通じて
アースラインに流れこみ、集積回路を保護する。さら
に、正の過大電圧が印加された場合には、ブレークした
ティナーダイオードとダイオードの直列回路を通じて電
源ラインに流れ、集積回路を保護する。
る場合に、入出力端子に通常電圧が印加されても、ダイ
オードにより電源ラインに流れる電流は阻止され、従っ
て回り込みは生じない。また、入出力端子に負の過大電
圧が印加された場合には、ティナーダイオードを通じて
アースラインに流れこみ、集積回路を保護する。さら
に、正の過大電圧が印加された場合には、ブレークした
ティナーダイオードとダイオードの直列回路を通じて電
源ラインに流れ、集積回路を保護する。
【００１０】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。図１は、サーボアクセス部２、デー
タプレイ部３、オーディオプレイ部４の入出力部を示す
もので、図４に示した従来構成と異なる点は、入力端子
２５とアースとの間及び出力端子２６とアースとの間に
挿入されていた従来構成に於けるダイオード１３，１９
をテェナーダイオード２２，２４に置換した点と、入力
端子２５と電源端子ＶＣＣ及び、出力端子２６と電源端
子ＶＣＣとの間に挿入されたダイオード１２，１８に、
直列にテェナーダイオード２１，２３を挿入した点であ
る。
しながら説明する。図１は、サーボアクセス部２、デー
タプレイ部３、オーディオプレイ部４の入出力部を示す
もので、図４に示した従来構成と異なる点は、入力端子
２５とアースとの間及び出力端子２６とアースとの間に
挿入されていた従来構成に於けるダイオード１３，１９
をテェナーダイオード２２，２４に置換した点と、入力
端子２５と電源端子ＶＣＣ及び、出力端子２６と電源端
子ＶＣＣとの間に挿入されたダイオード１２，１８に、
直列にテェナーダイオード２１，２３を挿入した点であ
る。
【００１１】このテェナーダイオード２１，２２，２
３，２４は、通常の入出力電圧ではブレークしないよう
に、最大入出力電圧の約１．２倍の値にテェナー電圧を
設定している。
３，２４は、通常の入出力電圧ではブレークしないよう
に、最大入出力電圧の約１．２倍の値にテェナー電圧を
設定している。
【００１２】この構成によれば、ＬＳＩの電源（ＶＣ
Ｃ）が切りの場合には、入出力端子に印加された通常の
電圧は、ＶＣＣラインに流れず、従って回り込みもな
い。この時、入出力端子に印加された負の過大電圧は、
テェナーダイオード（２２，２４）を通じて、ＧＮＤラ
インから流れ込み、保護するようになっており、正の過
大電圧は、ブレークしたテェナーダイオード（２１，２
３）と、ダイオード（１２，１８）を通じて、ＶＣＣラ
インに流れ、保護するようになっている。
Ｃ）が切りの場合には、入出力端子に印加された通常の
電圧は、ＶＣＣラインに流れず、従って回り込みもな
い。この時、入出力端子に印加された負の過大電圧は、
テェナーダイオード（２２，２４）を通じて、ＧＮＤラ
インから流れ込み、保護するようになっており、正の過
大電圧は、ブレークしたテェナーダイオード（２１，２
３）と、ダイオード（１２，１８）を通じて、ＶＣＣラ
インに流れ、保護するようになっている。
【００１３】一方、ＬＳＩの電源（ＶＣＣ）が入りの場
合にも、上記ＬＳＩの電源（ＶＣＣ）が切りの場合と同
様な方法で、正又は負の過大電圧が入出力端子に印加さ
れた場合には、保護される様になっている。
合にも、上記ＬＳＩの電源（ＶＣＣ）が切りの場合と同
様な方法で、正又は負の過大電圧が入出力端子に印加さ
れた場合には、保護される様になっている。
【００１４】以上の様に構成されたＣＤ−ＲＯＭ装置に
ついて、その動作を図２に従って説明する。
ついて、その動作を図２に従って説明する。
【００１５】まず、データディスクを再生し、オーディ
オをプレイしない時には、オーディオプレイ部４の電源
を切りにする。この時点では、サーボアクセス部２から
の信号電圧が、オーディオプレイ部４のＣＭＯＳ ＬＳ
Ｉに印加されているが、このＣＭＯＳ ＬＳＩは、その
対策をしているので問題はなく、よって、ラインレシー
バＩＣは不要である。
オをプレイしない時には、オーディオプレイ部４の電源
を切りにする。この時点では、サーボアクセス部２から
の信号電圧が、オーディオプレイ部４のＣＭＯＳ ＬＳ
Ｉに印加されているが、このＣＭＯＳ ＬＳＩは、その
対策をしているので問題はなく、よって、ラインレシー
バＩＣは不要である。
【００１６】同様に、データディスク，オーディオディ
スクとも再生しない時には、サーボアクセス部２とデー
タプレイ部３及びオーディオプレイ部４内のＣＭＯＳ
ＬＳＩの電源は切られているものの、その入出力ライン
には、外部からの信号電圧が印加されても、問題ないよ
うに対策されているので、ラインレシーバＩＣは不要で
ある。
スクとも再生しない時には、サーボアクセス部２とデー
タプレイ部３及びオーディオプレイ部４内のＣＭＯＳ
ＬＳＩの電源は切られているものの、その入出力ライン
には、外部からの信号電圧が印加されても、問題ないよ
うに対策されているので、ラインレシーバＩＣは不要で
ある。
【００１７】
【発明の効果】以上の様に本発明によれば、ＬＳＩの電
源を切った状態で、その入出力端子に電圧印加してもＣ
ＭＯＳ ＬＳＩを損傷することなく、かつ、その印加電
圧により電源あるいはアースに向けて電流が流れること
がない為、ラインレシーバＩＣを不要にし、コストダウ
ン、小形化、消費電流の低減をすることができる。
源を切った状態で、その入出力端子に電圧印加してもＣ
ＭＯＳ ＬＳＩを損傷することなく、かつ、その印加電
圧により電源あるいはアースに向けて電流が流れること
がない為、ラインレシーバＩＣを不要にし、コストダウ
ン、小形化、消費電流の低減をすることができる。
【図１】本発明のパワーダウン形の電子機器に使用され
るＣＭＯＳ ＬＳＩの一実施例の入出力部の回路図
るＣＭＯＳ ＬＳＩの一実施例の入出力部の回路図
【図２】本発明のパワーダウン形の電子機器の一実施例
のブロック図
のブロック図
【図３】従来例のパワーダウン形の電子機器のブロック
図
図
【図４】従来例で使用されるＣＭＯＳ ＬＳＩの入出力
部の回路図
部の回路図
１ コントローラ部 ２ サーボアクセス部 ３ データプレイ部 ４ オーディオプレイ部 ５，６，７ ＣＭＯＳ ＬＳＩの電源供給用スイッチ ８，９，１０ ラインレシーバＩＣ １１，２０ 抵抗 １２，１３，１８，１９ ダイオード １４，１６ ＰチャンネルＭＯＳ ＦＥＴ １５，１７ ＮチャンネルＭＯＳ ＦＥＴ ２１，２２，２３，２４ テェナーダイオード ２５ 入力端子 ２６ 出力端子
Claims (1)
- 【請求項１】 前段の電気回路の出力端子に、ＣＭＯＳ
素子を含む複数の集積回路の入力端子をそれぞれ接続
し、その複数の集積回路の内の少なくとも一つは、前記
電気回路の動作中に、その電源端子に電源が選択的に供
給遮断されるように構成されたパワーダウン形の電子機
器に於て、その集積回路の入力端子及び出力端子の少な
くとも一方の端子を、第一のテェナーダイオードを介し
てアース端子に、ダイオードと第二のテェナーダイオー
ドの直列回路を介して前記電源端子に接続したことを特
徴とするパワーダウン形の電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33573792A JPH06188360A (ja) | 1992-12-16 | 1992-12-16 | パワーダウン形の電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33573792A JPH06188360A (ja) | 1992-12-16 | 1992-12-16 | パワーダウン形の電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06188360A true JPH06188360A (ja) | 1994-07-08 |
Family
ID=18291915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33573792A Pending JPH06188360A (ja) | 1992-12-16 | 1992-12-16 | パワーダウン形の電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06188360A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6060752A (en) * | 1997-12-31 | 2000-05-09 | Siliconix, Incorporated | Electrostatic discharge protection circuit |
-
1992
- 1992-12-16 JP JP33573792A patent/JPH06188360A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6060752A (en) * | 1997-12-31 | 2000-05-09 | Siliconix, Incorporated | Electrostatic discharge protection circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6008550A (en) | Hotswappable chassis and electronic circuit cards | |
| JPH1118286A (ja) | ハードディスクドライブにおける過電圧及びサージ保護回路 | |
| JPH0950350A (ja) | 記憶装置 | |
| JPH0355608A (ja) | 電源用モノリシック集積回路 | |
| US6011667A (en) | Disk drive system configurable for multiple supply voltages | |
| JPH06188360A (ja) | パワーダウン形の電子機器 | |
| US6285215B1 (en) | Output driver having a programmable edge rate | |
| US4737666A (en) | Integrated circuit semiconductor device with reduced power dissipation in a power-down mode | |
| JPH056966A (ja) | 電気回路装置 | |
| JPH0432092A (ja) | 半導体集積メモリ回路 | |
| JP2000307357A (ja) | プリアンプ回路 | |
| US7113357B2 (en) | Semiconductor device and a disk drive apparatus employing such a semiconductor device | |
| JPH06243585A (ja) | Ｃｄロムシステムのディジタルノイズ除去回路 | |
| JP3543364B2 (ja) | マイコンの入出力回路 | |
| JP2988319B2 (ja) | バッファ回路 | |
| JPS5911291B2 (ja) | アナログ信号選択回路 | |
| JP3090872B2 (ja) | 電子機器 | |
| KR940004267Y1 (ko) | 더블데크의 모터 제어회로 | |
| JP2692368B2 (ja) | Ｉｃカード | |
| JPS6312415Y2 (ja) | ||
| JP2726736B2 (ja) | 半導体記憶装置 | |
| JP2517807Y2 (ja) | ラッチアップ防止回路 | |
| JPH06132804A (ja) | 半導体集積回路 | |
| JP2674875B2 (ja) | マイクロコンピュータ | |
| JP2705085B2 (ja) | デコーダのテスト回路 |