JPH0618460B2 - 無効電力補償装置の制御装置 - Google Patents
無効電力補償装置の制御装置Info
- Publication number
- JPH0618460B2 JPH0618460B2 JP60060875A JP6087585A JPH0618460B2 JP H0618460 B2 JPH0618460 B2 JP H0618460B2 JP 60060875 A JP60060875 A JP 60060875A JP 6087585 A JP6087585 A JP 6087585A JP H0618460 B2 JPH0618460 B2 JP H0618460B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- circuit
- control
- reactive power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/30—Reactive power compensation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/50—Arrangements for eliminating or reducing asymmetry in polyphase networks
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は無効電力補償装置の制御装置に係り、特に無効
電力補償装置に用いられる変圧器の容量を大きくするこ
となく、かつ非理論高周波の発生を防止するのに好適な
無効電力補償装置の制御装置に関する。
電力補償装置に用いられる変圧器の容量を大きくするこ
となく、かつ非理論高周波の発生を防止するのに好適な
無効電力補償装置の制御装置に関する。
系統電圧を一定に維持する目的で無効電力補償装置が使
用されている。無効電力補償装置としては、従来から電
力用コンデンサ、分路リアクトル、同期調相機が使用さ
れているが、最近、パワーエレクトロニクス技術を応用
した静止形無効電力補償装置（以下、ＳＶＣと称する）
が、「無効電力補償装置の制御方式」富工時報Ｖｏｌ．
５６，Ｎｏ．１０，１９８３に示されている様に製作・
実用化されている。ＳＶＣの制御装置には、各相の無効
電力が不平衡に発生するのを補償するため、各相毎に制
御可能な位相制御回路が用いられている。しかし、この
様なＳＶＣの制御装置を電力系統の無効電力を補償する
ために使用すると、各相毎の位相制御角にばらつきが生
じ、非論理高調波がＳＶＣから電力系統に流出する。こ
の非論理高調波は、電力系統に接続された負荷や電力用
コンデンサの損失増加・加熱等の悪影響を発生させる。
用されている。無効電力補償装置としては、従来から電
力用コンデンサ、分路リアクトル、同期調相機が使用さ
れているが、最近、パワーエレクトロニクス技術を応用
した静止形無効電力補償装置（以下、ＳＶＣと称する）
が、「無効電力補償装置の制御方式」富工時報Ｖｏｌ．
５６，Ｎｏ．１０，１９８３に示されている様に製作・
実用化されている。ＳＶＣの制御装置には、各相の無効
電力が不平衡に発生するのを補償するため、各相毎に制
御可能な位相制御回路が用いられている。しかし、この
様なＳＶＣの制御装置を電力系統の無効電力を補償する
ために使用すると、各相毎の位相制御角にばらつきが生
じ、非論理高調波がＳＶＣから電力系統に流出する。こ
の非論理高調波は、電力系統に接続された負荷や電力用
コンデンサの損失増加・加熱等の悪影響を発生させる。
また、上記の問題点をなくすため、位相制御回路として
等間隔パルスを発生するものを用いると系統不平衡事故
等により、一相の電圧零点が移動すると、一相の正側と
負側の電流値が異なり、直流分が発生する。このため、
ＳＶＣ内の変圧器が飽和して、ＳＶＣが機能しなくな
る。
等間隔パルスを発生するものを用いると系統不平衡事故
等により、一相の電圧零点が移動すると、一相の正側と
負側の電流値が異なり、直流分が発生する。このため、
ＳＶＣ内の変圧器が飽和して、ＳＶＣが機能しなくな
る。
上記した直流分発生について、第６図及び第７図を用い
て、更に詳しく説明する。第６図は、従来のＳＶＣを電
力系統に用いた場合の一例を示す図である。第６図にお
いて、１は交流系統、２はＳＶＣ４から見た交流系統の
インピーダンスを表わす系統インピーダンス、３は負
荷、４はＳＶＣ、７は等間隔パルスを発生する位相制御
回路、４５は制御回路、７１は交流電圧変成器である。
更に、ＳＶＣ４は、変圧器５とリアクトル５１ａとサイ
リスタスイッチ６１，６２から構成され、３相のうち１
相分だけ図示している。また、位相制御回路７は、交流
電圧変成器７１で検出された交流電圧の零点と後述する
デコーダ７６からの出力パルスとの位相差を検出する位
相差検出回路７２と、位相差検出回路７２の出力を平滑
するフイルタ７３とフイルタ７３の出力の大きさに比例
した周波数のパルスを出力する電圧制御発振回路（ＶＣ
Ｏ）７４と、電圧制御発振回路７４の出力パルスをカウ
ントするカウンタ７５と、カウンタ７５の出力を３相に
振り分けるためのデコーダ７６と、カウンタ７５の出力
と前記制御回路４５から出力される制御角指令信号とを
比較し、前者出力が後者出力よりも大きくなつた時点
で、前述のサイリスタスイツチ６１，６２に点弧指令を
出す比較回路７７とから構成されている。ここで、位相
差検出回路７２とフイルタ７３と電圧制御発振回路７４
とカウンタ７５とデコーダ７６とによつて、系統の交流
電圧の位相に一致したパルスを出力するためのＰＬＬ
（Phase Locked Luop）回路が構成されている。
て、更に詳しく説明する。第６図は、従来のＳＶＣを電
力系統に用いた場合の一例を示す図である。第６図にお
いて、１は交流系統、２はＳＶＣ４から見た交流系統の
インピーダンスを表わす系統インピーダンス、３は負
荷、４はＳＶＣ、７は等間隔パルスを発生する位相制御
回路、４５は制御回路、７１は交流電圧変成器である。
更に、ＳＶＣ４は、変圧器５とリアクトル５１ａとサイ
リスタスイッチ６１，６２から構成され、３相のうち１
相分だけ図示している。また、位相制御回路７は、交流
電圧変成器７１で検出された交流電圧の零点と後述する
デコーダ７６からの出力パルスとの位相差を検出する位
相差検出回路７２と、位相差検出回路７２の出力を平滑
するフイルタ７３とフイルタ７３の出力の大きさに比例
した周波数のパルスを出力する電圧制御発振回路（ＶＣ
Ｏ）７４と、電圧制御発振回路７４の出力パルスをカウ
ントするカウンタ７５と、カウンタ７５の出力を３相に
振り分けるためのデコーダ７６と、カウンタ７５の出力
と前記制御回路４５から出力される制御角指令信号とを
比較し、前者出力が後者出力よりも大きくなつた時点
で、前述のサイリスタスイツチ６１，６２に点弧指令を
出す比較回路７７とから構成されている。ここで、位相
差検出回路７２とフイルタ７３と電圧制御発振回路７４
とカウンタ７５とデコーダ７６とによつて、系統の交流
電圧の位相に一致したパルスを出力するためのＰＬＬ
（Phase Locked Luop）回路が構成されている。
第７図は、第６図に示す従来例の各部の動作（１相分）
を示すタイムチヤートである。第７図に示す様に、系統
の１相において、交流電圧の零点が点線で示す正側と負
側が対象の関係にある波形から実線で示す非対象の波形
に変化したとする。この実線で示す波形の零点は、第７
図に示す様に、点線で示す波形の零点よりも、位相角θ
だけ、＋方向／−方向にずれている。位相差検出回路７
２は、交流電圧変成器７１の出力とデコーダ７６の出力
を受け、第７図に示す様に、交流電圧（実線の波形）の
零点とデコーダ７６の出力の位相差に相当するパルスを
出力する。フイルタ７３は、位相差検出回路７２から出
力されるパルスを平滑化し、第７図に示す様な波形を出
力する。電圧制御型発振器７４は、フイルタ７３の出力
電圧に応じた周波数を有するパルス波形を出力し、カウ
ンタ７５がこれを計数する。比較回路７７は、カウンタ
７５の計数値とＳＶＣの制御回路４５から出力される制
御角指令信号とを比較し、計数値がＳＶＣの制御回路４
５の出力を越えた時点で、第７図に示す様にパルスを出
力する。これによって、ＳＶＣ４のサイリスタスイッチ
６１又は６２がオンし、第７図に示す様なSVCの相電流
が流れる。
を示すタイムチヤートである。第７図に示す様に、系統
の１相において、交流電圧の零点が点線で示す正側と負
側が対象の関係にある波形から実線で示す非対象の波形
に変化したとする。この実線で示す波形の零点は、第７
図に示す様に、点線で示す波形の零点よりも、位相角θ
だけ、＋方向／−方向にずれている。位相差検出回路７
２は、交流電圧変成器７１の出力とデコーダ７６の出力
を受け、第７図に示す様に、交流電圧（実線の波形）の
零点とデコーダ７６の出力の位相差に相当するパルスを
出力する。フイルタ７３は、位相差検出回路７２から出
力されるパルスを平滑化し、第７図に示す様な波形を出
力する。電圧制御型発振器７４は、フイルタ７３の出力
電圧に応じた周波数を有するパルス波形を出力し、カウ
ンタ７５がこれを計数する。比較回路７７は、カウンタ
７５の計数値とＳＶＣの制御回路４５から出力される制
御角指令信号とを比較し、計数値がＳＶＣの制御回路４
５の出力を越えた時点で、第７図に示す様にパルスを出
力する。これによって、ＳＶＣ４のサイリスタスイッチ
６１又は６２がオンし、第７図に示す様なSVCの相電流
が流れる。
第７図から明らかな様に、電流系統の交流電圧が、系統
事故等により、正側と負側で非対象になると、サイリス
タスイッチ６１，６２のオン・オフにより流れるＳＶＣ
電流の正側または負側の一方の電流が大きくなり、ＳＶ
Ｃの相電流に直流分がのることになる。この直流分を想
定してＳＶＣの変圧器５の容量を大きくすると、コスト
がアツプし好ましくない。
事故等により、正側と負側で非対象になると、サイリス
タスイッチ６１，６２のオン・オフにより流れるＳＶＣ
電流の正側または負側の一方の電流が大きくなり、ＳＶ
Ｃの相電流に直流分がのることになる。この直流分を想
定してＳＶＣの変圧器５の容量を大きくすると、コスト
がアツプし好ましくない。
本発明は、上記した従来技術の問題点に鑑みなされたも
ので、ＳＶＣから電力系統に非論理高調波が出力される
のを防止し、かつＳＶＣの相電流に直流分がのるのを防
止し、ＳＶＣの変圧器として小容量のものを用いること
が可能なＳＶＣの制御装置を提供することを目的とす
る。
ので、ＳＶＣから電力系統に非論理高調波が出力される
のを防止し、かつＳＶＣの相電流に直流分がのるのを防
止し、ＳＶＣの変圧器として小容量のものを用いること
が可能なＳＶＣの制御装置を提供することを目的とす
る。
本発明の無効電力補償装置は、３相交流電力系統に接続
され、少なくとも変圧器と該変圧器の出力側に各相毎に
接続されたリアクトル（３個）と該３個のリアクトルに
各々流れる正側の電流と負側の電流とをそれぞれオン／
オフ制御するための合計６つの半導体スイッチを具備し
て構成される無効電力補償装置に適用される制御装置で
あって、 さらに前記３相交流電力系統に接続された交流電圧変成
器と、前記無効電力補償装置内に設けられている６つの
半導体スイッチをオン／オフさせる６個のパルス信号の
制御角を定めるための制御角指令信号を出力する制御回
路と、前記交流電圧変成器の出力と前記制御回路から出
力される制御角指令信号とを受け、これに基づいて前記
無効電力補償装置内の３つのリアクトルに流れる電流の
大きさを制御するべく、前記無効電力補償装置に対して
６つのパルス信号を出力する位相制御回路とから構成さ
れるものであり次の特徴を有している。
され、少なくとも変圧器と該変圧器の出力側に各相毎に
接続されたリアクトル（３個）と該３個のリアクトルに
各々流れる正側の電流と負側の電流とをそれぞれオン／
オフ制御するための合計６つの半導体スイッチを具備し
て構成される無効電力補償装置に適用される制御装置で
あって、 さらに前記３相交流電力系統に接続された交流電圧変成
器と、前記無効電力補償装置内に設けられている６つの
半導体スイッチをオン／オフさせる６個のパルス信号の
制御角を定めるための制御角指令信号を出力する制御回
路と、前記交流電圧変成器の出力と前記制御回路から出
力される制御角指令信号とを受け、これに基づいて前記
無効電力補償装置内の３つのリアクトルに流れる電流の
大きさを制御するべく、前記無効電力補償装置に対して
６つのパルス信号を出力する位相制御回路とから構成さ
れるものであり次の特徴を有している。
すなわち、前記無効電力補償装置内の３つのリアクトル
に流れる電流を各々独立して検出する３台の電流検出器
と、前記３台の電流検出器の出力に基づいて、前記無効
電力補償装置内の３つのリアクトルに流れる正側の電流
と負側の電流との不平衡を検出し、該不平衡の程度に応
じた不平衡補正信号を各相毎に出力する不平衡検出回路
と、前記不平衡検出回路から出力される不平衡補正信号
に基づいて、前記制御回路から出力される制御角指令信
号を補正し、補正された制御角指令信号を前記位相制御
回路に出力する制御角指令信号補正回路とを備えて構成
されていることを特徴とする。
に流れる電流を各々独立して検出する３台の電流検出器
と、前記３台の電流検出器の出力に基づいて、前記無効
電力補償装置内の３つのリアクトルに流れる正側の電流
と負側の電流との不平衡を検出し、該不平衡の程度に応
じた不平衡補正信号を各相毎に出力する不平衡検出回路
と、前記不平衡検出回路から出力される不平衡補正信号
に基づいて、前記制御回路から出力される制御角指令信
号を補正し、補正された制御角指令信号を前記位相制御
回路に出力する制御角指令信号補正回路とを備えて構成
されていることを特徴とする。
以下、添付の図面に示す実施例により、更に詳細に本発
明について説明する。
明について説明する。
第１図は本発明の一実施例を示すブロック図であり、第
６図に示す従来例と同一部分には同一符号を付してい
る。第１図に示す実施例と第６図に示す従来例が異なる
部分は、電流検出器４１ａと、積分回路４２と、関数発
生回路４３と、アナログゲート回路４４と、減算回路４
６と、フリップ・フロップ回路４７，４８、オア回路４
９が、それぞれ設けられていることである。尚、これら
は、ＳＶＣ４の３相中の１相分について示したもので、
ＳＶＣ４の各相毎に、上記した積分回路４２等が全く同
じ構成で設けられているものとする。
６図に示す従来例と同一部分には同一符号を付してい
る。第１図に示す実施例と第６図に示す従来例が異なる
部分は、電流検出器４１ａと、積分回路４２と、関数発
生回路４３と、アナログゲート回路４４と、減算回路４
６と、フリップ・フロップ回路４７，４８、オア回路４
９が、それぞれ設けられていることである。尚、これら
は、ＳＶＣ４の３相中の１相分について示したもので、
ＳＶＣ４の各相毎に、上記した積分回路４２等が全く同
じ構成で設けられているものとする。
また、第１図において、ＳＶＣ４は前記発明の概要の欄
に記載の無効電力補償装置に対応するものであり、さら
に積分回路４２と関数発生回路４３は同じく前記不平衡
検出回路に対応するものであり、アナログゲート回路４
４とフリップ・フロップ４７，４８とオア回路４９と減
算回路４６は同じく前記制御角指令信号補正回路に対応
するものである。
に記載の無効電力補償装置に対応するものであり、さら
に積分回路４２と関数発生回路４３は同じく前記不平衡
検出回路に対応するものであり、アナログゲート回路４
４とフリップ・フロップ４７，４８とオア回路４９と減
算回路４６は同じく前記制御角指令信号補正回路に対応
するものである。
電流検出器４１ａは、ＳＶＣ４の１相のリアクトル５１
ａに流れる電流を検出する。積分回路４２は、検出され
た電流を積分して出力し、関数発生回路４３は積分回路
４２の出力に比例した制御角補正信号を出力する。アナ
ログゲート回路４４は、後述するオア回路４９の出力に
より関数発生回路４３の出力を通過または阻止する。減
算回路４６は、制御回路４５の出力からアナログゲート
回路４４の出力を減算し、位相制御回路７へ出力する。
フリツプフロツプ回路４７，４８は、位相制御回路７の
出力パルスでセット（Ｓ）、リセット(Ｒ)され、その出
力は、オア回路４９を介してアナログゲート回路４４に
入力されオン／オフさせる。本実施例によれば、通常動
作時は等間隔パルスを発生する位相制御回路７によつて
ＳＶＣ４のサイリスタスイツチ６１，６２が各相平衡し
て制御されるので、ＳＶＣ４からは理論的な高調波しか
発生せず、偶数次や３ｎ（ｎ：整数）次等の非理論高調
波は発生しない。即ち、通常動作時には、電流検出器７
１が検出するリアクトル５１ａに流れる電流は、正側と
負側が対象の電流である。その結果、積分回路４２の出
力は零となり、位相制御回路７に影響を与えない。従つ
て、位相制御回路７は、等感覚パルスを出力し、非論理
高調波が出力されないのである。
ａに流れる電流を検出する。積分回路４２は、検出され
た電流を積分して出力し、関数発生回路４３は積分回路
４２の出力に比例した制御角補正信号を出力する。アナ
ログゲート回路４４は、後述するオア回路４９の出力に
より関数発生回路４３の出力を通過または阻止する。減
算回路４６は、制御回路４５の出力からアナログゲート
回路４４の出力を減算し、位相制御回路７へ出力する。
フリツプフロツプ回路４７，４８は、位相制御回路７の
出力パルスでセット（Ｓ）、リセット(Ｒ)され、その出
力は、オア回路４９を介してアナログゲート回路４４に
入力されオン／オフさせる。本実施例によれば、通常動
作時は等間隔パルスを発生する位相制御回路７によつて
ＳＶＣ４のサイリスタスイツチ６１，６２が各相平衡し
て制御されるので、ＳＶＣ４からは理論的な高調波しか
発生せず、偶数次や３ｎ（ｎ：整数）次等の非理論高調
波は発生しない。即ち、通常動作時には、電流検出器７
１が検出するリアクトル５１ａに流れる電流は、正側と
負側が対象の電流である。その結果、積分回路４２の出
力は零となり、位相制御回路７に影響を与えない。従つ
て、位相制御回路７は、等感覚パルスを出力し、非論理
高調波が出力されないのである。
他方、系統事故等により、ＳＶＣ４の１相の電流の正側
と負側が非対象になつた場合について、説明する。正側
と負側の電流が非対称となると、積分回路４２に出力を
生じる。関数発生回路４３はこの積分回路４２の出力の
大きさに比例して制御角補正信号を出力する。制御角補
正信号は、第２図に示す様に、積分回路４２の出力があ
らかじめ定められた値＋Ｖ０を越えたとき、Ｖ０よりも
大きくなつた値に比例して出力され、また積分回路４２
の出力があらかじめ定められた値−Ｖ０よりも小さくな
つたとき、−Ｖ０よりも小さくなつた値に比例して出力
される。関数発生回路４３から出力される制御角補正信
号は、アナログゲート回路４４により、オン／オフ制御
され、減算回路４６に入力され、制御回路４５から出力
されている制御角指令信号を減算するのに用いられる。
と負側が非対象になつた場合について、説明する。正側
と負側の電流が非対称となると、積分回路４２に出力を
生じる。関数発生回路４３はこの積分回路４２の出力の
大きさに比例して制御角補正信号を出力する。制御角補
正信号は、第２図に示す様に、積分回路４２の出力があ
らかじめ定められた値＋Ｖ０を越えたとき、Ｖ０よりも
大きくなつた値に比例して出力され、また積分回路４２
の出力があらかじめ定められた値−Ｖ０よりも小さくな
つたとき、−Ｖ０よりも小さくなつた値に比例して出力
される。関数発生回路４３から出力される制御角補正信
号は、アナログゲート回路４４により、オン／オフ制御
され、減算回路４６に入力され、制御回路４５から出力
されている制御角指令信号を減算するのに用いられる。
次に、位相制御回路７からサイリスタスイツチ６１，６
２へ出力されるパルスの位相制御について説明するが、
その前に、位相制御回路７の６本の出力線（Ｕ相、Ｖ
相、Ｗ相、Ｘ相、Ｙ相、Ｚ相）とサイリスタスイツチ６
１，６２等との関係について説明する。第３図は、第１
図に示すＳＶＣ４の詳細を示す図であり、リアクトル５
１ａ，５１ｂ，５１ｃと、電流検出器４１ａ，４１ｂ，
４１ｃと、サイリスタスイツチ６１〜６６によつて構成
されている。第４図は、サイリスタスイツチ６１〜６６
に流れる電流を示す図であり、サイリスタスイツチ６１
がオンとするとＵ相（正）、サイリスタスイツチ６２が
オンするとＸ相（負）、サイリスタスイツチ６３がオン
するとＶ相（正）、サイリスタスイツチ６４がオンする
とＹ相（負）、サイリスタスイツチ６５がオンするとＷ
相（正）、サイリスタスイツチ６６がオンするとＺ相
（負）の各電流が流れる。第１図は、このうち、Ｕ相と
Ｘ相、即ち、サイリスタスイツチ６１，６２のパルス制
御について示したものとなつている。
２へ出力されるパルスの位相制御について説明するが、
その前に、位相制御回路７の６本の出力線（Ｕ相、Ｖ
相、Ｗ相、Ｘ相、Ｙ相、Ｚ相）とサイリスタスイツチ６
１，６２等との関係について説明する。第３図は、第１
図に示すＳＶＣ４の詳細を示す図であり、リアクトル５
１ａ，５１ｂ，５１ｃと、電流検出器４１ａ，４１ｂ，
４１ｃと、サイリスタスイツチ６１〜６６によつて構成
されている。第４図は、サイリスタスイツチ６１〜６６
に流れる電流を示す図であり、サイリスタスイツチ６１
がオンとするとＵ相（正）、サイリスタスイツチ６２が
オンするとＸ相（負）、サイリスタスイツチ６３がオン
するとＶ相（正）、サイリスタスイツチ６４がオンする
とＹ相（負）、サイリスタスイツチ６５がオンするとＷ
相（正）、サイリスタスイツチ６６がオンするとＺ相
（負）の各電流が流れる。第１図は、このうち、Ｕ相と
Ｘ相、即ち、サイリスタスイツチ６１，６２のパルス制
御について示したものとなつている。
次に、第５図を用いて、位相制御回路７からサイリスタ
スイツチ６１，６２へ出力されるパルスの位相制御につ
いて、説明する。即ち、第５図に示す様に、ＳＶＣ４の
リアクトル５１ａに流れる電流が、正側と負側で非対称
となつている場合、積分回路４２の出力電圧は、所定値
＋Ｖ0 ，−Ｖ0 の範囲外の値になる。即ち、積分回路４
２の出力は、時刻ｔ1 において−Ｖ0 以下の値となる。
これによって、アナログゲート回路４４は、時刻ｔ2 か
らｔ3 の期間、関数発生回路４３から出力される制御角
補正信号を導通させる。アナログゲート回路４４のゲー
ト開閉制御については、後述する。減算器４６は、制御
回路４５の出力電圧（制御角指令信号）から上記制御角
補正信号を減算し、図示する様に、時刻ｔ2 〜ｔ3 の期
間だけ、減算回路４６の出力電圧が減少する。この結
果、位相制御回路７内のカウンタ７５（第６図参照）の
計数値が、この減算回路４６の出力レベルを越えるタイ
ミングがはやくなり、第５図に実線で示す様に、サイリ
スタスイツチ６１へ対するパルスの出力タイミングがは
やめられる。尚、第５図において、点線は補正前の状態
を示し、実線が補正後の状態を示している。
スイツチ６１，６２へ出力されるパルスの位相制御につ
いて、説明する。即ち、第５図に示す様に、ＳＶＣ４の
リアクトル５１ａに流れる電流が、正側と負側で非対称
となつている場合、積分回路４２の出力電圧は、所定値
＋Ｖ0 ，−Ｖ0 の範囲外の値になる。即ち、積分回路４
２の出力は、時刻ｔ1 において−Ｖ0 以下の値となる。
これによって、アナログゲート回路４４は、時刻ｔ2 か
らｔ3 の期間、関数発生回路４３から出力される制御角
補正信号を導通させる。アナログゲート回路４４のゲー
ト開閉制御については、後述する。減算器４６は、制御
回路４５の出力電圧（制御角指令信号）から上記制御角
補正信号を減算し、図示する様に、時刻ｔ2 〜ｔ3 の期
間だけ、減算回路４６の出力電圧が減少する。この結
果、位相制御回路７内のカウンタ７５（第６図参照）の
計数値が、この減算回路４６の出力レベルを越えるタイ
ミングがはやくなり、第５図に実線で示す様に、サイリ
スタスイツチ６１へ対するパルスの出力タイミングがは
やめられる。尚、第５図において、点線は補正前の状態
を示し、実線が補正後の状態を示している。
次に、Ｘ相のサイリスタスイツチ６２へ出力されるパル
スの移送制御について説明する。Ｕ相のサイリスタスイ
ツチ６１へのパルスが、その位相を進められた結果、第
５図に示すように、電流波形は正側が大きくなり、時刻
ｔ4 で、積分回路４２の出力が＋Ｖ0 を越える状態にな
る。この結果、上記した時刻ｔ2 〜ｔ3 における動作と
全く同様の動作が時刻ｔ5 〜ｔ6 で行なわれ、サイリス
タスイツチ６２に対するパルスの出力タイミングがはや
められる。
スの移送制御について説明する。Ｕ相のサイリスタスイ
ツチ６１へのパルスが、その位相を進められた結果、第
５図に示すように、電流波形は正側が大きくなり、時刻
ｔ4 で、積分回路４２の出力が＋Ｖ0 を越える状態にな
る。この結果、上記した時刻ｔ2 〜ｔ3 における動作と
全く同様の動作が時刻ｔ5 〜ｔ6 で行なわれ、サイリス
タスイツチ６２に対するパルスの出力タイミングがはや
められる。
上記した動作がくり返えし実行されるため、ＳＶＣ４の
電流は、正側と負側が対象になる様に、補正されること
になる。
電流は、正側と負側が対象になる様に、補正されること
になる。
次に、アナログゲート回路４４のオン／オフ制御につい
て、説明する。サイリスタスイツチ６１へのパルス（Ｕ
相正側のパルス）の位相を進めるためには、Ｕ相正側の
パルスが出力される６０度前の位相のパルス（Ｙ相負側
のパルス）でフリツプフロツプ回路４７をセツトし、Ｕ
相正側のパルスが出力される時点でフリツプフロツプ回
路４７をリセットする。フリツプフロツプ回路４７がセ
ツトされているとき、アナログゲート回路４４のゲート
は閉じ、関数発生器４３から出力されている制御角補正
信号を減算器４６へ入力することにより、Ｕ補正側のパ
ルスの位相を制御することができる。サイリスタスイツ
チ６２へのパルス（Ｘ相負側のパルス）の位相を進める
場合には、Ｘ相負側のパルスが出力される６０度前の位
相のパルス（Ｖ相正側のパルス）でフリツプフロツプ回
路４８をセツトし、Ｘ相負側のパルスが出力される時点
でフリツプフロツプ４８をリセツトする。他のサイリス
タスイツチ６３〜６６についても、同様に、アナログゲ
ート回路をオン／オフ制御すれば良い。
て、説明する。サイリスタスイツチ６１へのパルス（Ｕ
相正側のパルス）の位相を進めるためには、Ｕ相正側の
パルスが出力される６０度前の位相のパルス（Ｙ相負側
のパルス）でフリツプフロツプ回路４７をセツトし、Ｕ
相正側のパルスが出力される時点でフリツプフロツプ回
路４７をリセットする。フリツプフロツプ回路４７がセ
ツトされているとき、アナログゲート回路４４のゲート
は閉じ、関数発生器４３から出力されている制御角補正
信号を減算器４６へ入力することにより、Ｕ補正側のパ
ルスの位相を制御することができる。サイリスタスイツ
チ６２へのパルス（Ｘ相負側のパルス）の位相を進める
場合には、Ｘ相負側のパルスが出力される６０度前の位
相のパルス（Ｖ相正側のパルス）でフリツプフロツプ回
路４８をセツトし、Ｘ相負側のパルスが出力される時点
でフリツプフロツプ４８をリセツトする。他のサイリス
タスイツチ６３〜６６についても、同様に、アナログゲ
ート回路をオン／オフ制御すれば良い。
本発明によれば、無効電流補償装置内の各リアクトルに
流れる各相電流について正側の電流と負側の電流の平行
を取ることが可能になる。したがって、無効電流補償装
置内の各リアクトルに流れる各相電流に直流分が乗るの
を防止でき、無効電流補償装置から電力系統に非理論高
調波が出力されるのを防止でき、無効電流補償装置内の
変圧器として小容量の変圧器を用いる事を可能にする効
果がある。
流れる各相電流について正側の電流と負側の電流の平行
を取ることが可能になる。したがって、無効電流補償装
置内の各リアクトルに流れる各相電流に直流分が乗るの
を防止でき、無効電流補償装置から電力系統に非理論高
調波が出力されるのを防止でき、無効電流補償装置内の
変圧器として小容量の変圧器を用いる事を可能にする効
果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図に示す関数発生器の出力特性を示す説明図、第３
図は第１図に示す無効電力補償装置（ＳＶＣ）の３相分
の構成を示す回路図、第４図は第３図に示す各サイリス
タスイツチに流れる電流の関係を示す説明図、第５図は
第１図に示す実施例の動作を示すタイムチヤート、第６
図は従来のＳＶＣの制御装置を示すブロツク図、第７図
は第６図に示す従来のＳＶＣの制御装置の動作を示すタ
イムチヤートである。 １……交流系統、２……系統インピーダンス、３……負
荷、４……無効電力補償装置（ＳＶＣ）、５……変圧
器、７……位相制御回路、４１ａ〜４１ｃ……電流検出
器、４２……積分回路、４３……関数発生回路、４４…
…アナログゲート回路、４５……制御回路、４６……減
算器、４７，４８……フリツプフロツプ回路（Ｆ．
Ｆ．）、５１ａ〜５１ｃ……リアクトル、６１〜６６…
…サイリスタスイツチ。
第１図に示す関数発生器の出力特性を示す説明図、第３
図は第１図に示す無効電力補償装置（ＳＶＣ）の３相分
の構成を示す回路図、第４図は第３図に示す各サイリス
タスイツチに流れる電流の関係を示す説明図、第５図は
第１図に示す実施例の動作を示すタイムチヤート、第６
図は従来のＳＶＣの制御装置を示すブロツク図、第７図
は第６図に示す従来のＳＶＣの制御装置の動作を示すタ
イムチヤートである。 １……交流系統、２……系統インピーダンス、３……負
荷、４……無効電力補償装置（ＳＶＣ）、５……変圧
器、７……位相制御回路、４１ａ〜４１ｃ……電流検出
器、４２……積分回路、４３……関数発生回路、４４…
…アナログゲート回路、４５……制御回路、４６……減
算器、４７，４８……フリツプフロツプ回路（Ｆ．
Ｆ．）、５１ａ〜５１ｃ……リアクトル、６１〜６６…
…サイリスタスイツチ。
Claims (1)
- 【請求項１】３相交流電力系統に接続され、少なくとも
変圧器と該変圧器の出力側に各相毎に接続されたリアク
トル（３個）と該３個のリアクトルに各々流れる正側の
電流と負側の電流とをそれぞれオン／オフ制御するため
の合計６つの半導体スイッチを具備して構成される無効
電力補償装置に適用される制御装置であって、 さらに前記３相交流電力系統に接続された交流電圧変成
器と、前記無効電力補償装置内に設けられている６つの
半導体スイッチをオン／オフさせる６個のパルス信号の
制御角を定めるための制御角指令信号を出力する制御回
路と、前記交流電圧変成器の出力と前記制御回路から出
力される制御角指令信号とを受け、これに基づいて前記
無効電力補償装置内の３つのリアクトルに流れる電流の
大きさを制御するべく、前記無効電力補償装置に対して
６つのパルス信号を出力する位相制御回路とから構成さ
れる無効電力補償装置の制御装置において、 前記無効電力補償装置内の３つのリアクトルに流れる電
流を各々独立して検出する３台の電流検出器と、 前記３台の電流検出器の出力に基づいて、前記無効電力
補償装置内の３つのリアクトルに各々流れる正側の電流
と負側の電流との不平衡を検出し、該不平衡の程度に応
じた不平衡補正信号を各相毎に出力する不平衡検出回路
と、 前記不平衡検出回路から出力される不平衡補正信号に基
づいて、前記制御回路から出力される制御角指令信号を
補正し、補正された制御角指令信号を前記位相制御回路
に出力する制御角指令信号補正回路と、 を備えて構成されていることを特徴とする無効電力補償
装置の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60060875A JPH0618460B2 (ja) | 1985-03-27 | 1985-03-27 | 無効電力補償装置の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60060875A JPH0618460B2 (ja) | 1985-03-27 | 1985-03-27 | 無効電力補償装置の制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61221533A JPS61221533A (ja) | 1986-10-01 |
| JPH0618460B2 true JPH0618460B2 (ja) | 1994-03-09 |
Family
ID=13154989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60060875A Expired - Fee Related JPH0618460B2 (ja) | 1985-03-27 | 1985-03-27 | 無効電力補償装置の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618460B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4820220B2 (ja) | 2006-06-28 | 2011-11-24 | 三菱電機株式会社 | 静止形無効電力補償装置の制御方式 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS533061B2 (ja) * | 1974-09-18 | 1978-02-02 | ||
| JPS6051338B2 (ja) * | 1979-06-30 | 1985-11-13 | 株式会社東芝 | 電力調整装置 |
-
1985
- 1985-03-27 JP JP60060875A patent/JPH0618460B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61221533A (ja) | 1986-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0492396B1 (en) | Parallel inverter system | |
| CN101604172B (zh) | 基于解耦多坐标系统锁相环的电压控制方法 | |
| JP4056852B2 (ja) | 電力変換装置 | |
| WO2015102049A1 (ja) | 電力変換装置 | |
| US4028607A (en) | Inverter control system | |
| US5065304A (en) | Controller for AC power converter | |
| US3987359A (en) | Phase angle function generator for static VAR control | |
| JPH09312930A (ja) | 電力系統の故障検出保護方式 | |
| JPH0618460B2 (ja) | 無効電力補償装置の制御装置 | |
| JP7255703B2 (ja) | 電力変換装置 | |
| JP3570913B2 (ja) | 半導体スイッチの制御装置 | |
| JPS62222166A (ja) | 交流信号検出装置 | |
| JPH0698469A (ja) | 電圧検出形無効電力補償装置の制御方式 | |
| JPH07236230A (ja) | 電圧変動抑制装置の制御装置 | |
| JPH08111937A (ja) | 汎用補償装置 | |
| JP2001128364A (ja) | 直列補償装置 | |
| JPH1146446A (ja) | 無効電力発生装置及び無効電力発生方法 | |
| JP3311036B2 (ja) | 超電導エネルギー貯蔵装置 | |
| JPH01126704A (ja) | 変圧器の直流偏磁抑制装置 | |
| JP3162578B2 (ja) | 電力変換装置 | |
| JPH1094262A (ja) | 電圧型自励式変換装置 | |
| JPH05260665A (ja) | 交流出力変換器の並列運転制御装置 | |
| JPS62210518A (ja) | 静止形無効電力補償制御装置 | |
| JP3198212B2 (ja) | ハイブリッド調相装置とその制御装置 | |
| JPH02134574A (ja) | 交流電圧検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |