JPH06181437A - 多重デジタル−アナログ変換器 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 供給する電流の大きさに出力信号の振幅が依
存する変換器において、出力端に著しい直流電圧の飛躍
を生ぜしめないようにする。 【構成】 Ｒ−２Ｒチェーン回路網がｎ＋ｍ個の接続点
Ｖを有し、ｎ＋ｍ番目の接続点Ｖ_n+m がアナログ信号を
生じ、１＋ｍ〜ｎ＋ｍ番目の個々の接続点に切換えうる
一定の第１電流Ｉ₁ を生じる第１電流ミラー回路ＴＯ
１，Ｔ１〜Ｔ３が設けられ、第１電流は、割当てられた
ビットが第１状態を有している接続点にのみ切換えら
れ、第１電流ミラー回路の第１電流よりも大きく個々の
１〜ｎ番目の接続点に切換えうる一定の第２電流Ｉ₂ を
生じる第２電流ミラー回路ＴＯ２，ＴＯ３，Ｔ１′〜Ｔ
３′が設けられ、割当てられたビットが第２状態を有す
る接続点にのみ第２電流が切換わるようにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、直列抵抗と両端の各々
にある分路抵抗とがそれぞれ抵抗値Ｒを有し、他の分路
抵抗が２倍の抵抗値２Ｒを有するＲ−２Ｒチェーン回路
網であって、直列抵抗側とは反対側の分路抵抗端部に電
源電圧が印加され、直列抵抗側の分路抵抗端が接続点を
構成している当該Ｒ−２Ｒチェーン回路網と、出力信号
を生じる出力端とを具え、ｎビット幅のデジタル信号を
アナログ信号に変換する多重デジタル−アナログ変換器
に関するものである。

【０００２】

【従来の技術】アナログ出力信号の振幅を、変換器に供
給する電流の大きさに依存させるこのような変換器を多
重デジタル−アナログ変換器と称する。Ｒ−２Ｒチェー
ン回路網を有する変換器では、上記の電流がチェーン回
路網の複数の接続点に切換えられ、変換器に供給され且
つアナログレンジに変換すべきデジタル信号に応答して
出力端に適切な電圧及び電流を生ぜしめる。外部からデ
ジタル‐アナログ変換器に供給されるこの電流の大きさ
も変えられる場合には、これにより変換器の出力信号の
振幅にも影響を及ぼす。

【０００３】従って、上述した種類の多重デジタル−ア
ナログ変換器は、この変換器に供給される電流に重畳さ
れる交流信号の振幅を調整するのに用いることができ
る。この場合、この交流信号の振幅はデジタルワードの
ビットの状態に応じても変化する。従って、変換器の出
力端には、振幅が変化する交流電流が現れるばかりでは
なく、定電流をデジタルワードのビットの状態に応じて
アナログレンジに変換するのに対応する電圧又は電流値
も現れる。従って、いわば一種の直流電流又は直流電圧
が交流電流又は交流電圧上にそれぞれ重畳される。この
信号を以後オフセット信号と称する。

【０００４】多くの分野では、このようなオフセット信
号が時間に応じて変化することは不所望なことである。
その理由は、このような多重デジタル−アナログ変換器
により音量信号を調整する場合、このような電圧及び電
流の飛躍はこれらが聞こえてしまう為に不所望なことで
ある為である。

【０００５】

【発明が解決しようとする課題】本発明の目的は、前述
した種類の多重デジタル−アナログ変換器を改良し、完
全な或いは部分的な電位等化を適切に行った状態で交流
電流信号又は交流電圧信号を調整しうるという効果を得
るようにすることにある。

【０００６】

【課題を解決するための手段】本発明は、直列抵抗と両
端の各々にある分路抵抗とがそれぞれ抵抗値Ｒを有し、
他の分路抵抗が２倍の抵抗値２Ｒを有するＲ−２Ｒチェ
ーン回路網であって、直列抵抗側とは反対側の分路抵抗
端部に電源電圧が印加され、直列抵抗側の分路抵抗端が
接続点を構成している当該Ｒ−２Ｒチェーン回路網と、
出力信号を生じる出力端と、を具え、ｎビット幅のデジ
タル信号をアナログ信号に変換する多重デジタル−アナ
ログ変換器において、 − ｎ，ｍを零よりも大きな整数としてｎビット幅のデ
ジタル信号に対するチェーン回路網が（ｎ＋ｍ）個の接
続点を有し、 − （ｎ＋ｍ）番目の接続点が多重デジタル−アナログ
変換器のアナログ信号を生じ、 − （１＋ｍ）〜（ｎ＋ｍ）番目の個々の接続点に切換
えうる一定の第１電流を生じる第１電流ミラー回路が設
けられ、デジタル信号の最下位ビットが（１＋ｍ）番目
の接続点に割当てられ、最上位ビットが（ｎ＋ｍ）番目
の接続点に割当てられ、第１電流は、割当てられたビッ
トが第１状態を有している接続点にのみ切換えられるよ
うになっており、 − 第１電流ミラー回路の第１電流よりも大きく個々の
１〜ｎ番目の接続点に切換えうる一定の第２電流を生じ
る第２電流ミラー回路が設けられ、最下位ビットが１番
目の接続点に割当てられ、最上位ビットがｎ番目の接続
点に割当てられ、割当てられたビットが第２状態を有す
る接続点にのみ第２電流が切換わるようになっているこ
とを特徴とする。

【０００７】本発明の変換器によれば、この変換器に供
給される交流信号の振幅を、同じくこの変換器に供給さ
れるデジタル信号の関数として調整しうる。この場合、
完全な電位等化が可能となる。すなわち、大きさが変化
しうる直流成分が重畳されることなく、振幅が調整され
た交流信号が出力端に現れる。

【０００８】ｎビット幅のデジタル信号を変換器に供給
し、この信号の関数として交流信号の振幅を変化させる
必要がある場合には、ｎ，ｍを零よりも大きい整数とし
て（ｎ＋ｍ）個の接続点をチェーン回路網に対し設ける
必要がある。ｍの値は原理的に任意に選択することがで
きるも、回路の価格を最低にしうるようにするために１
又は２に等しく選択する。

【０００９】（ｎ＋ｍ）個の接続点を有するこのチェー
ン回路網では、最後の接続点、すなわち（ｎ＋ｍ）番目
の接続点が変換器の出力信号を生じる。

【００１０】本発明の変換器には、それぞれ一定の電流
を生じる２つの電流ミラー回路が設けられており、これ
ら２つの電流は互いに異なる大きさを有し、これら電流
はビットの桁によっては必ずしも同じ接続点に切換えら
れない。

【００１１】チェーン回路網が（ｎ＋ｍ）個の接続点を
有すれば、第１電流ミラー回路を（１＋ｍ）〜（ｎ＋
ｍ）番目の接続点に個別に切換えうる。この場合、デジ
タル信号の最下位ビットが（１＋ｍ）番目の接続点に割
当てられ、最上位ビットが（ｎ＋ｍ）番目の接続点に割
当てられるように、デジタル信号の１ビットが各接続点
に割当てられる。第１電流ミラー回路により生ぜしめら
れる第１電流は、割当てられたビットが第１状態、例え
ば“高”レベル状態を有する接続点に切換えられる。

【００１２】第２電流ミラー回路は第１電流ミラー回路
の第１電流よりも大きな一定の第２電流を生じる。この
第２電流は１〜ｎ番目の接続点に個別に切換えうる。こ
の場合、最下位ビットが１番目の接続点に割当てられ、
最上位ビットがｎ番目の接続点に割当てられる。この第
２電流は、割当てられたビットが第２状態、例えば
“低”レベル状態を有する場合に、これら割当てられた
ビットの状態の関数としてそれぞれ割当てられた接続点
に切換えられる。

【００１３】従って、２つの電流ミラー回路により生ぜ
しめられる２つの電流は（ｎ＋ｍ）個の接続点にｍ個の
接続点だけシフトされて切換えられる。第１及び第２電
流の大きさを適切に選択し、且つ数ｍを適切に選択する
ことにより、一定の第１及び第２電流でデジタルワード
のビット状態にかかわらず出力端に常に同じオフセット
信号が現れるようにすることができる。例えば、ｍ＝１
を選択し、第２電流を第１電流の２倍の大きさに選択す
る場合には、上述した状態が満足される。これは、例え
ばデジタル信号の最上位ビットが“高”レベル値を有す
る場合に（ｎ＋ｍ）番目の接続点に第１電流が供給され
るという事実によるものである。一方、最上位ビットが
“低”レベル値を有する場合には、第２電流がｎ番目の
接続点に供給される。この第２電流は第１電流の２倍で
あるがチェーン回路網により半分にされる為、出力端に
は第２電流の半分のみの値が現れる。従って、最上位ビ
ットの状態にかかわらず、出力端には常に同じオフセッ
ト信号が現れる。このことはデジタル信号の他のビット
に対しても同様に満足される。

【００１４】例えば第１電流の大きさを変えて完全な電
位等化がもはや生じないようにし、デジタルワードのビ
ットの状態の関数として変化しうる電流値及び電圧値が
出力端に現れるようにしうる。

【００１５】従って、本発明のデジタル‐アナログ変換
器を、部分的な又は完全な電位等化が可能な多重変換器
として用いることができる。

【００１６】本発明のデジタル‐アナログ変換器は実際
の適用では、一般に、２つの電流ミラー回路により生ぜ
しめられる２つの直流電流が一定値を有するように構成
される。この場合の本発明の一例では、第１電流ミラー
回路によって生ぜしめられる第１電流に、デジタル信号
の関数として変化する振幅を有する交流電流を重畳し、
この交流電流を多重デジタル−アナログ変換器の出力信
号中に含めるようにする。

【００１７】交流信号の振幅の調整は完全な電位等化に
より行う必要があり、すなわち、振幅が調整される変換
器出力信号にはデジタル信号のビットの状態の関数とし
て変化する信号が重畳されてはならず、本発明の他の例
では、出力信号の完全な電位等化を達成するために、第
２電流ミラー回路の第２電流の値を第１電流ミラー回路
の第１電流の値の２ｍ倍にする。

【００１８】本例の多重デジタル−アナログ変換器によ
れば、妨害のある副作用を生ぜしめることなく交流信号
の振幅を調整することができる。この場合の回路全体の
構造は他の解決策を用いた場合よりも極めて簡単とな
り、雑音が比較的低い回路となるという追加の利点も得
られる。

【００１９】部分的な電位等化のみを望む場合には、第
２電流ミラー回路の第２電流の値を第１電流ミラー回路
の第１電流の値の２ｍ倍に等しくならないように選択す
ることができる。

【００２０】大部分の適用例では、ｍ＝１を選択すれば
充分である。この場合、デジタルワードのビット数より
も１つ多い接続点が設けられる。本例では、完全な電位
等化を達成するためには、第２電流を第１電流の２倍に
選択する必要がある。双方の電流ミラー回路はできるだ
け一定で雑音が最小の電流を生じるように構成する必要
がある。

【００２１】この目的のために、第１電流ミラー回路が
第１トランジスタを有し、そのコレクタが第１電流ミラ
ー回路の入力端を構成し、そのエミッタが好ましくは抵
抗を介して基準電位点に接続され、そのコレクタ及びベ
ースが互いに接続され、第１電流ミラー回路が更にｎ個
の第２トランジスタを有し、これら第２トランジスタの
各々が（１＋ｍ）〜（ｎ＋ｍ）番目の接続点の１つに割
当てられており、これら第２トランジスタのコレクタが
割当てられた接続点に接続されており、これら第２トラ
ンジスタのエミッタが好ましくはそれぞれ抵抗を経て基
準電位点に接続され、これら第２トランジスタのベース
が第１トランジスタのベースに接続されているようにす
る。

【００２２】第１電流ミラー回路により生ぜしめられる
第１電流は外部からこの第１電流ミラー回路に供給され
るものであり、第１トランジスタ及び第２トランジスタ
より成る複数の電流ミラーにより割当てられた接続点に
一定の大きさで供給される。

【００２３】本発明の他の例によれば、第２電流ミラー
回路が第１トランジスタを有し、そのコレクタが第２電
流ミラー回路の入力端を構成し、そのエミッタが好まし
くは抵抗を経て基準電位点に接続され、第２電流ミラー
回路が更に第２トランジスタを有し、この第２トランジ
スタのベースに第２電流が供給され、この第２トランジ
スタのコレクタに電源電圧が供給され、この第２トラン
ジスタのエミッタが第１トランジスタのベースに接続さ
れ、この第２トランジスタのベースが第１トランジスタ
のコレクタに接続され、第２電流ミラー回路が更にｎ個
の第３トランジスタを有し、これら第３トランジスタの
各々が１〜ｎ番目の接続点の１つに割当てられ、これら
第３トランジスタのコレクタが割当てられた接続点に接
続され、これら第３トランジスタのエミッタが好ましく
はそれぞれ抵抗を経て基準電位点に接続され、これら第
３トランジスタのベースが抵抗を経て第１トランジスタ
のベースに接続されているようにする。

【００２４】第２電流ミラー回路は第１電流ミラー回路
に類似する構造を有するも、コレクタ側で電源電圧の点
に接続された第２トランジスタが追加的に設けられてい
るという点で第１電流ミラー回路と相違する。このよう
にすることにより回路の電流消費量が比較的多くなるも
接続点に切換えられる電流の大きさがほぼ一定に保たれ
る。

【００２５】各々が数個の電流ミラーを有するこれら２
つの電流ミラー回路の場合、本発明の他の例によれば、
第２電流ミラー回路の第３トランジスタのベースをそれ
ぞれ割当てられたスイッチを経て基準電位点に切換えう
るようになっており、この第２電流ミラー回路はデジタ
ル信号の各割当てられたビットの状態の関数として切換
えられ、第１及び第２電流ミラー回路の第１及び第２電
流は、スイッチが開放した際に第１電流ミラー回路の各
割当てられた第２トランジスタが遮断し且つ第２電流ミ
ラー回路の各割当てられた第３トランジスタが導通し、
スイッチが閉じた際に第１電流ミラー回路の各割当てら
れた第２トランジスタが導通し且つ第２電流ミラー回路
の各割当てられた第３トランジスタが遮断するように選
択する。

【００２６】２つの電流ミラー回路をこのように接続
し、これら２つの電流ミラー回路の第１及び第２電流を
適切に選択した結果、第２電流ミラー回路の第３トラン
ジスタのベースと基準電位点との間に簡単なスイッチを
挿入するだけで充分である。この場合、デジタル信号の
各ビットに対し且つ第２電流ミラー回路の各第３トラン
ジスタに対し、割当てられたビットの状態に応じて切換
わるスイッチを設ける。通常電子スイッチとして配置す
るこのスイッチが切換わる結果として、割当てられたビ
ットの状態に応じて第１電流ミラー回路の割当てられた
第２トランジスタ又は第２電流ミラー回路の割当てられ
た第３トランジスタのいずれかが導通せしめられる。し
かし、これら２つのトランジスタにより接続点に切換え
られる電流は前述したように種々の接続点に切換えるこ
とができることを考慮する必要がある。例えば、第１電
流ミラー回路の電流は最上位ビットの状態の関数として
（ｎ＋ｍ）番目の接続点に切換わり、第２電流ミラー回
路の電流はこのビットの関数としてｎ番目の接続点に切
換わる。

【００２７】本発明のデジタル‐アナログ変換器は、一
定の第１電流に重畳されるアナログ信号、特にテレビジ
ョン受像機の音量信号又はコントラスト信号又は色飽和
信号の振幅を制御するためにオーディオ及びビデオの双
方又はいずれか一方の再生装置（オーディオ及び／又は
ビデオ再生装置）に用いることができる。第１電流に重
畳される交流電流に対して完全な又は部分的な電位等化
が可能であり、しかもこの交流電流の振幅を調整しうる
為、このような多重変換器を実質上あらゆるオーディオ
及び／又はビデオ装置に用いることができる。特にテレ
ビジョン受像機では、種々のアナログ調整値の振幅を変
えることができ、しかも部分的には完全な電位等化が望
まれている。このことは例えば音量又はコントラスト調
整値に対し当てはまる。他の値に対しては部分的な電位
等化のみが望まれている。本発明による変換器はこのよ
うな目的に対し極めて理想的なものであり、一方では多
重特性を有し、他方では部分的にしうる又は完全な電位
等化を有する。更にその構造は比較的簡単であり、振幅
を調整する必要がある信号が比較的雑音が少ない状態で
重畳される。

【００２８】

【実施例】図１は、３ビット幅のデジタル信号に対する
ように構成した本発明の多重デジタル−アナログ変換器
の一実施例を示す。この構造は図面を最も明瞭にするた
めに選択したものであり、この変換器は６又は１０又は
それ以上のビットのデジタル信号に対するように構成す
ることもできること明らかである。

【００２９】図示した変換器に対しては（ｍ＝１）の値
を選択した為、この変換器に設けたチェーン回路網は
（ｎ＋ｍ＝３＋１＝４）個の接続点を有する。これらの
接続点を図面中にＶ₁ ，Ｖ_n-1 ，Ｖ_n 及びＶ_n+m で示し
てある。これら接続点は直列抵抗Ｒによりそれぞれ接続
されている。その他については、電圧源に接続された分
路抵抗２Ｒが設けられ、チェーン回路網の両端の各々に
ある分路抵抗は抵抗値Ｒを有している。接続点Ｖ_n+m は
変換器の出力端を構成する。

【００３０】チェーン回路網の抵抗の抵抗値を選択する
ことにより例えば、このチェーン回路網の出力端を構成
する接続点とは異なる各接続点に等しい大きさの電流を
供給することによりこのチェーン回路網の出力端に半分
の大きさの信号を生ぜしめる。

【００３１】変換器には更に２つの電流ミラー回路を設
け、これら電流ミラー回路の電流をデジタルワードの状
態の関数として種々の接続点に切換える。

【００３２】第１電流ミラー回路は第１トランジスタＴ
Ｏ１を有し、このトランジスタのコレクタに電流Ｉ₁ が
供給される。この電流Ｉ₁ は一定の直流電流であり、こ
の直流電流に交流電流Ｉ_ACが重畳される。

【００３３】第１電流ミラー回路の第１トランジスタＴ
Ｏ１のエミッタは抵抗Ｒ_x を経て基準電位点に接続され
ている。この第１トランジスタＴＯ１のコレクタに供給
される電流はこのトランジスタのベースにも供給され
る。この第１トランジスタのベースは第１電流ミラー回
路の第２トランジスタＴ１，Ｔ２及びＴ３である他のト
ランジスタのベースに接続されている。これらトランジ
スタＴ１，Ｔ２及びＴ３のエミッタはエミッタ抵抗Ｒ_x
１，Ｒ_x ２及びＲ_x ３をそれぞれ経て基準電位点に接続
されている。

【００３４】トランジスタＴ１のコレクタは接続点Ｖ
_n+m に接続され、トランジスタＴ２のコレクタは接続点
Ｖ_n に接続され、トランジスタＴ３のコレクタは接続点
Ｖ_n-1に接続されている。

【００３５】後に更に説明するように、デジタル信号の
最上位ビットはトランジスタＴ１に割当てられ、デジタ
ル信号の最下位ビットはトランジスタＴ３に割当てられ
ている。

【００３６】第２電流ミラー回路は第１トランジスタＴ
Ｏ２と第２トランジスタＴＯ３とを有している。この第
２電流ミラー回路は外部から給電されるものであり、第
１トランジスタＴＯ２のコレクタ及び第２トランジスタ
ＴＯ３のベースに一定の直流電流Ｉ₂ が供給される。第
１トランジスタＴＯ２のエミッタは抵抗Ｒ_x を経て基準
電位点に接続され、第２トランジスタＴＯ３のコレクタ
は電圧源に接続されている。

【００３７】第２電流ミラー回路は更に第３トランジス
タＴ１′，Ｔ２′及びＴ３′を有し、これら第３トラン
ジスタのベースは抵抗Ｒ′１，Ｒ′２及びＲ′３をそれ
ぞれ経て第１トランジスタＴＯ２のベースに接続されて
いる。これら第３トランジスタは第１トランジスタと組
み合わさって電流ミラーを構成する。トランジスタＴ
１′，Ｔ２′及びＴ３′のベースはスイッチＳ１，Ｓ２
及びＳ３によりそれぞれ基準電位点に切換えることがで
きる。これらのスイッチはデジタル信号のビットに割当
てられ、これらに割当てられたビットが一方の状態にあ
る際に開放され、他方のビット状態で閉成される。

【００３８】トランジスタＴ１′，Ｔ２′及びＴ３′の
エミッタはトランジスタＴ１，Ｔ２及びＴ３のエミッタ
にそれぞれ接続されている。

【００３９】トランジスタＴ１′のコレクタは接続点Ｖ
_n に接続され、トランジスタＴ２′のコレクタは接続点
Ｖ_n-1 に接続され、トランジスタＴ３′のコレクタは接
続点Ｖ₁ に接続されている。

【００４０】デジタル信号（図示せず）の最上位ビット
の状態の関数として制御されるスイッチＳ１は第１電流
ミラー回路のトランジスタＴ１及び第２電流ミラー回路
のトランジスタＴ１′に割当てられている。最下位の次
のビットは、トランジスタＴ２及びＴ２′が割当てられ
ているスイッチＳ２を制御する。デジタル信号の最下位
ビットはトランジスタＴ３及びＴ３′が割当てられてい
るスイッチＳ３の位置を決定する。

【００４１】以下の説明においては、図１の回路が完全
な電位等化を達成するものであると仮定する。この目的
のためには、接続点の個数を（ｍ＝１）となるように選
択した図１に示す例で電流Ｉ₂ を電流Ｉ₁ の２倍に選択
する必要がある。ここで交流電流Ｉ_ACが零に等しいもの
と仮定すると、デジタル信号のビットの状態にかかわら
ず常に同じ出力信号、すなわち一定電位を有する出力信
号が接続点Ｖ_n+m より成る変換器の出力端に現れる。

【００４２】この相互関係を例えば最上位ビットにつき
説明することができる。デジタル信号の最上位ビットが
例えば“高”レベル状態を有し、この状態で、スイッチ
Ｓ１が閉じているものとすると、第２電流ミラー回路の
トランジスタＴ１′が遮断する、すなわちこのトランジ
スタのコレクタに電流が流れない。しかし、これと同時
に、第１電流ミラー回路のトランジスタＴ１が導通し、
そのコレクタに電流Ｉ₁ が流れ、この電流は接続点Ｖ
_n+m に供給される。従って、出力端にはこの電流に応じ
た電位が現れる。しかし、最上位ビットが“低”レベル
状態を有し、従ってスイッチＳ１が開放している場合に
は、第２電流ミラー回路のトランジスタＴ１′が導通
し、そのコレクタに電流Ｉ₂ が流れ、この電流が接続点
Ｖ_n に供給される。この場合第１トランジスタＴ１は遮
断し、いかなる電流も接続点Ｖ_n+m に供給しない。第２
電流ミラー回路のトランジスタＴ１′により接続点Ｖ_n
に供給される電流Ｉ₂ は実際電流Ｉ₁ の２倍であるが、
チェーン回路網により分割され、スイッチＳ１が閉じら
れ割当てビットが“高”レベルを有していた前述した場
合と同じ出力信号が出力端、すなわち接続点Ｖ_n+m に現
れる。従って、変換器の出力端には、最上位ビットの状
態に依存しない同じ電位が常に現れる。このことは他の
回路部分、すなわちデジタル信号の他のビットに対して
も同様である。換言すれば、デジタル信号に任意の値を
与えても変換器の出力端には常に同じ電位が現れる。

【００４３】この特性を、外部から変換器に供給する交
流信号Ｉ_ACの振幅を調整するのに用いることができる。
この交流信号Ｉ_ACは、第１電流Ｉ₁ 上に重畳されてお
り、従ってトランジスタＴ１，Ｔ２及びＴ３によりデジ
タル信号のビットの状態の関数として個々の接続点に切
換えられたり切換えられなかったりする。すなわち、交
流信号は、デジタルワードの関数、従って導通されたり
遮断されたりするトランジスタＴ１〜Ｔ３の関数とし
て、チェーン回路網の種々の接続点に切換えられ、従っ
て種々に分割される。このようにして、交流信号はデジ
タル信号のビット状態の関数として変化する振幅をとも
なって変換器の出力端に現れる。

【００４４】本発明によれば、変換器の出力端における
交流信号のこの振幅調整は、極めて低雑音的に且つ特に
妨害のある副作用を生じることなく、すなわち回路の出
力端に直流電圧の飛躍（急激な上昇）を生ぜしめること
なく行うことができる。この直流電圧上昇は従来の多重
デジタル−アナログ変換器ではデジタル信号の状態の関
数として生じる。その理由は、従来の変換器では、直流
電流Ｉ₁ が変換器により付加的に変換され、殆どがある
種の直流成分として出力端に現れる為である。

【００４５】本発明の変換器では、図示の例の電流Ｉ₂
を電流Ｉ₁ の２倍に選択せずに不完全な電位等化を達成
することができるこというまでもない。この場合、変換
器の出力端で振幅が調整される交流信号に、ビット状態
の関数として変化する直流信号が付加的に重畳される。

【００４６】一般には、スイッチＳ１〜Ｓ３に応じて、
割当てられたトランジスタ間で切換えを行いうる程度に
電流Ｉ₂ を電流Ｉ₁ よりも大きくする必要がある。図示
の例ではＩ₂ ×Ｒ_x ＞Ｉ₁ ×Ｒ_x ＋１００ｍＶを満足さ
せる。

【００４７】この条件が一旦満足されると、例えば、ス
イッチＳ１が開放した際にトランジスタＴ１′が確実に
スイッチングし、これと同時にトランジスタＴ１が遮断
される。

【図面の簡単な説明】

【図１】本発明の多重デジタル−アナログ変換器の一実
施例を示す回路図である。

【符号の説明】

ＴＯ１〜ＴＯ３，Ｔ１〜Ｔ３，Ｔ１′〜Ｔ３′ トラン
ジスタ Ｒ，２Ｒ，Ｒ_x ，Ｒ_x １〜Ｒ_x ３，Ｒ′１〜Ｒ′３ 抵
抗 Ｖ₁ ，Ｖ_n-1 ，Ｖ_n ，Ｖ_n+m 接続点

Claims (8)

【特許請求の範囲】
1. 【請求項１】 直列抵抗と両端の各々にある分路抵抗と
   がそれぞれ抵抗値Ｒを有し、他の分路抵抗が２倍の抵抗
   値２Ｒを有するＲ−２Ｒチェーン回路網であって、直列
   抵抗側とは反対側の分路抵抗端部に電源電圧が印加さ
   れ、直列抵抗側の分路抵抗端が接続点を構成している当
   該Ｒ−２Ｒチェーン回路網と、 出力信号を生じる出力端と、 を具え、ｎビット幅のデジタル信号をアナログ信号に変
   換する多重デジタル−アナログ変換器において、 − ｎ，ｍを零よりも大きな整数としてｎビット幅のデ
   ジタル信号に対するチェーン回路網が（ｎ＋ｍ）個の接
   続点を有し、 − （ｎ＋ｍ）番目の接続点が多重デジタル−アナログ
   変換器のアナログ信号を生じ、 − （１＋ｍ）〜（ｎ＋ｍ）番目の個々の接続点に切換
   えうる一定の第１電流を生じる第１電流ミラー回路が設
   けられ、デジタル信号の最下位ビットが（１＋ｍ）番目
   の接続点に割当てられ、最上位ビットが（ｎ＋ｍ）番目
   の接続点に割当てられ、第１電流は、割当てられたビッ
   トが第１状態を有している接続点にのみ切換えられるよ
   うになっており、 − 第１電流ミラー回路の第１電流よりも大きく個々の
   １〜ｎ番目の接続点に切換えうる一定の第２電流を生じ
   る第２電流ミラー回路が設けられ、最下位ビットが１番
   目の接続点に割当てられ、最上位ビットがｎ番目の接続
   点に割当てられ、割当てられたビットが第２状態を有す
   る接続点にのみ第２電流が切換わるようになっているこ
   とを特徴とする多重デジタル−アナログ変換器。
2. 【請求項２】 請求項１に記載の多重デジタル−アナロ
   グ変換器において、第１電流ミラー回路によって生ぜし
   められる第１電流に、デジタル信号の関数として変化す
   る振幅を有する交流電流を重畳し、この交流電流を多重
   デジタル−アナログ変換器の出力信号中に含めることを
   特徴とする多重デジタル−アナログ変換器。
3. 【請求項３】 請求項１又は２に記載の多重デジタル−
   アナログ変換器において、出力信号の完全な電位等化を
   達成するために、第２電流ミラー回路の第２電流の値を
   第１電流ミラー回路の第１電流の値の２ｍ倍にすること
   を特徴とする多重デジタル−アナログ変換器。
4. 【請求項４】 請求項１〜３のいずれか一項に記載の多
   重デジタル−アナログ変換器において、ｍ＝１にしたこ
   とを特徴とする多重デジタル−アナログ変換器。
5. 【請求項５】 請求項１〜４のいずれか一項に記載の多
   重デジタル−アナログ変換器において、第１電流ミラー
   回路が第１トランジスタ（ＴＯ１）を有し、そのコレク
   タが第１電流ミラー回路の入力端を構成し、そのエミッ
   タが好ましくは抵抗（Ｒ_x ）を介して基準電位点に接続
   され、そのコレクタ及びベースが互いに接続され、第１
   電流ミラー回路が更にｎ個の第２トランジスタ（Ｔ１，
   Ｔ２，Ｔ３）を有し、これら第２トランジスタの各々が
   （１＋ｍ）〜（ｎ＋ｍ）番目の接続点の１つに割当てら
   れており、これら第２トランジスタのコレクタが割当て
   られた接続点（Ｖ_n+m ，Ｖ_n ，Ｖ_n-1 ）に接続されてお
   り、これら第２トランジスタのエミッタが好ましくはそ
   れぞれ抵抗を経て基準電位点に接続され、これら第２ト
   ランジスタのベースが第１トランジスタ（ＴＯ１）のベ
   ースに接続されていることを特徴とする多重デジタル−
   アナログ変換器。
6. 【請求項６】 請求項１〜５のいずれか一項に記載の多
   重デジタル−アナログ変換器において、第２電流ミラー
   回路が第１トランジスタ（ＴＯ２）を有し、そのコレク
   タが第２電流ミラー回路の入力端を構成し、そのエミッ
   タが好ましくは抵抗（Ｒ_x ）を経て基準電位点に接続さ
   れ、第２電流ミラー回路が更に第２トランジスタ（ＴＯ
   ３）を有し、この第２トランジスタのベースに第２電流
   が供給され、この第２トランジスタのコレクタに電源電
   圧が供給され、この第２トランジスタのエミッタが第１
   トランジスタ（ＴＯ２）のベースに接続され、この第２
   トランジスタのベースが第１トランジスタ（ＴＯ２）の
   コレクタに接続され、第２電流ミラー回路が更にｎ個の
   第３トランジスタ（Ｔ１′，Ｔ２′，Ｔ３′）を有し、
   これら第３トランジスタの各々が１〜ｎ番目の接続点の
   １つに割当てられ、これら第３トランジスタのコレクタ
   が割当てられた接続点（Ｖ_n ，Ｖ_n-1 ，Ｖ ₁ ）に接続さ
   れ、これら第３トランジスタのエミッタが好ましくはそ
   れぞれ抵抗（Ｒ_x １，Ｒ_x ２，Ｒ_x ３）を経て基準電位
   点に接続され、これら第３トランジスタのベースが抵抗
   （Ｒ′１，Ｒ′２，Ｒ′３）を経て第１トランジスタ
   （ＴＯ２）のベースに接続されていることを特徴とする
   多重デジタル−アナログ変換器。
7. 【請求項７】 請求項５に記載の多重デジタル−アナロ
   グ変換器において、第２電流ミラー回路が第１トランジ
   スタ（ＴＯ２）を有し、そのコレクタが第２電流ミラー
   回路の入力端を構成し、そのエミッタが好ましくは抵抗
   （Ｒ_x ）を経て基準電位点に接続され、第２電流ミラー
   回路が更に第２トランジスタ（ＴＯ３）を有し、この第
   ２トランジスタのベースに第２電流が供給され、この第
   ２トランジスタのコレクタに電源電圧が供給され、この
   第２トランジスタのエミッタが第１トランジスタ（ＴＯ
   ２）のベースに接続され、この第２トランジスタのベー
   スが第１トランジスタ（ＴＯ２）のコレクタに接続さ
   れ、第２電流ミラー回路が更にｎ個の第３トランジスタ
   （Ｔ１′，Ｔ２′，Ｔ３′）を有し、これら第３トラン
   ジスタの各々が１〜ｍ番目の接続点の１つに割当てら
   れ、これら第３トランジスタのコレクタが割当てられた
   接続点（Ｖ_n ，Ｖ_n-1 ，Ｖ₁ ）に接続され、これら第３
   トランジスタのエミッタが好ましくはそれぞれ抵抗（Ｒ
   _x １，Ｒ_x ２，Ｒ_x ３）を経て基準電位点に接続され、
   これら第３トランジスタのベースが抵抗（Ｒ′１，Ｒ′
   ２，Ｒ′３）を経て第１トランジスタ（ＴＯ２）のベー
   スに接続されており、第２電流ミラー回路の第３トラン
   ジスタ（Ｔ１′，Ｔ２′，Ｔ３′）のベースをそれぞれ
   割当てられたスイッチ（Ｓ１，Ｓ２，Ｓ３）を経て基準
   電位点に切換えうるようになっており、この第２電流ミ
   ラー回路はデジタル信号の各割当てられたビットの状態
   の関数として切換えられ、第１及び第２電流ミラー回路
   の第１及び第２電流は、スイッチ（Ｓ１，Ｓ２，Ｓ３）
   が開放した際に第１電流ミラー回路の各割当てられた第
   ２トランジスタ（Ｔ１，Ｔ２，Ｔ３）が遮断し且つ第２
   電流ミラー回路の各割当てられた第３トランジスタ（Ｔ
   １′，Ｔ２′，Ｔ３′）が導通し、スイッチ（Ｓ１，Ｓ
   ２，Ｓ３）が閉じた際に第１電流ミラー回路の各割当て
   られた第２トランジスタ（Ｔ１，Ｔ２，Ｔ３）が導通し
   且つ第２電流ミラー回路の各割当てられた第３トランジ
   スタ（Ｔ１′，Ｔ２′，Ｔ３′）が遮断するように選択
   されていることを特徴とする多重デジタル−アナログ変
   換器。
8. 【請求項８】 請求項１〜７のいずれか一項に記載の多
   重デジタル−アナログ変換器において、一定の第１電流
   上に重畳されるアナログ信号の振幅、特にカラーテレビ
   ジョン受像機の音量信号又はコントラスト信号又は色飽
   和信号の振幅を調整するためにオーディオ及びビデオの
   双方又はいずれか一方の再生装置に適用しうるようにし
   たことを特徴とする多重デジタル−アナログ変換器。