JPH06181275A - Lead frame - Google Patents

Lead frame

Info

Publication number
JPH06181275A
JPH06181275A JP43A JP33413092A JPH06181275A JP H06181275 A JPH06181275 A JP H06181275A JP 43 A JP43 A JP 43A JP 33413092 A JP33413092 A JP 33413092A JP H06181275 A JPH06181275 A JP H06181275A
Authority
JP
Japan
Prior art keywords
frame
external lead
external
lead terminals
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP43A
Other languages
Japanese (ja)
Inventor
Nobuyasu Aida
信康 合田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP43A priority Critical patent/JPH06181275A/en
Publication of JPH06181275A publication Critical patent/JPH06181275A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Abstract

PURPOSE:To avoid contact of adjacent external lead terminals and to accurately and effectively connect the terminal to a predetermined external electric circuit by enhancing a mechanical strength of a mountlike frame in which one ends of the terminals are commonly connected and effectively preventing a deformation of the terminal due to application of an external force. CONSTITUTION:A lead frame 1 connects a plurality of external lead terminals 2 to sides of inner periphery of a mountlike frame 3 in such a manner that a width T of a region A in which the terminals 2 are connected is wider than a width (t) of a region B in which the terminal is not connected in each side of the frame 3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明はリードフレームの構造に
関し、より詳細には半導体素子収納用パッケージに用い
られるリードフレームの構造に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame structure, and more particularly to a lead frame structure used in a semiconductor element housing package.

【０００２】[0002]

【従来技術】従来、半導体素子、特にＬＳＩ等の半導体
集積回路素子を収容するための半導体素子収納用パッケ
ージは図３及び図４に示すように、アルミナセラミック
ス等の電気絶縁材料から成り、その上面の略中央部に半
導体集積回路素子11を収容するための凹部を有し、且つ
該凹部周辺から外周部にかけて導出されたタングステ
ン、モリブデン、マンガン等の高融点金属粉末から成る
メタライズ配線層12を有する絶縁基体13と、半導体集積
回路素子11を外部電気回路に電気的に接続するために前
記メタライズ配線層12に銀ロウ等のロウ材を介し取着さ
れたコバール金属や４２アロイ等から成る外部リード端
子14と、蓋体15とから構成されており、絶縁基体13の凹
部底面に半導体集積回路素子11を接着剤を介して接着固
定し、半導体集積回路素子11の各電極とメタライズ配線
層12とをボンディングワイヤ16を介して電気的に接続す
るとともに絶縁基体13の上面に蓋体15をガラス、樹脂、
ロウ材等から成る封止材を介して接合させ、絶縁基体13
と蓋体15とから成る容器の内部に半導体集積回路素子11
を気密に封止することによって製品としての半導体装置
となる。2. Description of the Related Art Conventionally, as shown in FIGS. 3 and 4, a semiconductor element housing package for housing a semiconductor element, in particular, a semiconductor integrated circuit element such as an LSI, is made of an electrically insulating material such as alumina ceramics and has an upper surface. Has a concave portion for accommodating the semiconductor integrated circuit element 11 in a substantially central portion thereof, and has a metallized wiring layer 12 made of a refractory metal powder of tungsten, molybdenum, manganese or the like led out from the periphery of the concave portion to the outer peripheral portion. Insulating substrate 13 and external lead made of Kovar metal or 42 alloy attached to the metallized wiring layer 12 via a brazing material such as silver brazing in order to electrically connect the semiconductor integrated circuit device 11 to an external electric circuit. The semiconductor integrated circuit element 1 is composed of a terminal 14 and a lid body 15. The semiconductor integrated circuit element 11 is bonded and fixed to the bottom surface of the concave portion of the insulating base 13 with an adhesive. Each electrode of 1 and the metallized wiring layer 12 are electrically connected via a bonding wire 16 and a lid 15 is formed on the upper surface of the insulating substrate 13 with glass, resin,
Insulating substrate 13 is bonded through a sealing material made of a brazing material or the like.
A semiconductor integrated circuit element 11 is provided inside a container composed of a lid 15 and a lid 15.
Is hermetically sealed to form a semiconductor device as a product.

【０００３】かかる従来の半導体素子収納用パッケージ
は絶縁基体13に設けたメタライズ配線層12の各々に外部
リード端子14をロウ付けする際、そのロウ付けの作業性
を容易とするために、また外部リード端子14の外表面に
耐蝕性に優れた金属をメッキにより層着する際、その層
着の作業性を良好とするために、更に半導体素子収納用
パッケージを輸送する際、外部リード端子14に外力が印
加され、該外力によって外部リード端子14が変形するの
を防止するために、通常、各外部リード端子14は図4 に
示す如く、その一端が枠状のフレーム17に共通に連結さ
れており、これによって外部リード端子14は絶縁基体13
に設けたメタライズ配線層12へのロウ付け及び外部リー
ド端子14の外表面へのメッキ金属の層着の作業性が大幅
に向上し、且つ輸送時の変形が有効に防止されるように
なっている。In the conventional package for accommodating semiconductor elements, when the external lead terminals 14 are brazed to each of the metallized wiring layers 12 provided on the insulating base 13, the workability of the brazing is facilitated and When layering a metal having excellent corrosion resistance on the outer surface of the lead terminal 14 by plating, in order to improve the workability of the layering, when further transporting the semiconductor element storage package, the external lead terminal 14 In order to prevent the external lead terminals 14 from being deformed by the external force applied thereto, each external lead terminal 14 is normally connected at one end to a frame 17 having a frame shape as shown in FIG. As a result, the external lead terminals 14 are
The workability of brazing to the metallized wiring layer 12 provided in and the layering of the plated metal on the outer surface of the external lead terminal 14 is significantly improved, and deformation during transportation is effectively prevented. There is.

【０００４】尚、前記外部リード端子14はコバール金属
等のインゴット( 塊) を従来周知の圧延加工法により薄
板状となすとともに金属打ち抜き加工法やエッチング加
工法により所定形状に成形することによって形成され、
また外部リード端子14の一端が共通に連結されている枠
状フレーム17も外部リード端子14の形成と同時に形成さ
れる。The external lead terminals 14 are formed by forming an ingot (lump) of Kovar metal or the like into a thin plate shape by a conventionally known rolling method and forming it into a predetermined shape by a metal punching method or an etching method. ,
Further, the frame-shaped frame 17 to which one ends of the external lead terminals 14 are commonly connected is also formed simultaneously with the formation of the external lead terminals 14.

【０００５】[0005]

【発明が解決しようとする課題】しかしながら、近時、
半導体集積回路素子は高密度化、高集積化が急激に進
み、電極数が大幅に増大してきた。そのため半導体集積
回路素子を収容する半導体素子収納用パッケージも半導
体集積回路素子の各電極を外部電気回路に接続する外部
リード端子が急増し、個々の外部リード端子はその線幅
が狭く、厚みが薄いものとなり、外部リード端子と同時
に形成される枠状フレームもその厚みが極めて薄く機械
的強度の弱いものとなってきた。従って、この半導体素
子収納用パッケージにおいては輸送する際等に、枠状フ
レームに外力が印加されると該外力によって枠状フレー
ムが容易に変形し、その結果、枠状フレームに連結され
ている外部リード端子も大きく変形して隣接する外部リ
ード端子が接触し、電気的短絡を発生したり、外部リー
ド端子を外部の電気回路に正確、且つ確実に接続するこ
とができないという欠点を招来した。However, in recent years,
The number of electrodes has greatly increased in semiconductor integrated circuit elements due to rapid progress in high density and high integration. Therefore, in the package for accommodating the semiconductor integrated circuit element, the number of external lead terminals for connecting each electrode of the semiconductor integrated circuit element to the external electric circuit is rapidly increased, and the individual external lead terminals have a narrow line width and a small thickness. Therefore, the frame-shaped frame formed at the same time as the external lead terminal has become extremely thin and has a weak mechanical strength. Therefore, in this semiconductor element housing package, when an external force is applied to the frame-shaped frame during transportation or the like, the frame-shaped frame is easily deformed by the external force, and as a result, the external frame connected to the frame-shaped frame is exposed. The lead terminals are also greatly deformed, and adjacent external lead terminals come into contact with each other, causing an electrical short circuit, or causing a drawback that the external lead terminals cannot be accurately and surely connected to an external electric circuit.

【０００６】[0006]

【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は外部リード端子の一端が共通に連結され
ている枠状フレームの機械的強度を高くし、外力印加に
よる外部リード端子の変形を有効に防止することによっ
て隣接する外部リード端子の接触を回避し、且つ外部リ
ード端子を所定の外部電気回路に正確、且つ確実に接続
することができるリードフレームを提供することにあ
る。SUMMARY OF THE INVENTION The present invention has been devised in view of the above-mentioned drawbacks. An object of the present invention is to increase the mechanical strength of a frame-shaped frame in which one end of an external lead terminal is commonly connected and to apply an external force to the external lead. (EN) Provided is a lead frame capable of avoiding contact between adjacent external lead terminals by effectively preventing deformation of the terminals and capable of accurately and surely connecting the external lead terminals to a predetermined external electric circuit. .

【０００７】[0007]

【課題を解決するための手段】本発明は枠状フレームの
内周各辺に複数個の外部リード端子を連結させて成るリ
ードフレームであって、前記枠状フレームの各辺で、外
部リード端子の連結されている領域の幅が外部リード端
子の連結されていない領域の幅よりも広いことを特徴と
するものである。SUMMARY OF THE INVENTION The present invention is a lead frame formed by connecting a plurality of external lead terminals to each inner side of a frame-shaped frame, wherein the external lead terminals are provided on each side of the frame-shaped frame. The width of the connected region is larger than the width of the non-connected region of the external lead terminal.

【０００８】[0008]

【作用】本発明のリードフレームによれば、枠状フレー
ムの各辺で、外部リード端子の連結されている領域の幅
を広くしたことから外部リード端子の連結されている領
域の機械的強度を強くなすことができ、枠状フレームに
外力が印加されても外部リード端子が連結されている領
域は変形することが殆どなく、これによって外部リード
端子の変形を有効に防止し、隣接する外部リード端子の
接触を有効に回避するとともに外部リード端子を所定の
外部電気回路に正確、且つ確実に接続することができ
る。According to the lead frame of the present invention, since the width of the area to which the external lead terminals are connected is widened on each side of the frame, the mechanical strength of the area to which the external lead terminals are connected is increased. It can be made strong, and even if an external force is applied to the frame-like frame, the area to which the external lead terminals are connected hardly deforms, which effectively prevents the external lead terminals from deforming, and the adjacent external leads The contact of the terminals can be effectively avoided and the external lead terminals can be accurately and surely connected to a predetermined external electric circuit.

【０００９】[0009]

【実施例】次ぎに本発明を添付図面に基づき詳細に説明
する。図1 は本発明のリードフレームの一実施例を示
し、全体として1 で示されるリードフレームは複数個の
外部リード端子2 と矩形環状の枠状フレーム3 とから構
成される。The present invention will be described in detail with reference to the accompanying drawings. FIG. 1 shows an embodiment of the lead frame of the present invention. The lead frame indicated by 1 as a whole is composed of a plurality of external lead terminals 2 and a rectangular ring-shaped frame 3.

【００１０】前記外部リード端子2 は半導体素子収納用
パッケージの絶縁基体内に収容される半導体集積回路素
子を外部の電気回路に接続する作用を為し、その一端側
が絶縁基体の表面に設けた半導体集積回路素子の電極が
接続されるメタライズ配線層に銀ロウ等のロウ材を介し
ロウ付けされる。The external lead terminal 2 has a function of connecting the semiconductor integrated circuit element accommodated in the insulating substrate of the semiconductor element accommodating package to an external electric circuit, and one end thereof is a semiconductor provided on the surface of the insulating substrate. The metallized wiring layer to which the electrodes of the integrated circuit element are connected is brazed through a brazing material such as silver brazing.

【００１１】また前記複数個の外部リード端子2 はその
他端側が枠状フレーム3 の内周各辺に共通に連結されて
おり、該枠状フレーム3 は外部リード端子2 の各々の位
置を規制し、外部リード端子2 の一端を半導体素子収納
用パッケージの絶縁基体に設けたメタライズ配線層にロ
ウ付けする際の作業性及び外部リード端子2 の外表面に
耐蝕性に優れた金属をメッキ法により層着する際の作業
性を向上させる作用を為す。The other ends of the plurality of external lead terminals 2 are commonly connected to each inner side of the frame-shaped frame 3, and the frame-shaped frame 3 regulates the position of each of the external lead terminals 2. , A metal layer having excellent corrosion resistance and workability when brazing one end of the external lead terminal 2 to the metallized wiring layer provided on the insulating substrate of the semiconductor element housing package, and a layer having excellent corrosion resistance on the outer surface of the external lead terminal 2 by plating. It works to improve workability when wearing.

【００１２】尚、前記外部リード端子2 の枠状フレーム
3 への連結は隣接する外部リード端子2 の間隔が半導体
素子収納用パッケージの絶縁基体に設けたメタライズ配
線層の間隔に対応したものとなっている。The frame-shaped frame of the external lead terminal 2
The connection to 3 is such that the interval between the adjacent external lead terminals 2 corresponds to the interval between the metallized wiring layers provided on the insulating substrate of the semiconductor element housing package.

【００１３】前記外部リード端子2 及び枠状フレーム3
はいずれもコバール金属( 鉄ーニッケルーコバルト合
金) や４２アロイ（鉄ーニッケル合金）等の金属から成
り、コバール金属等のインゴット( 塊) を圧延加工法に
より薄板状となすとともに金属打ち抜き加工法やエッチ
ング加工法により所定形状に成形することによって一度
に形成される。The external lead terminals 2 and the frame 3
Are made of metal such as Kovar metal (iron-nickel-cobalt alloy) or 42 alloy (iron-nickel alloy). It is formed at a time by molding into a predetermined shape by an etching method.

【００１４】また前記リードフレーム1 の枠状フレーム
3 はその内周の各辺で、外部リード端子2 の連結されて
いる領域Ａの幅Ｔが外部リード端子の連結されていない
領域Ｂの幅ｔよりも広くなっており、これによって枠状
フレーム3 における外部リード端子2 の連結されている
領域Ａの機械的強度が強いものとなっている。従って、
このリードフレーム１に外力が印加されても枠状フレー
ム3 の外部リード端子2 が連結されている領域Ａは変形
することが殆どなく、その結果、外部リード端子の変形
が有効に防止され、隣接する外部リード端子2 の接触を
有効に回避するが可能となるとともに外部リード端子2
を所定の外部電気回路に正確、且つ確実に接続すること
が可能となる。A frame-shaped frame of the lead frame 1
3 is each side of the inner circumference, and the width T of the area A to which the external lead terminals 2 are connected is larger than the width t of the area B to which the external lead terminals are not connected. The area A in which the external lead terminal 2 is connected in 3 has a high mechanical strength. Therefore,
Even if an external force is applied to the lead frame 1, the area A of the frame-shaped frame 3 to which the external lead terminals 2 are connected is hardly deformed, and as a result, the external lead terminals are effectively prevented from being deformed, It is possible to effectively avoid the contact of the external lead terminal 2 and the external lead terminal 2
Can be accurately and surely connected to a predetermined external electric circuit.

【００１５】尚、前記枠状フレーム3 における外部リー
ド端子2 の連結されている領域Ａの幅Ｔは外部リード端
子の連結されていない領域Ｂの幅ｔが3.0mm 以下の時、
Ｔ≧1.2 ｔと成しておくと枠状フレーム3 における外部
リード端子2 の連結されている領域Ａの機械的強度を外
力が印加されても変形を発生しない強いもとなすことが
できる。従って、前記外部リード端子2 の連結されてい
る領域Ａの枠状フレーム3 の幅Ｔは外部リード端子の連
結されていない領域Ｂの幅ｔが3.0mm 以下の時、Ｔ≧1.
2 ｔと成しておくことが好ましい。When the width T of the area A to which the external lead terminals 2 are connected in the frame-like frame 3 is 3.0 mm or less when the width t of the area B to which the external lead terminals are not connected is
By setting T ≧ 1.2 t, the mechanical strength of the area A of the frame-shaped frame 3 to which the external lead terminals 2 are connected can be made strong so that no deformation occurs even when an external force is applied. Therefore, the width T of the frame-shaped frame 3 in the area A to which the external lead terminals 2 are connected is T ≧ 1 when the width t of the area B to which the external lead terminals are not connected is 3.0 mm or less.
It is preferable to make it 2 t.

【００１６】次ぎに本発明のリードフレームを用いて半
導体素子収納用パッケージを製造する方法について図2
に示す例で説明する。Next, a method for manufacturing a package for housing a semiconductor device using the lead frame of the present invention will be described with reference to FIG.
An example will be described.

【００１７】まず図2 に示すように半導体集積回路素子
を収容するための絶縁基体4 と、枠状フレーム3 の内周
各辺に多数の外部リード端子2 を共通に連結させたリー
ドフレーム1 とを準備する。First, as shown in FIG. 2, an insulating substrate 4 for accommodating a semiconductor integrated circuit element, and a lead frame 1 in which a large number of external lead terminals 2 are commonly connected to each inner peripheral side of a frame 3 To prepare.

【００１８】前記絶縁基体4 はその上面に半導体集積回
路素子が収容される凹部と該凹部周辺から外周端にかけ
て導出する複数個のメタライズ配線層5 を有している。The insulating substrate 4 has a recess for accommodating a semiconductor integrated circuit element on its upper surface and a plurality of metallized wiring layers 5 extending from the periphery of the recess to the outer peripheral edge.

【００１９】前記絶縁基体4 はアルミナセラミックス等
の電気絶縁材料から成り、例えばアルミナ(Al 2 O 3 )
、シリカ(SiO2 ) 、カルシア(CaO) 、マグネシア(MgO)
等の原料粉末に適当な有機溶剤、溶媒を添加混合して
泥漿状となすとともにこれを従来周知のドクターブレー
ド法やカレンダロール法を採用することによってセラミ
ックグリーンシート( セラミック生しーと) を得、しか
る後、前記セラミックグリーンシートを適当な形状に打
ち抜き加工を施すとともに複数枚積層し、高温(約1600
℃) で焼成することによって製作される。The insulating substrate 4 is made of an electrically insulating material such as alumina ceramics, and is made of, for example, alumina (Al 2 O 3 ).
, Silica (SiO 2 ), calcia (CaO), magnesia (MgO)
A ceramic green sheet (ceramic green sheet) is obtained by adding an appropriate organic solvent and solvent to raw material powders such as the above to form a slurry and adopting the conventionally known doctor blade method or calendar roll method. After that, the ceramic green sheets are punched into an appropriate shape and a plurality of them are laminated, and the high temperature (about 1600
It is manufactured by firing at (° C).

【００２０】また前記絶縁基体4 の凹部周辺から外周端
にかけて導出するメタライズ配線層5 はタングステン、
モリブデン、マンガン等の高融点金属粉末から成り、該
タングステン等の高融点金属粉末に適当な有機溶剤、溶
媒を添加混合して得た金属ペーストを絶縁基体4 となる
セラミックグリーンシートに予め従来周知のスクリーン
印刷法により所定パターンに印刷塗布しておくことによ
って絶縁基体4 の凹部周辺から外周端にかけて被着され
る。The metallized wiring layer 5 extending from the periphery of the recess of the insulating substrate 4 to the outer peripheral edge is made of tungsten,
A metal paste made of a refractory metal powder such as molybdenum or manganese, which is obtained by adding and mixing an appropriate organic solvent or a solvent to the refractory metal powder such as tungsten is previously known in advance on the ceramic green sheet to be the insulating substrate 4. By printing and applying a predetermined pattern by the screen printing method, the insulating substrate 4 is applied from the periphery of the concave portion to the outer peripheral edge.

【００２１】次ぎに前記メタライズ配線層5 を有する絶
縁基体4 と枠状フレーム3 に複数個の外部リード端子2
を共通に連結させてなるリードフレーム1 とをカーボン
から成る治具( 不図示) 内にセットし、絶縁基体4 に設
けたメタライズ配線層5 の露出部分に外部リード端子2
の一端が間に銀ロウ等のロウ材6 を挟んで載置されるよ
うに位置合わせを行う。この場合、各外部リード端子2
はその一端が枠状フレーム3 に連結されており、位置が
規制されていることからすべての外部リード端子2 を絶
縁基体4 に設けたメタライズ配線層5 に一度に、且つ容
易に位置合わせすることができる。Next, the insulating substrate 4 having the metallized wiring layer 5 and a plurality of external lead terminals 2 on the frame 3 are formed.
The lead frame 1 and the lead frame 1 which are commonly connected to each other are set in a jig (not shown) made of carbon, and the external lead terminal 2 is attached to the exposed portion of the metallized wiring layer 5 provided on the insulating substrate 4.
Positioning is performed so that one end of each is placed with a brazing material 6 such as silver brazing interposed therebetween. In this case, each external lead terminal 2
Since one end of the external lead terminal 2 is connected to the frame-shaped frame 3 and its position is regulated, it is possible to easily and easily align all the external lead terminals 2 with the metallized wiring layer 5 provided on the insulating substrate 4 at once. You can

【００２２】そして次ぎに前記位置合わせされた絶縁基
体4 及びリードフレーム1 を約900℃の温度に加熱され
た炉中に通し、ロウ材6 を加熱溶融させることによって
外部リード端子2 をメタライズ配線層5 にロウ付けす
る。Then, the aligned insulating substrate 4 and lead frame 1 are passed through a furnace heated to a temperature of about 900.degree. C., and the brazing material 6 is heated and melted so that the external lead terminals 2 are metalized wiring layers. Braze to 5.

【００２３】そして最後にメタライズ配線層5 にロウ付
けされた外部リード端子2 の外表面に電解メッキ法によ
りニッケル、金等の耐蝕性に優れた金属を層着させ、こ
れによって製品としての半導体素子収納用パッケージが
完成する。この場合、外部リード端子2 の各々はその一
端が枠状フレーム3 に共通に連結されていることから電
解メッキのための電極を枠状フレーム3 に接続するだけ
ですべての外部リード端子2 にメッキ用の電界を共通に
印加することができ、電解メッキの作業性が容易とな
る。また完成された半導体素子収納用パッケージは各外
部リード端子2 の一端が枠状フレーム3 に共通に接続さ
れており、且つ枠状フレーム3 の外部リード端子2 の連
結されている領域Ａの幅Ｔが外部リード端子の連結され
ていない領域Ｂの幅ｔよりも広くなっているため半導体
素子収納用パッケージを輸送する際等においてリードフ
レーム1 に外力が印加されても該外力によって枠状フレ
ーム3 の外部リード端子2 が連結されている領域Ａは変
形することが殆どなく、その結果、外部リード端子の変
形が有効に防止され、隣接する外部リード端子2 の接触
を有効に回避するが可能となるとともに外部リード端子
2 を所定の外部電気回路に正確、且つ確実に接続するこ
とが可能となる。Finally, a metal having excellent corrosion resistance such as nickel or gold is layered on the outer surface of the external lead terminal 2 brazed to the metallized wiring layer 5 by electrolytic plating, and as a result, a semiconductor element as a product is manufactured. The storage package is completed. In this case, since one end of each of the external lead terminals 2 is commonly connected to the frame-shaped frame 3, it is possible to plate all the external lead terminals 2 simply by connecting the electrode for electrolytic plating to the frame-shaped frame 3. A common electric field can be applied, which facilitates the workability of electrolytic plating. In the completed package for storing semiconductor elements, one end of each external lead terminal 2 is commonly connected to the frame-shaped frame 3, and the width T of the area A to which the external lead terminal 2 of the frame-shaped frame 3 is connected is T. Is wider than the width t of the area B where the external lead terminals are not connected, even if an external force is applied to the lead frame 1 when the semiconductor element housing package is transported, the external force of the frame 3 The area A to which the external lead terminals 2 are connected is hardly deformed, and as a result, the deformation of the external lead terminals is effectively prevented, and the contact between the adjacent external lead terminals 2 can be effectively avoided. With external lead terminal
It becomes possible to connect 2 to a predetermined external electric circuit accurately and surely.

【００２４】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では外部リ
ード端子2 の一端を絶縁基体4 に設けたメタライズ配線
層5 にロウ付けするタイプの半導体素子収納用パッケー
ジで説明したが、外部リード端子2 を半導体集積回路素
子を収容するための容器を構成する絶縁基体と蓋体との
間にガラス等を介し取着固定して成るガラス封止形タイ
プの半導体素子収納用パッケージにも適用可能である。The present invention is not limited to the above-mentioned embodiment, and various modifications can be made without departing from the gist of the present invention. For example, in the above-mentioned embodiment, the external lead terminal 2 Although the description has been given of the type of semiconductor element housing package in which one end is brazed to the metallized wiring layer 5 provided on the insulating substrate 4, the external lead terminal 2 forms the container for housing the semiconductor integrated circuit element and the insulating substrate and the lid. The present invention is also applicable to a glass-sealed type semiconductor element housing package which is attached and fixed to a body via glass or the like.

【００２５】[0025]

【発明の効果】本発明のリードフレームによれば、枠状
フレームの各辺で、外部リード端子の連結されている領
域の幅を広くしたことから外部リード端子の連結されて
いる領域の機械的強度を強くなすことができ、枠状フレ
ームに外力が印加されても外部リード端子が連結されて
いる領域は変形することが殆どなく、これによって外部
リード端子の変形を有効に防止し、隣接する外部リード
端子の接触を有効に回避するとともに外部リード端子を
所定の外部電気回路に正確、且つ確実に接続することが
できる。According to the lead frame of the present invention, since the width of the area to which the external lead terminals are connected is widened on each side of the frame, the mechanical shape of the area to which the external lead terminals are connected is increased. The strength can be increased, and even if an external force is applied to the frame, the area where the external lead terminals are connected is hardly deformed, which effectively prevents the external lead terminals from being deformed and is adjacent to each other. The contact of the external lead terminal can be effectively avoided, and the external lead terminal can be accurately and surely connected to a predetermined external electric circuit.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明にかかるリードフレームの一実施例を示
す拡大平面図である。FIG. 1 is an enlarged plan view showing an embodiment of a lead frame according to the present invention.

【図２】図1 に示すリードフレームを用いて半導体素子
収納用パッケージを製造する卯法を説明するための分解
断面図である。FIG. 2 is an exploded cross-sectional view for explaining a method of manufacturing a semiconductor device housing package using the lead frame shown in FIG.

【図３】従来のリードフレームを用いて製作した半導体
素子収納用パッケージの断面図である。FIG. 3 is a cross-sectional view of a semiconductor element housing package manufactured using a conventional lead frame.

【図４】従来のリードフレームの拡大平面図である。FIG. 4 is an enlarged plan view of a conventional lead frame.

【符号の説明】[Explanation of symbols]

１・・・・・リードフレーム ２・・・・・外部リード端子 ３・・・・・枠状フレーム 1-Lead frame 2-External lead terminal 3-Frame frame

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】枠状フレームの内周各辺に複数個の外部リ
ード端子を連結させて成るリードフレームであって、前
記枠状フレームの各辺で、外部リード端子の連結されて
いる領域の幅が外部リード端子の連結されていない領域
の幅よりも広いことを特徴とするリードフレーム。1. A lead frame in which a plurality of external lead terminals are connected to each inner side of a frame-shaped frame, wherein each side of the frame-shaped frame has a region to which the external lead terminals are connected. A lead frame having a width wider than a width of a region where the external lead terminals are not connected.
JP43A 1992-12-15 1992-12-15 Lead frame Pending JPH06181275A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP43A JPH06181275A (en) 1992-12-15 1992-12-15 Lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP43A JPH06181275A (en) 1992-12-15 1992-12-15 Lead frame

Publications (1)

Publication Number Publication Date
JPH06181275A true JPH06181275A (en) 1994-06-28

Family

ID=18273860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP43A Pending JPH06181275A (en) 1992-12-15 1992-12-15 Lead frame

Country Status (1)

Country Link
JP (1) JPH06181275A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02859A (en) * 1988-02-19 1990-01-05 Konica Corp Silver halide color photographic sensitive material made of thinner film

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02859A (en) * 1988-02-19 1990-01-05 Konica Corp Silver halide color photographic sensitive material made of thinner film

Similar Documents

Publication Publication Date Title
JP4439291B2 (en) Piezoelectric vibrator storage package and piezoelectric device
JPH03196664A (en) Package for semiconductor device
JPH06181275A (en) Lead frame
JP3020743B2 (en) Lead frame
JP2690666B2 (en) Manufacturing method of semiconductor device storage package
JP3406710B2 (en) Package for storing semiconductor elements
JP2685158B2 (en) Manufacturing method of semiconductor device storage package
JP2746813B2 (en) Package for storing semiconductor elements
JP2912779B2 (en) Manufacturing method of semiconductor device storage package
JP3441199B2 (en) Package for storing semiconductor elements
JP3441170B2 (en) Wiring board
JP2728583B2 (en) Manufacturing method of semiconductor device storage package
JP2728593B2 (en) Package for storing semiconductor elements
JP2724083B2 (en) Package for storing semiconductor elements
JP3323010B2 (en) Package for storing semiconductor elements
JPH08115990A (en) Semiconductor device package
JP3181011B2 (en) Package for storing semiconductor elements
JPH05275608A (en) Semiconductor element housing package
JP2525853Y2 (en) Lead frame
JPH08227947A (en) Package for semiconductor element
JPH06163788A (en) Fabrication of semiconductor element accommodating package
JPH08125049A (en) Package for containing semiconductor chip
JPH08148591A (en) Package for storing semiconductor element
JPH05343589A (en) Lead frame
JPH05206358A (en) Package for storage of a semiconductor element