JPH06177336A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 ＩＩＬ回路で半導体基板上に複数の論理回路
を集積化するときに、論理回路の入力端子、出力端子お
よびリセット端子の配置を工夫して、論理回路間の配線
を容易にし、かつ、高集積度の半導体集積回路装置を得
ること。 【構成】 インジェクタ電流供給線１６，２８に向かっ
て、入力端子２、出力端子３およびリセット端子４を有
する論理回路を半導体集積化するときに、電流供給線−
リセット端子−出力端子−入力端子の順の関係を持たせ
てレイアウトする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体集積回路装置に係
り、詳しくは、ＩＩＬ（Integrated Injection Logic）
回路等の高集積化素子で構成される論理回路が複数個配
置された半導体集積回路装置の配置に関するものであ
る。

【０００２】

【従来の技術】バイポーラ型の高集積化回路装置として
ＩＩＬ回路が知られている。ＩＩＬ回路は低消費電力型
の回路としても知られ広く用いられている。このＩＩＬ
回路で構成される論理回路たとえばフリップ・フロップ
が複数個接続されて、たとえば分周回路を形成する場合
には、ほぼ同じパターンが連続して半導体基板上に配置
される。

【０００３】図５には、論理回路の単位ブロックを示
す。図中１はフリップ・フロップを示し、２はその入力
端子、３は出力端子、そして４はリセット端子を示す。

【０００４】図４には、図５に示したフリップ・フロッ
プ回路をＩＩＬ回路で形成したときの具体回路例を示
す。なお図４において、トランジスタ５〜トランジスタ
１２のエミッタはすべて接地された、いわゆる共通エミ
ッタ接続で構成されている。

【０００５】また、それらのトランジスタのベースＢに
は、図３で示したトランジスタ１３のコレクタ端子１５
が各別に接続されていることを省略している。

【０００６】さらに、トランジスタ１３のエミッタ端子
１４は、一般的にインジェクタ端子と呼ばれ、この端子
よりインジェクタ電流が供給されて、ＩＩＬ回路が作動
することはよく知られたことである。

【０００７】図２は、フリップ・フロップ回路が複数個
使用された分周回路の一部を示す。図中、１６および２
８はインジェクタ電流供給線、１７は入力信号線、１８
および２１はフリップ・フロップ回路、１９および２０
はフリップ・フロップ回路１８の出力信号線であって、
出力信号線１９はフリップ・フロップ回路２１の入力信
号線でもある。２２および２３は、フリップ・フロップ
回路２１の出力信号線である。そして２４はリセット信
号線である。

【０００８】

【発明が解決しようとする課題】図２に示した分周回路
を図４で示したＩＩＬ回路で半導体基板に集積回路化す
るときには、集積度を高めるためにも、論理回路の単位
となる図４で示した回路が半導体基板上に占める割合を
できるだけ小さく抑える工夫が望まれる。

【０００９】加えて、論理回路同士を効率よく接続させ
るためにも、互いの配線がしやすいレイアウトにしなけ
ればならない。

【００１０】上記問題点に鑑み、本発明の目的は集積度
を高くでき、論理回路同士を効率よく接続させることの
できる半導体集積回路装置を提供することにある。

【００１１】

【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体集積回路装置はインジェクタ電流供
給線に、リセット端子、出力端子、入力端子を持った論
理回路をレイアウトするとき、その配置を、インジェク
タ電流供給線−リセット端子−出力端子−入力端子の順
に配置するものである。

【００１２】さらに本発明では２つのインジェクタ電流
供給線の間に、複数のトランジスタを２段もしくは２列
に配置し、かつ、上下あるいは左右に並んだトランジス
タの出力部と入力部との和の数の差が前記２つのインジ
ェクタ電流供給線の間では１つ以内に納めたものであ
る。

【００１３】また本発明では、２つのインジェクタ電流
線の間に複数のトランジスタを２段もしくは２列に配置
するときに、出力トランジスタと入出力端子の最も少な
いトランジスタを上下または左右の位置に配置するもの
である。

【００１４】

【作用】本発明は上記した構成により、前段の出力端子
から次段の入力端子への信号供給が容易になることに加
えて、前段のもう１つの出力端子から前記電流供給線か
ら外側への信号取り出しが極めて容易に実現できる。さ
らに、リセット端子同士の配線や、リセット端子の信号
を前記電流供給線から外側への取り出しも容易でしかも
高密度の半導体集積回路装置が得られる。

【００１５】

【実施例】以下、本発明の実施例を図面に基づき説明す
る。

【００１６】図１は、図２に示した分周回路を集積回路
化したときの本発明の半導体集積回路装置を示す。図２
および図４と同一箇所は同一番号を付与した。

【００１７】インジェクタ電流供給線１６と２８との間
には、フリップ・フロップ１８を構成するトランジスタ
５〜トランジスタ１２が配置されている。

【００１８】なお、フリップ・フロップ２１にはトラン
ジスタの番号を付与していないが、フリップ・フロップ
１８とまったく同一である。

【００１９】また、実際の半導体集積回路装置では、フ
リップ・フロップ１８や２１だけではなく、相当の素子
が集積化されていることは説明するまでもないところで
ある。

【００２０】リセット端子４を有するトランジスタ１２
は、図１に示したように、インジェクタ電流供給線１６
に隣接されている。とりわけ、リセット端子４は他の端
子よりもインジェクタ電流供給線１６に最も近いところ
に配置されている。

【００２１】また、出力端子３を有するトランジスタ１
１は、リセット端子４を有するトランジスタ１２と同じ
段に配置されている。信号出力線１９および２０に導出
されている出力端子３は、前記リセット端子４に比べ
て、インジェクタ電流供給線１６から離れている。

【００２２】なお信号出力線１９は、フリップ・フロッ
プ１８の出力が取り出される信号線であるがこの信号線
は、フリップ・フロップ２１の入力信号線でもある。

【００２３】また、信号出力線２０は、フリップ・フロ
ップ２１とは別の箇所に結合されるために、拡散層２５
を介してインジェクタ電流供給線１６の下をくぐって、
配線部２６に取り出されていることを示している。

【００２４】一方、入力端子２を有するトランジスタ５
は、図１を正規の位置にみて下側のインジェクタ電流供
給線２８に隣接させている。すなわち、出力端子３が取
り出されるトランジスタ１１およびリセット端子４を有
するトランジスタ１２とは反対側のインジェクタ電流供
給線２８側に配置し、とりわけ、入力端子２はインジェ
クタ電流供給線２８に最も近い位置に配置されている。
すなわち、図１を正規の位置でみて、上側のインジェク
タ電流供給線１６と下側のインジェクタ電流供給線２８
との間には、リセット端子４−出力端子３−入力端子
２、の順に配置された論理回路が構成されている。

【００２５】複数のインジェクタ領域の窓開部２７を共
通配線するインジェクタ電流供給線１６および２８は半
導体集積回路のマスク設計上などからほぼ直線で配線す
ることが好ましい。

【００２６】なお、インジェクタ電流供給線１６および
２８は図では示していないが共通接続されて同電位に置
かれる。

【００２７】複数の論理回路のリセット端子同士は共通
接続されることが多いので、それらを結線するリセット
信号線２４もほぼ直線にしかもインジェクタ電流供給線
１６とほぼ並行にレイアウトしている。

【００２８】本発明ではリセット端子４を論理回路の内
部配線２９の領域から少し離して、インジェクタ電流供
給線１６側に配置している。こうした構成によって、リ
セット端子４を結ぶリセット信号線２４の配線が容易と
なる。

【００２９】またリセット信号線２４をインジェクタ電
流供給線１６の隣に配置したので、図では示していない
がリセット信号線２４をインジェクタ電流供給線１６の
外側に取り出すときも好都合である。

【００３０】さらには、出力端子３をインジェクタ電流
供給線１６と入力端子３との間に配置したので出力端子
から取り出す出力信号を、次段の入力信号として与える
場合でもインジェクタ電流供給線１６の外側に取り出す
場合のどちらにも好都合である。

【００３１】ところで、本説明では２つのインジェクタ
電流供給線の間に論理回路を配置させたものを例示した
が１つのインジェクタ電流線に複数の論理回路を配置さ
せたものでも同じ効果が得られる。

【００３２】なお、本発明のレイアウトが高密度の集積
化や配線がしやすいものであることを立証するために
は、このレイアウトを意図的に逸脱してみれば明らかに
なろう。

【００３３】たとえば、インジェクタ電流供給線１６の
すぐ隣に出力端子３を配置し、その隣にリセット端子４
を配置したレイアウトを考えてみれば、まずリセット端
子４同士の共通接続配線が困難であるだけではなく、出
力端子３からの出力信号を次段の論理回路の入力信号と
して与えることができなくなることが明らかである。

【００３４】ところで、図１に示したものは正規の位置
でみて、２つの電流供給線１６と２８とは上下の位置に
かつ、ほぼ並列に配置させている。しかし、これらの配
置に限られるものではなく、たとえば図１示のものを９
０゜回転させたものでもよい。

【００３５】こうした構成下では当然のことではある
が、電流供給線１６と２８とは垂直方向に２列に並行し
たものとなる。したがって、そうした場合にはこれも当
然のことではあるが、トランジスタ５〜トランジスタ１
２は左右の位置関係に置かれる。

【００３６】さて、前記のトランジスタのうち、トラン
ジスタ７、１２、１０および１１は電流供給線１６から
駆動電流を受けて作動されるように配置されている。

【００３７】また、トランジスタ５、６、８および９は
電流供給線２８から電流を受けて作動するように配置さ
れている。すなわち、２つの電流供給線１６と２８との
間にはフリップ・フロップ１８，２１を構成する複数の
トランジスタのほぼ半分を上段に残りのトランジスタを
下段に配置させている。

【００３８】ここで、それらのトランジスタの配置に何
等の工夫がなされていないように見えるかも知れない。
しかし、単位の論理回路となるフリップ・フロップ１
８，２１のサイズをでき得る限り小さくするために、上
段と下段のトランジスタの組合せに工夫を持たせてい
る。

【００３９】まず、図１を正規の位置でみて最も左側に
置かれたトランジスタ７とトランジスタ５に注目された
い。トランジスタ７には、入力部（

【００４０】

【外１】

【００４１】で示した箇所）が１つと、□の中に斜線を
付した出力部（図４でトランジスタのコレクタＣに相
当）が２個の合わせて３つあることが明らかであろう。
それに対して、トランジスタ５にも入力部（入力端子２
に相当）が１つと出力部が２つの合わせて３つであるこ
とが明らかである。したがって、トランジスタ７とトラ
ンジスタ５の入・出力部の合計は６つということにな
る。

【００４２】さらにこれらの右隣のトランジスタ１２と
トランジスタ６に注目すると、トランジスタ１２の入・
出力部は合わせて４つであり、トランジスタ６のそれは
３つである。したがって、トランジスタ１２とトランジ
スタ６の入・出力部の合計は７つということになる。す
なわち、トランジスタ５とトランジスタ７のそれにくら
べて１つ多いことになる。同様にして、その右隣のトラ
ンジスタ１０とトランジスタ８の入・出力部の合計を調
べてみると、７つである。さらにその右隣のトランジス
タ１１とトランジスタ９のそれは６つになることが理解
できよう。

【００４３】すなわち、フリップ・フロップ１８を構成
する２つのトランジスタの入・出力部の合計は多い箇所
で７つ、少ない箇所で６つでありその差は１つ以内に入
るように工夫してある。

【００４４】ここで、フリップ・フロップ１８を構成す
るとき、２つのトランジスタの入・出力部の合計を７よ
りも少なくすることはできない。なぜならば図１に示し
たように、入・出力部が４つのトランジスタ１２、１１
および８と、入・出力部が３つのトランジスタ７、１
０、５および６と、入・出力部が２つのトランジスタ９
の８つのトランジスタを組み合わせてこれらを２段もし
くは２列に配置すると、２つのトランジスタの入・出力
部の合計は少なくとも７になることが明らかである。

【００４５】高密度の半導体集積回路装置を得るために
本発明では電流供給線１６と電流供給線２８との間の距
離は入・出力部の合計が７になるトランジスタの組合せ
で実現させているのである。

【００４６】こうした本発明の特徴は図１示の配置を意
図的に変えてみるとより一層明らかになろう。たとえ
ば、ここでトランジスタ６とトランジスタ８の位置を入
れ換えてみると、トランジスタ１２とトランジスタ８の
入・出力部の合計は８つになる。

【００４７】また、トランジスタ１０とトランジスタ６
とのそれは６つになり、両者の差は２つとなる。こうし
た構成下においては、インジェクタ電流供給線１６との
インジェクタ電流供給線２８との距離は図１示のものよ
りも大きくなることが明らかとなる。

【００４８】さらに本発明の配置は、トランジスタ１１
とトランジスタ９との組合せに工夫を持たせている。す
なわち、トランジスタ１１の真下にトランジスタ９を配
置させている。

【００４９】その理由は、図１に示したものは、出力信
号線１９と２０の２つの出力が取り出されたものである
が、図２に示した回路構成によっては、３以上の出力が
必要なことが起こりえる。そのときには、入・出力端数
の和が２個と最も少ないトランジスタ９の方向にトラン
ジスタ１１の出力端が増設できるよう配慮している。

【００５０】すなわち、本発明では、出力端の数が回路
構成で変化する可能性がある出力トランジスタと、出力
端の増減に全く影響を受けなく、かつ、入・出力端の最
も少ないトランジスタとを隣接させて、事前に出力端増
加分のスペースを確保している。図１に示した配置では
出力端が３つまで、すなわち、現行の２つの出力端に１
つ増設できるだけのスペースしか用意されていない。し
かし、１つの出力の増設も集積度に何等の影響を与えず
に、つまり、図１示の配置の大きさを変えずに行うこと
ができる効果は極めて大きいものである。

【００５１】なお、出力が４以上になると、図１示の集
積度のままでは無理であるので、インジェクタ電流線１
６と２８との間隔はいまのままで、フリップフロップ１
８と２１との間にトランジスタを増設すればよい。

【００５２】

【発明の効果】以上説明したように本発明は、論理回路
同士の配線がしやすい半導体集積回路装置が実現できる
ので、集積度を高めることが可能である。

【図面の簡単な説明】

【図１】本発明の一実施例に係る半導体集積回路装置

【図２】分周回路の一部分を示す回路図

【図３】ＩＩＬ回路のインジェクタ電流供給トランジス
タ

【図４】ＩＩＬ回路で構成した図５の具体回路図

【図５】リセット端子付きのフリップ・フロップ回路の
ブロック図

【符号の説明】

１、１８、２１ フリップ・フロップ ２ 入力端子 ３ 出力端子 ４ リセット端子 ５〜１２ トランジスタ １３ インジェクタ電流供給トランジスタ １４ インジェクタ端子 １５ コレクタ端子 １６、２８ インジェクタ電流供給線 １７ 入力信号線 １９、２０、２２、２３ 信号出力線 ２４ リセット信号線 ２５ 拡散層 ２６ 配線部 ２７ インジェクタ領域の窓開部 ２９ 内部配線

Claims (3)

【特許請求の範囲】
1. 【請求項１】電流供給線に向かって、入力端子、出力端
   子およびリセット端子を有する論理回路が複数個配置さ
   れた半導体集積回路装置において、それらの配置は、電
   流供給線−リセット端子−出力端子−入力端子の順に配
   置されていることを特徴とする半導体集積回路装置。
2. 【請求項２】複数のトランジスタが共通エミッタ接続さ
   れた論理回路を半導体集積回路化するものにおいて、前
   記複数のトランジスタを２つの電流供給線の間に２段も
   しくは２列に配置しかつ、上下もしくは左右に並んだ２
   つのトランジスタの入力部と出力部との和の数の差は前
   記２つの電流供給線の間では１以内であることを特徴と
   する半導体集積回路装置。
3. 【請求項３】２つの電流供給線の間に、入力端子、出力
   端子およびリセット端子を有するトランジスタを２段も
   しくは２列に配置させ、かつ、出力端子を有するトラン
   ジスタと入・出力部の最も少ないトランジスタを上下も
   しくは左右の位置に配置したことを特徴とする半導体集
   積回路装置。