JPH0617319Y2 - 半導体スタック - Google Patents

Description

【考案の詳細な説明】 ［考案の目的］ （産業上の利用分野） 本考案はレーザ、加速器等に使用するパルス発生装置の
半導体スタック（以下スタックと略す。）の改良に関す
る。

（従来の技術） レーザ、加速器等の応用分野では、高速、大電流のパル
ス発生装置が使用される。これらパルス発生装置では、
コンデンサに充電した電圧を高速に放電させるスイッチ
素子としてサイラトロンが使用されていた。サイラトロ
ンは高速、大電流のスイッチ素子として適するが、寿命
が短かいと言う欠点が有り、定期的な交換や保守が必要
である。

最近では、半導体素子の性能向上により、高di/dt耐量
の素子が開発されており、長寿命で保守性が良いことか
ら、サイラトロンにとって換わられ利用されつつある。

第１図は本発明が適用される半導体素子を使った装置の
一例を示すもので、パルス発生回路を示す。第１図で、
コンデンサ１には図示極性で他の回路より所定電圧が充
電されている。この電圧を半導体スイッチ２で高速にオ
ンさせ、コンデンサ１の電荷を急速に放電させて、パル
ストランス３のＵ−Ｖ端子間に高電圧、大電流のパルス
を発生させる回路である。レーザや加速器等に使用され
るパルス発生装置では、負荷に通電する電流のパルス幅
として数十μsec〜数μsec位の短パルスの波形が要求さ
れている。この為、第１図に示すループ回路４のインダ
クタンス分を極めて小さくする必要が有る。これらのイ
ンダクタンスを小さくするにはコンデンサ１のインダク
タンス、配線、半導体スイッチ２、及びパルストランス
３のリケージインダクタンスを各々小さくする必要が有
る。前述した半導体スイッチ２は通常多数個の半導体素
子（以下素子と略す。）とその冷却用のヒートシンクを
交互に積層させたスタックで構成される為、素子の直列
数が多くなるとスタックのインダクタンスはそれに従が
って増加する。

以下従来のスタックの一例を第７図、第８図を用いて説
明する。それぞれ第７図は平面図、第８図は正面図を示
す。

この図で、５は素子で、その両面に素子５が発生する熱
を放散するヒートシンク６を当て、更にその外側に電極
導体７ａ，７ｂと絶縁座８を当てて積層し、この積層体
を押え板９ａ，９ｂ，９ｃ及び締付ボルト１０、皿ばね
１１及びナット１２によって構成された加圧装置により
締付加圧してスタックを構成している。

ここで、電極導体７ｂは適当な所で折りまげて電極導体
７ａの位置までもってきている。

（考案が解決しようとする課題） このような従来構成のスタックでは、素子５及びヒート
シンク６の積層数が多くなると素子５とヒートシンク６
で積層した部分、及び電極導体７ｂの全長が長くなり、
回路のインダクタンスが大きくなると言う問題点が有っ
た。

本考案はこのような従来例の難点を克服し、素子５及び
ヒートシンク６の積層数が多くなっても回路のインダク
タンスを小さく抑えて良好なパルス特性を得ることがで
きる半導体スタックを提供することを目的とする。

［考案の構成］ （課題を解決するための手段） 前述した問題点を解決するために第３図に示すように一
方の電極導体１４を中心導体として形成し、又他方の電
極導体１５から放射状に配置した多数個の導体１６によ
り前記電極導体１４近くまで延設してまとめて外部導体
として形成し、同軸構成としたことを特徴とする。

（作用） 以上述べた構成とすれば、素子５及びヒートシンク６の
数が多くなった場合でも、素子５及びヒートシンク６の
部分と導体１６の相互インダクタンスの効果で全体回路
のインダクタンスを小さく抑えることができる。

（実施例） 第２図乃至第６図に本考案の実施例を示す。第２図及び
第３図は本考案のスタックのそれぞれ平面図、正面図を
示す。又第４図は第２図におけるＡ−Ａ断面、第５図は
第３図におけるＢ−Ｂ断面又、第６図は号１３の詳細外
観図を示す。第２図乃至第５図において、第７図、第８
図と同一符号のものは同一部品であるからそれらの説明
は省略する。

第２図乃至第５図において９ｄは第８図に示す従来のス
タックの押え板９ａと同じ作用をする押え板であり、中
心部分に貫通穴１３を設け、段付形の電極導体１４を嵌
合させ、前記押え板から突出するように取付け、中心導
体として形成する。また、１５は他方の電極導体であ
り、円盤状を成し、該電極導体１５の円周上に放射状に
導体１６を多数個（図では８本）配置して取付け、前記
電極導体１４まで延設させる。更に導体１７が前記電極
導体１３を取り巻き、前記多数個の導体１６を収束さ
せ、外部導体として形成する。

このように構成された半導体スタックにおいて、同軸構
成とすることによって半導体スタック全体のインダクタ
ンスは低減される。

第９図はその効果を示す図で、横軸に半導体スタックの
高さｈをとり、縦軸にインダクタンス値をとったもので
ある。第９図Ａカーブは従来例の第７図、第８図の例
で、Ｂカーブは本考案例のインダクタンス変化量を示す
もので、本考案例では半導体スタックの高さｈが増加し
てもインダクタンスとしては小さく抑えられていること
がわかる。

なお、第９図のＡ，Ｂカーブ算出には第１０図(a),(b)
に示すモデル回路を元に算出した。

［考案の効果］ 以上に示すように本考案の構成による半導体スタックで
は素子５及びヒートシンク６の積層数が多くなり全長が
長くなっても半導体スタックのインダクタンスを小さく
抑えることが可能となり、良好なパルス特性を得ること
ができる。

【図面の簡単な説明】

第１図は本考案の半導体スタックが使用される高周波電
源用の回路図、第２図、第３図は本考案の半導体スタッ
クの平面図と正面図、第４図、第５図は第３図、第４図
におけるそれぞれＡ−Ａ断面図、Ｂ−Ｂ断面図、第６図
は第３図、第５図における符号１３の外観図、第７図、
第８図は従来の半導体スタックのそれぞれ平面図と正面
図、第９図は本考案の効果を示す図、第１０図は第９図
の特性を算出したモデル図である。 １はコンデンサ、２はスイッチング素子、３はパルスト
ランス、４は開閉回路、５は平形半導体素子、６はヒー
トシンク、７ａ，７ｂは電極導体、８は絶縁座、９ａ，
９ｂ，９ｃは押え板、１０は締付ボルト、１１は皿ば
ね、１２はナット、１３は貫通穴、１４，１５は電極導
体、１６，１７は導体である。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】平形半導体素子の両面にヒートシンクを当
   て、更にその外側に電極導体、絶縁座等を介装した積層
   体を押え板、皿ばね、締付ボルト及びナットから成る加
   圧装置によって締付加圧し、一体形成した平形半導体素
   子用スタックにおいて、一方の電極導体を前記押え板の
   中心に貫通穴を設けて貫通させて中心導体として形成
   し、又、他方の電極導体を円盤状とし、かつ該電極導体
   の円周上に多数個の導体を放射状に配置して取り付け、
   前記中心導体まで延設させて該多数個の導体を前記中心
   導体をとりまく導体で収束させ、外部導体として形成
   し、同軸構成としたことを特徴とする半導体スタック。