JP2825310B2

JP2825310B2 - 高速半導体スイッチ

Info

Publication number: JP2825310B2
Application number: JP2058427A
Authority: JP
Inventors: 清治黒河; 幸夫渡辺
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-03-09
Filing date: 1990-03-09
Publication date: 1998-11-18
Anticipated expiration: 2013-11-18
Also published as: JPH03261364A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明はレーザ、加速器等に使用するパルス発生装置
の高速半導体スイッチに関する。

（従来の技術）一般に、レーザ、加速器等の応用分野では、高速、大
電流のパルス発生装置が使用されてきている。これらパ
ルス発生装置においては、充放電用のコンデンサ、この
コンデンサに充電した電圧を高速に放電させるスイッチ
ング素子、および高電圧に昇圧するパルストランス等が
使用されている。

第３図は、この種のパルス発生装置の代表的な回路構
成例を示す図であり、スイッチング素子として半導体素
子を使用したパルス発生装置の回路の一例を示してい
る。本パルス発生装置は、第１図に示すような極性で他
の回路より所定電圧をコンデンサ１に印加し、このコン
デンサ１の電圧をスイッチング素子２により高速にオ
ン、オフさせて、パルストランス３のＵ−Ｖ端子間に高
電圧のパルスを発生させるものである。一方、４はスナ
バ回路で、ダイオード５、コンデンサ６、および抵抗７
からなり、スイッチング素子２のオン、オフ時のインダ
クタンスによる過電圧を防止するものである。

すなわち、レーザや加速器等に使用されるパルス発生
装置においては、負荷に通電する電流のパルス幅とし
て、通常数十nsec〜数μsec程度の短パルスの波形が要
求される。そのため、第１図に示す閉回路８のインダク
タンス分を極めて小さく抑えると共に、このインダクタ
ンスによって発生する過電圧を小さく抑える必要があ
る。そして、これらのインダクタンスを小さくするに
は、コンデンサ１のインダクタンス、ならびにスイッチ
ング素子２およびパルストランス３のリーケージインダ
クタンスをそれぞれ小さくする必要がある。特に、前述
したそれぞれの機器間の配線インダンスの低減、および
これらのインダクタンスによる過電圧を防止するスナバ
回路４の配線インダクタンスの低減が必要である。

以下、従来の半導体スイッチの一例について、第４図
および第５図を用いて説明する。

第４図は半導体スイッチの正面図を示し、第５図は第
４図におけるＢ−Ｂ矢視図を示している。第４図および
第５図において、９は半導体スタックであり、平形半導
体のスイッチング素子10a〜10c（以下、単に素子と称す
る）、および素子10a〜10cが発生する熱を放散するヒー
シトシンク11a〜11dを交互に積層させ、さらにその両端
に電極導体12a,12bと絶緑座13を当て、押し板14a,14b,1
4c、締付ボルト15、皿ばね16、およびナット17からなる
加圧装置によって締付加圧して構成されている。

このように構成された半導体スタック９において、電
極導体12bは適当な所で折り曲げて、電極導体12aの位置
までもってきている。一方、18はスナバユニットであ
り、基板19の表面に、ダイオード５、コンデンサ６、抵
抗７がねじで取付けられ、またねじで構成された電極20
a,20bが基板19に装着され、半導体スタック９の近傍に
位置されたフレーム22に積層して取付けられている。さ
らに、23aおよび23bは電線であり、素子10aの両端のヒ
ートシンク11a,11bと、スナバユニット18の電極20a,20b
に接続されている。

しかしながら、上述したような構成の半導体スイッチ
では、素子10a〜10cおよびヒートシンク11a〜11dの積層
数が多くなると、素子10a〜10cとヒートシンク11a〜11d
で積層した部分、および電極導体12bの全長が長くな
り、結果として回路の配線インダクタンスが大きくなる
という問題がある。また、半導体スタック９とスナバユ
ニット18との間の配線インダクタンスが大きく、素子10
a〜10cのスイッチング時に生じる過電圧を十分に低減す
ることができないため、素子10a〜10cが破壊してしまう
という問題がある。

（発明が解決しようとする課題）以上のように、従来の半導体スイッチにおいては、回
路の配線インダクタンスが大きく、また半導体スタック
とスナバユニットとの間の配線インダクタンスが大きい
ことから、素子のスイッチング時に発生する過電圧を抑
制できず素子が破壊してしまうという問題があった。

本発明の目的は、回路と配線インダクタンスを最小に
抑えると共に、半導体スタックとスナバユニットとの間
に配線インダクタンス、およびスナバユニット自体のイ
ンダクタンスを低減し、素子のスイッチング時に発生す
る過電圧を抑制して素子の破壊を防止することが可能な
極めて信頼性を高い高速半導体スイッチを提供すること
にある。

［発明の構成］（課題を解決するための手段）上記の目的を達成するために本発明では、平形半導体
素子の両側にヒートシンクを当て、さらにその外側に入
出力電極導体、絶緑座を介装した積層体を締付加圧し、
入出力電極導体が接続された半導体スタックと、ダイオ
ード、コンデンサおよび抵抗からなるスナバユニットと
から構成される半導体スイッチにおいて、スナバユニッ
トをプリント基板化して、当該スナバユニットの両端に
平板の電極導体を設け、平形半導体素子の両側のヒート
シンクのうち、一方のヒートシンクからスナバユニット
の一方の電極導体に平板導体で接続し、また他方のヒー
トシンクから絶緑体を介して平板導体に密着させ、さら
にスナバユニットのプリント基板の裏面に密着させて、
他方の電極導体まで延設して接続している。

（作用）従って、本発明の高速半導体スイッチにおいては、回
路の配線インダクタンスを小さく抑えることができ、ま
た平形半導体素子とスナバユニットとの間の配線インダ
クタンス、およびスナバユニット自体のインダクタンス
を低減することができる。

これにより、平形半導体素子のスイッチング時にその
両端に発生する過電圧を小さく抑えることができ、平形
半導体素子の破壊を防止することが可能となる。

さらに、半導体スタックとスナバユニットとを完全に
分離して、半導体スタックの素子交換またはスナバユニ
ットの保守交換を容易に行なうことができる。

（実施例）本発明は、入出力電極導体が同軸構成された半導体ス
タックを採用し、またスナバユニットをプリント基板化
して電極導体を設け、平板導体で素子の両側のヒートシ
ンクのうち、一方のヒートシンクとスナバユニットの一
方の電極導体に接続し、また他方のヒートシンクから絶
緑体を介して平板導体と密着させ他方の電極導体まで延
設させて接続構成するものである。

以下、上記のような考え方に基づく本発明の一実施例
について、第１図および第２図を参照して詳細に説明す
る。

第１図は、本発明による高速半導体スイッチの構成例
を示す正面図、第２図は第１図におけるＡ−Ａ矢視図で
ある。なお、第１図および第２図において、第４図およ
び第５図と同一要素には同一符号を付してその説明を省
略し、ここでは異なる部分についてのみ述べる。

第１図および第２図において、半導体スタック24の電
極導体25a,25bを同軸構成し、配線インダクタンスの低
減を図っている。また、26はスナバユニットであり、プ
リント基板27の表面に、ダイオード５、コンデンサ６、
抵抗７、および両端に平板の電極導体28a,28bを装着
し、半導体スッタク24の近傍の設置されたフレーム22に
積層して取付けている。さらに、29は平板導体であり、
一端を素子10aの両側のヒートシンク11a,11bの一方のヒ
ートシンク11aとスナバユニットの電極導体28aに接続し
ている。また、平板導体30の一端を、他方のヒートシン
ク11bから絶緑体31を介して平板導体30に密着させ、さ
らにスナバユニット26のプリント基板27の裏面に密着さ
せて、他方の電極導体28bまで延設して接続している。

以上のように構成した本実施例の高速半導体スイッチ
においては、同軸電極構成の半導体スタックを採用して
いることにより、回路のインダクタンスを低減すること
ができる。

また、半導体スタック24とスナバユニット26との間の
配線を完全密着構成としていることにより、半導体スタ
ック24とスナバユニット26との間の配線インダクタンス
を低減することができる。

さらに、プリント基板27の表面にスナバ回路を構成
し、当該プリント基板27の裏面に平板導体30を密着させ
ていることにより、スナバユニット26自体のインダクタ
ンスを低減することができる。

以上により、素子10aのスイッチング時にその両端に
発生する過電圧を小さく抑えることができ、素子10aの
破壊を防止することが可能となる。

さらにまた、半導体スタック24とスナバユニット26と
を完全に分離していることにより、半導体スタック24の
素子交換またはスナバユニット26の保守交換を容易に行
なうことができる。

尚、上記実施例において、平板導体30の一端を、必ず
しもスナバユニット26のプリント基板27の裏面に密着さ
せるようにしなくてもよい。

［発明の効果］以上説明したように本発明によれば、回路の配線イン
ダクタンスを最小に抑えると共に、半導体スタックとス
ナバユニットとの間の配線インダクタンス、およびスナ
バユニット自体のインダクタンスを低減し、素子のスイ
ッチング時に発生する過電圧を抑制して素子の破壊を防
止することが可能で、さらに半導体スタックとスナバユ
ニットとを完全に分離して、半導体スタックの素子交換
またはスナバユニットの保守交換を容易に行なうことが
可能な極めて信頼性の高い高速半導体スイッチが提供で
きる。

【図面の簡単な説明】

第１図は本発明による高速半導体スイッチの一実施例を
示す正面図、第２図は第１図におけるＡ−Ａ矢視図、第
３図は本発明の高速半導体スイッチが使用されるパルス
発生装置の構成例を示す回路図、第４図は従来の半導体
スイッチの構成例を示す正面図、第５図は第４図におけ
るＢ−Ｂ矢視図である。１……コンデンサ、２……半導体素子、３……パルスト
ランス、４……スナバ回路、５……ダイオード、６……
コンデンサ、７……抵抗、８……閉回路、９……半導体
スタック、10a,10b,10c……平形半導体素子、11a,11b,1
1c,11d……ヒートシンク、12a,12b……電極導体、13…
…絶縁座、14a,14b,14c……押え板、15……締付ボル
ト、16……皿ばね、17……ナット、18……スナバユニッ
ト、19……基板、20a,20b……電極、22……フレーム、2
3a,23b……電線、24……半導体スタック、25a,25b……
電極導体、26……スナバユニット、27……プリント基
板、28a,28b……電極導体、29……平板導体、30……平
板導体、31……絶縁体。

フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H02M 1/00 H01L 25/14 H01S 3/097

Claims

(57)【特許請求の範囲】

【請求項１】平形半導体素子の両側にヒートシンクを当
て、さらにその外側に入出力電極導体、絶縁座を介装し
た積層体を締付加圧し、前記入出力電極導体が接続され
た半導体スタックと、ダイオード、コンデンサおよび抵
抗からなるスナバユニットとから構成される半導体スイ
ッチにおいて、前記スナバユニットをプリント基板化して、当該スナバ
ユニットの両端に平板の電極導体を設け、前記平形半導体素子の両側のヒートシンクのうち、一方
のヒートシンクから前記スナバユニットの一方の電極導
体に平板導体で接続し、また他方のヒートシンクから絶
縁体を介して前記平板導体に密着させ、さらに前記スナ
バユニットのプリント基板の裏面に密着させて、他方の
電極導体まで延設して接続して成ることを特徴とする高
速半導体スイッチ。