JP4129817B2 - 電力変換回路 - Google Patents
電力変換回路 Download PDFInfo
- Publication number
- JP4129817B2 JP4129817B2 JP2003184465A JP2003184465A JP4129817B2 JP 4129817 B2 JP4129817 B2 JP 4129817B2 JP 2003184465 A JP2003184465 A JP 2003184465A JP 2003184465 A JP2003184465 A JP 2003184465A JP 4129817 B2 JP4129817 B2 JP 4129817B2
- Authority
- JP
- Japan
- Prior art keywords
- snubber
- circuit
- capacitor
- igbt
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電力変換回路に係り、特に、複数のスイッチング素子を用いて直流電力を交流電力にあるいは交流電力を直流電力に変換するに好適な電力変換回路に関する。
【０００２】
【従来の技術】
近年、ＰＷＭインバータ・コンバータ装置などの電力変換回路は、省エネルギー、装置の小型化、高性能化を目的として、ＭＯＳＦＥＴやＩＧＢＴなどの半導体素子を用い、スイッチング動作を高速化する方向にある。しかし、このスイッチング動作の高速化に伴い、電力変換回路から発生する輻射ノイズが増加することが知られている。
【０００３】
具体的には、例えば、ＩＧＢＴを用いたインバータ回路においては、ＩＧＢＴがオンからオフに移行するときに発生するサージ電圧を吸収するために、直流電源を基準にして正側と負側に分かれて配置されているとともに互いに直列接続された各相のＩＧＢＴのコレクタとエミッタ間には、互いに直列に接続されたスナバコンデンサとスナバダイオードが接続されており、スナバダイオードには、互いに直列に接続されたスナバダイオード用コンデンサと抵抗が並列に接続されている。このスナバコンデンサとスナバダイオードはＩＧＢＴがオンからオフに移行するときに発生するサージ電圧を吸収することができるようになっており、スナバダイオード用コンデンサと抵抗は、スナバダイオードがオフする際に、スナバダイオードにリカバリ電流が流れるときのリカバリエネルギーを吸収するようになっている。さらに、スナバダイオード用コンデンサに蓄えられたエネルギーを、スナバダイオードとスナバコンデンサとの接続点と直流電源（平滑コンデンサ）のプラス端子又はマイナス端子に接続された放電抵抗を介して電源に放電する構成が採用されている。
【０００４】
スナバダイオード用コンデンサに蓄えられたエネルギーが放電抵抗によって放電されるときに、スナバダイオード用コンデンサと配線インダクタンスとによって共振し、その共振周波数は概ね数ＭＨｚから数１０ＭＨｚであり、スナバダイオード用コンデンサに蓄積されたエネルギーが放電される際に流れる高周波電流が輻射ノイズの要因となっている。
【０００５】
そこで、スナバ回路内の共振により発生する高周波電流を抑制するために、正側ＩＧＢＴのコレクタとスナバコンデンサとの間にインダクタを挿入するとともに負側ＩＧＢＴのエミッタとスナバコンデンサとの間にインダクタを挿入し、回路の共振による高周波電流を抑制するようにしたもの提案されている（特許文献１参照）。
【０００６】
【特許文献１】
【０００７】
特開平１１−８９６８号公報（第２頁から第３頁、図１）
【発明が解決しようとする課題】
上記従来技術においては、正側ＩＧＢＴのコレクタとスナバコンデンサとの間にインダクタを挿入するとともに、負側ＩＧＢＴのエミッタとスナバコンデンサとの間にインダクタを挿入しているため、各インダクタのインダクタンス成分によって、回路の共振による高周波電流を抑制することはできる。しかし、各ＩＧＢＴのスイッチング動作時に発生するサージ電圧が、インダクタの挿入に伴って増加し、サージ電圧によってはＩＧＢＴに悪影響を与える恐れがある。
【０００８】
本発明の課題は、スナバダイオードとスナバコンデンサを含むスナバ回路のインダクタンスを大きくすることなく、回路の共振に伴って発生する輻射ノイズを抑制することにある。
【０００９】
【課題を解決するための手段】
前記課題を解決するために、本発明は、電源を基準にして正側と負側に分かれて配置されているとともに互いに直列接続され、スイッチング信号に応答してスイッチング動作する複数のスイッチング素子を備え、各スイッチング素子にスナバコンデンサとスナバダイオードとを直列接続してなるスナバ回路を並列接続し、スナバダイオードにコンデンサと抵抗とを直列接続してなる回路を並列接続し、正側に配置された各スイッチング素子に係るスナバコンデンサとスナバダイオードとの接続点を放電抵抗を介して電源の負側に接続し、負側に配置された各スイッチング素子に係る接続点を放電抵抗を介して電源の正側に接続し、各スナバ回路の両端を第１と第２のコイルを介してスイッチング素子の両端にそれぞれ接続し、第１と第２のコイルを電磁結合して、各第１のコイルと各第２のコイルに互いに逆方向の電流が流れるときに、各第１のコイルと各第２のコイルにおいてインダクタンスを相殺するようにしたものである。この場合、第１のコイルと第２のコイルを一対としてコモンモードチョークで構成することができる。
【００１０】
また、前記各スイッチング素子と前記スナバ回路とを導体板を介して接続し配線を積層化してなる構成を採用することで、各スイッチング素子と各スナバ回路とを結ぶ回路の配線インダクタンスを小さくすることができる。
【００１１】
【発明の実施の形態】
以下、本発明の一実施形態を図面に基づいて説明する。図１は本発明の一実施形態を示す三相用電力変換回路の一相分の回路構成図である。図１において、インバータ装置を構成する電力変換回路はスイッチング信号に応答してスイッチング動作するスイッチング素子（半導体素子）としてのＩＧＢＴ２．３を備えており、各ＩＧＢＴ２．３は互いに直列に接続されている。正側のＩＧＢＴ２は、第１の電極としてのコレクタが、直流電源としての平滑コンデンサ１のプラス（プラス端子）側に接続され、第２の電極としてのエミッタがＩＧＢＴ３のコレクタに接続されているとともに電動機１４に接続されている。ＩＧＢＴ２のコレクタとエミッタにはフリーホイールダイオード２ａが逆並列接続されているとともに、コモンモードチョーク１５が接続されている。
【００１２】
コモンモードチョーク１５は、第１のコイル１５ａと第２のコイル１５ｂを備え、各コイル１５ａ、１５ｂは、その巻初めを同一とするとともに巻方向を同一として構成されており、第１のコイル１５ａの一端側がＩＧＢＴ２のエミッタに接続され、他端側がスナバコンデンサ４に接続されている。第２のコイル１５ｂはその一端側がＩＧＢＴ２のエミッタに接続され、その他端側がスナバダイオード５のカソード側に接続されている。スナバコンデンサ４とスナバダイオード５は、スナバ回路を構成する回路素子として互いに直列に接続されている。スナバダイオード５の両端には、スナバダイオード５のリカバリ時に発生するサージ電圧を吸収する補助サージ電圧吸収素子として、コンデンサ８と抵抗９が互いに直列に接続された状態で接続されている。さらにスナバダイオード５とスナバコンデンサ４との接続点には放電抵抗１２が接続されており、放電抵抗１２の一端側は、直流電源を放電回路の要素とするために、平滑コンデンサ１のマイナス（マイナス端子）側に接続されている。
【００１３】
一方、負側のスイッチング素子としてのＩＧＢＴ３は、第１の電極としてのコレクタと第２の電極としてのエミッタにフリーホイールダイオード３ａが逆並列接続されているとともに、コモンモードチョーク１６が接続されている。コモンモードチョーク１６はコモンモードチョーク１５と同一の仕様で構成されており、第１のコイル１６ａの一端側がＩＧＢＴ３のエミッタに接続され、他端側がスナバコンデンサ６に接続されている。第２のコイル１６ｂはＩＧＢＴ３のコレクタに接続され、他端側がスナバダイオード７のアノード側に接続されている。スナバコンデンサ６とスナバダイオード７はスナバ回路を構成する回路素子として互いに直列に接続されており、スナバダイオード７の両端には、スナバダイオード７のリカバリ時に発生するサージ電圧を吸収する補助サージ電圧吸収素子として、コンデンサ１０と抵抗１１とが互いに直列に接続された状態で並列に接続されている。またスナバコンデンサ６とスナバダイオード７との接続点には放電抵抗１３が接続されており、放電抵抗１３の他端側は、直流電源を放電回路の一要素として放電するために、平滑コンデンサ１のプラス（プラス端子）に接続されている。
【００１４】
上記構成において、例えば、ＩＧＢＴ２のベースにスイッチング信号が入力されてオンすると、平滑コンデンサ１からの電流はＩＧＢＴ２のコレクタ、エミッタを介して電動機１４に流れる。このあとＩＧＢＴ２がオフになると、ＩＧＢＴ２の電流変化率ｄｉ／ｄｔと回路の配線インダクタンスＬとにより、ＩＧＢＴ２のコレクタ側には、次の（１）式に示すように、平滑コンデンサ１の電圧を超えたサージ電圧ｄＶが発生する。
【００１５】
【数１】
このとき発生するサージ電圧によるエネルギーは、ＩＧＢＴ２のコレクタ、第１のコイル１５ａ、スナバコンデンサ４、スナバダイオード５、第２のコイル１５ｂ、電動機１４を介して流れ、スナバコンデンサ４によって吸収される。スナバコンデンサ４に吸収されたサージエネルギーがなくなると、スナバコンデンサ４に蓄えられたエネルギーは第１のコイル１５ａ、平滑コンデンサ１、放電抵抗１２を介して放電される。
【００１６】
さらに、スナバコンデンサ４に蓄積されたエネルギーが放電される際には、スナバダイオード５にはＩＧＢＴ２がオフした直後に流れる電流とは逆方向のリカバリ電流が流れ、スナバダイオード５がオフしたときに発生するリカバリ電圧がスナバダイオード用コンデンサ８と抵抗９によって吸収される。
【００１７】
次に、コンデンサ８に蓄えられたエネルギーは、抵抗９、第２のコイル１５ｂ、ＩＧＢＴ３、放電抵抗１２を介して放電される。このとき第１のコイル１５ａに流れる電流がないと仮定すると、コモンモードチョーク１５の第２のコイル１５ｂの両端にかかる電圧Ｖ２は、次の（２）式で表される。
【００１８】
【数２】
（２）式において、電流Ｉ１＝０なので、電圧Ｖ２に影響するインダクタンス成分は、コモンモードチョーク１５の第２のコイル１５ｂが有するインダクタンスＬ２のみとなる。この結果、スナバダイオード用コンデンサ８、ＩＧＢＴ３、放電抵抗１２の経路に、第２のコイル１５ｂによるインダクタンスＬ２を挿入したことになるため、このインダクタンスＬ２により高周波電流を抑制することができる。
【００１９】
次に、コモンモードチョーク１５を挿入することによるスナバコンデンサ４、スナバダイオード５の直列回路に流れる電流に対する影響を考察する。図１における電圧Ｖ２は（２）式であり、Ｖ１は次の（３）式で表される。
【００２０】
【数３】
ここで、第１のコイル１５ａのインダクタンスＬ１と第２のコイル１５ｂのインダクタンスＬ２が同一とすると、Ｌ１＝Ｌ２＝Ｍ（Ｍはコモンモードチョーク１５の相互インダクタンスを示す。）となる。また、電流Ｉ１と電流Ｉ２は大きさが等しく、向きが逆方向になるので、Ｉ１＝−Ｉ２となる。この関係を（２）式および（３）式に代入すると、（２）式、（３）式におけるインダクタンス成分は０になる。
【００２１】
よって、スナバコンデンサ４からスナバダイオード５に流れる電流に関して、コモンモードチョーク１５を追加することによってインダクタンス成分が増加することはないので、インダクタンス成分の増加に伴うサージ電圧の増加よってＩＧＢＴ２、３が破壊するのを防止することができる。
【００２２】
このように、本実施形態によれば、ＩＧＢＴ２からスナバ回路への経路にコモンモードチョーク１５を挿入することにより、スナバコンデンサ４とスナバダイオード５からなるスナバ回路（直列回路）のインダクタンスを大きくすることなく、ＩＧＢＴ２とコンデンサ８との間にインダクタンスＬ２を挿入することが可能になるため、回路内の共振で発生する高周波電流を抑制することができる。
【００２３】
なお、前記実施形態においては、ＩＧＢＴ２について述べたが、ＩＧＢＴ３についても同様に、ＩＧＢＴ３とスナバ回路との間にコモンモードチョーク１６を挿入することにより、スナバダイオード７とスナバコンデンサ６によるスナバ回路（直列回路）のインダクタンスを大きくすることなく、ＩＧＢＴ３とコンデンサ１０との間にインダクタンスＬ２を挿入することが可能になるため、回路内の共振で発生する高周波電流を抑制することができる。
【００２４】
次に、本発明の他の実施形態を図２にしたがって説明する。本実施形態はＩＧＢＴ２、３と各スナバ回路間の配線を積層化したものである。例えば、ＩＧＢＴ２と、スナバコンデンサ４とスナバダイオード５を含むスナバ回路とを接続するに際して、例えば、銅を用いてほぼ矩形形状に形成された導体板１８ａ、１８ｂを配線として積層化し、導体板１８ａの一端側をＩＧＢＴ２のコレクタに接続し、導体板１８ａの他端側をスナバコンデンサ４に接続し、導体板１８ｂの一端側をＩＧＢＴ２のエミッタに接続し、導体板１８ｂの他端側をスナバダイオード５のカソード側に接続し、スナバ回路を構成する回路素子などをスナバモジュール１７内に収納する。なお、ＩＧＢＴ３の場合も同様に、導体板１８ａ、１８ｂを用いて、ＩＧＢＴ３とスナバ回路とを導体板１８ａ、１８ｂを介して接続することができる。
【００２５】
ＩＧＢＴ２とスナバ回路とを導体板１８ａ、１８ｂを用いて接続すると、導体板１８ａ、１８ｂが互いに近接して積層化されているので、ＩＧＢＴ２とスナバ回路間の回路インダクタンスＬが相殺され、ＩＧＢＴ２、スナバコンデンサ４、スナバダイオード５の経路に係わるインダクタンスＬが低減される。このインダクタンスＬの低減により、（１）式に示したサージ電圧の低減が可能になり、スナバダイオード用コンデンサ８に印加されるエネルギーも低減されるため、エネルギー放電の際に発生する高周波電流を低減することも可能になる。
【００２６】
また、ＩＧＢＴ２．３とスナバ回路とを導体板１８ａ、１８ｂを用いて接続するに際しては、導体板１８ａ、１８ｂの途中にコモンモードチョーク１５、１６を挿入することで、サージ電圧および高周波電流をさらに低減することが可能になる。
【００２７】
【発明の効果】
以上説明したように、本発明によれば、スナバコンデンサとスナバダイオードを含むスナバ回路のインダクタンスを大きくすることなく、補助サージ電圧吸収素子を含む回路内で発生する高周波ノイズを抑制することができ、ノイズ環境が大幅に改善され、ノイズによる内部および外部機器の誤動作を減少させることが可能になり、電力変換回路を用いた装置の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す回路構成図である。
【図２】本発明の他の実施形態を示す斜視図である。
【符号の説明】
１ 平滑コンデンサ
２、３ ＩＧＢＴ
４、６ スナバコンデンサ
５、７ スナバダイオード
８、１０ スナバダイオード用コンデンサ
９、１１ スナバダイオード用抵抗
１２、１３ スナバコンデンサ放電抵抗
１４ 電動機
１５、１６ コモンモードチョーク
１５ａ、１６ａ 第１のコイル
１５ｂ、１６ｂ 第２のコイル
１７ スナバモジュール
１８ａ、１８ｂ 導体板
【発明の属する技術分野】
本発明は、電力変換回路に係り、特に、複数のスイッチング素子を用いて直流電力を交流電力にあるいは交流電力を直流電力に変換するに好適な電力変換回路に関する。
【０００２】
【従来の技術】
近年、ＰＷＭインバータ・コンバータ装置などの電力変換回路は、省エネルギー、装置の小型化、高性能化を目的として、ＭＯＳＦＥＴやＩＧＢＴなどの半導体素子を用い、スイッチング動作を高速化する方向にある。しかし、このスイッチング動作の高速化に伴い、電力変換回路から発生する輻射ノイズが増加することが知られている。
【０００３】
具体的には、例えば、ＩＧＢＴを用いたインバータ回路においては、ＩＧＢＴがオンからオフに移行するときに発生するサージ電圧を吸収するために、直流電源を基準にして正側と負側に分かれて配置されているとともに互いに直列接続された各相のＩＧＢＴのコレクタとエミッタ間には、互いに直列に接続されたスナバコンデンサとスナバダイオードが接続されており、スナバダイオードには、互いに直列に接続されたスナバダイオード用コンデンサと抵抗が並列に接続されている。このスナバコンデンサとスナバダイオードはＩＧＢＴがオンからオフに移行するときに発生するサージ電圧を吸収することができるようになっており、スナバダイオード用コンデンサと抵抗は、スナバダイオードがオフする際に、スナバダイオードにリカバリ電流が流れるときのリカバリエネルギーを吸収するようになっている。さらに、スナバダイオード用コンデンサに蓄えられたエネルギーを、スナバダイオードとスナバコンデンサとの接続点と直流電源（平滑コンデンサ）のプラス端子又はマイナス端子に接続された放電抵抗を介して電源に放電する構成が採用されている。
【０００４】
スナバダイオード用コンデンサに蓄えられたエネルギーが放電抵抗によって放電されるときに、スナバダイオード用コンデンサと配線インダクタンスとによって共振し、その共振周波数は概ね数ＭＨｚから数１０ＭＨｚであり、スナバダイオード用コンデンサに蓄積されたエネルギーが放電される際に流れる高周波電流が輻射ノイズの要因となっている。
【０００５】
そこで、スナバ回路内の共振により発生する高周波電流を抑制するために、正側ＩＧＢＴのコレクタとスナバコンデンサとの間にインダクタを挿入するとともに負側ＩＧＢＴのエミッタとスナバコンデンサとの間にインダクタを挿入し、回路の共振による高周波電流を抑制するようにしたもの提案されている（特許文献１参照）。
【０００６】
【特許文献１】
【０００７】
特開平１１−８９６８号公報（第２頁から第３頁、図１）
【発明が解決しようとする課題】
上記従来技術においては、正側ＩＧＢＴのコレクタとスナバコンデンサとの間にインダクタを挿入するとともに、負側ＩＧＢＴのエミッタとスナバコンデンサとの間にインダクタを挿入しているため、各インダクタのインダクタンス成分によって、回路の共振による高周波電流を抑制することはできる。しかし、各ＩＧＢＴのスイッチング動作時に発生するサージ電圧が、インダクタの挿入に伴って増加し、サージ電圧によってはＩＧＢＴに悪影響を与える恐れがある。
【０００８】
本発明の課題は、スナバダイオードとスナバコンデンサを含むスナバ回路のインダクタンスを大きくすることなく、回路の共振に伴って発生する輻射ノイズを抑制することにある。
【０００９】
【課題を解決するための手段】
前記課題を解決するために、本発明は、電源を基準にして正側と負側に分かれて配置されているとともに互いに直列接続され、スイッチング信号に応答してスイッチング動作する複数のスイッチング素子を備え、各スイッチング素子にスナバコンデンサとスナバダイオードとを直列接続してなるスナバ回路を並列接続し、スナバダイオードにコンデンサと抵抗とを直列接続してなる回路を並列接続し、正側に配置された各スイッチング素子に係るスナバコンデンサとスナバダイオードとの接続点を放電抵抗を介して電源の負側に接続し、負側に配置された各スイッチング素子に係る接続点を放電抵抗を介して電源の正側に接続し、各スナバ回路の両端を第１と第２のコイルを介してスイッチング素子の両端にそれぞれ接続し、第１と第２のコイルを電磁結合して、各第１のコイルと各第２のコイルに互いに逆方向の電流が流れるときに、各第１のコイルと各第２のコイルにおいてインダクタンスを相殺するようにしたものである。この場合、第１のコイルと第２のコイルを一対としてコモンモードチョークで構成することができる。
【００１０】
また、前記各スイッチング素子と前記スナバ回路とを導体板を介して接続し配線を積層化してなる構成を採用することで、各スイッチング素子と各スナバ回路とを結ぶ回路の配線インダクタンスを小さくすることができる。
【００１１】
【発明の実施の形態】
以下、本発明の一実施形態を図面に基づいて説明する。図１は本発明の一実施形態を示す三相用電力変換回路の一相分の回路構成図である。図１において、インバータ装置を構成する電力変換回路はスイッチング信号に応答してスイッチング動作するスイッチング素子（半導体素子）としてのＩＧＢＴ２．３を備えており、各ＩＧＢＴ２．３は互いに直列に接続されている。正側のＩＧＢＴ２は、第１の電極としてのコレクタが、直流電源としての平滑コンデンサ１のプラス（プラス端子）側に接続され、第２の電極としてのエミッタがＩＧＢＴ３のコレクタに接続されているとともに電動機１４に接続されている。ＩＧＢＴ２のコレクタとエミッタにはフリーホイールダイオード２ａが逆並列接続されているとともに、コモンモードチョーク１５が接続されている。
【００１２】
コモンモードチョーク１５は、第１のコイル１５ａと第２のコイル１５ｂを備え、各コイル１５ａ、１５ｂは、その巻初めを同一とするとともに巻方向を同一として構成されており、第１のコイル１５ａの一端側がＩＧＢＴ２のエミッタに接続され、他端側がスナバコンデンサ４に接続されている。第２のコイル１５ｂはその一端側がＩＧＢＴ２のエミッタに接続され、その他端側がスナバダイオード５のカソード側に接続されている。スナバコンデンサ４とスナバダイオード５は、スナバ回路を構成する回路素子として互いに直列に接続されている。スナバダイオード５の両端には、スナバダイオード５のリカバリ時に発生するサージ電圧を吸収する補助サージ電圧吸収素子として、コンデンサ８と抵抗９が互いに直列に接続された状態で接続されている。さらにスナバダイオード５とスナバコンデンサ４との接続点には放電抵抗１２が接続されており、放電抵抗１２の一端側は、直流電源を放電回路の要素とするために、平滑コンデンサ１のマイナス（マイナス端子）側に接続されている。
【００１３】
一方、負側のスイッチング素子としてのＩＧＢＴ３は、第１の電極としてのコレクタと第２の電極としてのエミッタにフリーホイールダイオード３ａが逆並列接続されているとともに、コモンモードチョーク１６が接続されている。コモンモードチョーク１６はコモンモードチョーク１５と同一の仕様で構成されており、第１のコイル１６ａの一端側がＩＧＢＴ３のエミッタに接続され、他端側がスナバコンデンサ６に接続されている。第２のコイル１６ｂはＩＧＢＴ３のコレクタに接続され、他端側がスナバダイオード７のアノード側に接続されている。スナバコンデンサ６とスナバダイオード７はスナバ回路を構成する回路素子として互いに直列に接続されており、スナバダイオード７の両端には、スナバダイオード７のリカバリ時に発生するサージ電圧を吸収する補助サージ電圧吸収素子として、コンデンサ１０と抵抗１１とが互いに直列に接続された状態で並列に接続されている。またスナバコンデンサ６とスナバダイオード７との接続点には放電抵抗１３が接続されており、放電抵抗１３の他端側は、直流電源を放電回路の一要素として放電するために、平滑コンデンサ１のプラス（プラス端子）に接続されている。
【００１４】
上記構成において、例えば、ＩＧＢＴ２のベースにスイッチング信号が入力されてオンすると、平滑コンデンサ１からの電流はＩＧＢＴ２のコレクタ、エミッタを介して電動機１４に流れる。このあとＩＧＢＴ２がオフになると、ＩＧＢＴ２の電流変化率ｄｉ／ｄｔと回路の配線インダクタンスＬとにより、ＩＧＢＴ２のコレクタ側には、次の（１）式に示すように、平滑コンデンサ１の電圧を超えたサージ電圧ｄＶが発生する。
【００１５】
【数１】
【００１６】
さらに、スナバコンデンサ４に蓄積されたエネルギーが放電される際には、スナバダイオード５にはＩＧＢＴ２がオフした直後に流れる電流とは逆方向のリカバリ電流が流れ、スナバダイオード５がオフしたときに発生するリカバリ電圧がスナバダイオード用コンデンサ８と抵抗９によって吸収される。
【００１７】
次に、コンデンサ８に蓄えられたエネルギーは、抵抗９、第２のコイル１５ｂ、ＩＧＢＴ３、放電抵抗１２を介して放電される。このとき第１のコイル１５ａに流れる電流がないと仮定すると、コモンモードチョーク１５の第２のコイル１５ｂの両端にかかる電圧Ｖ２は、次の（２）式で表される。
【００１８】
【数２】
【００１９】
次に、コモンモードチョーク１５を挿入することによるスナバコンデンサ４、スナバダイオード５の直列回路に流れる電流に対する影響を考察する。図１における電圧Ｖ２は（２）式であり、Ｖ１は次の（３）式で表される。
【００２０】
【数３】
【００２１】
よって、スナバコンデンサ４からスナバダイオード５に流れる電流に関して、コモンモードチョーク１５を追加することによってインダクタンス成分が増加することはないので、インダクタンス成分の増加に伴うサージ電圧の増加よってＩＧＢＴ２、３が破壊するのを防止することができる。
【００２２】
このように、本実施形態によれば、ＩＧＢＴ２からスナバ回路への経路にコモンモードチョーク１５を挿入することにより、スナバコンデンサ４とスナバダイオード５からなるスナバ回路（直列回路）のインダクタンスを大きくすることなく、ＩＧＢＴ２とコンデンサ８との間にインダクタンスＬ２を挿入することが可能になるため、回路内の共振で発生する高周波電流を抑制することができる。
【００２３】
なお、前記実施形態においては、ＩＧＢＴ２について述べたが、ＩＧＢＴ３についても同様に、ＩＧＢＴ３とスナバ回路との間にコモンモードチョーク１６を挿入することにより、スナバダイオード７とスナバコンデンサ６によるスナバ回路（直列回路）のインダクタンスを大きくすることなく、ＩＧＢＴ３とコンデンサ１０との間にインダクタンスＬ２を挿入することが可能になるため、回路内の共振で発生する高周波電流を抑制することができる。
【００２４】
次に、本発明の他の実施形態を図２にしたがって説明する。本実施形態はＩＧＢＴ２、３と各スナバ回路間の配線を積層化したものである。例えば、ＩＧＢＴ２と、スナバコンデンサ４とスナバダイオード５を含むスナバ回路とを接続するに際して、例えば、銅を用いてほぼ矩形形状に形成された導体板１８ａ、１８ｂを配線として積層化し、導体板１８ａの一端側をＩＧＢＴ２のコレクタに接続し、導体板１８ａの他端側をスナバコンデンサ４に接続し、導体板１８ｂの一端側をＩＧＢＴ２のエミッタに接続し、導体板１８ｂの他端側をスナバダイオード５のカソード側に接続し、スナバ回路を構成する回路素子などをスナバモジュール１７内に収納する。なお、ＩＧＢＴ３の場合も同様に、導体板１８ａ、１８ｂを用いて、ＩＧＢＴ３とスナバ回路とを導体板１８ａ、１８ｂを介して接続することができる。
【００２５】
ＩＧＢＴ２とスナバ回路とを導体板１８ａ、１８ｂを用いて接続すると、導体板１８ａ、１８ｂが互いに近接して積層化されているので、ＩＧＢＴ２とスナバ回路間の回路インダクタンスＬが相殺され、ＩＧＢＴ２、スナバコンデンサ４、スナバダイオード５の経路に係わるインダクタンスＬが低減される。このインダクタンスＬの低減により、（１）式に示したサージ電圧の低減が可能になり、スナバダイオード用コンデンサ８に印加されるエネルギーも低減されるため、エネルギー放電の際に発生する高周波電流を低減することも可能になる。
【００２６】
また、ＩＧＢＴ２．３とスナバ回路とを導体板１８ａ、１８ｂを用いて接続するに際しては、導体板１８ａ、１８ｂの途中にコモンモードチョーク１５、１６を挿入することで、サージ電圧および高周波電流をさらに低減することが可能になる。
【００２７】
【発明の効果】
以上説明したように、本発明によれば、スナバコンデンサとスナバダイオードを含むスナバ回路のインダクタンスを大きくすることなく、補助サージ電圧吸収素子を含む回路内で発生する高周波ノイズを抑制することができ、ノイズ環境が大幅に改善され、ノイズによる内部および外部機器の誤動作を減少させることが可能になり、電力変換回路を用いた装置の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す回路構成図である。
【図２】本発明の他の実施形態を示す斜視図である。
【符号の説明】
１ 平滑コンデンサ
２、３ ＩＧＢＴ
４、６ スナバコンデンサ
５、７ スナバダイオード
８、１０ スナバダイオード用コンデンサ
９、１１ スナバダイオード用抵抗
１２、１３ スナバコンデンサ放電抵抗
１４ 電動機
１５、１６ コモンモードチョーク
１５ａ、１６ａ 第１のコイル
１５ｂ、１６ｂ 第２のコイル
１７ スナバモジュール
１８ａ、１８ｂ 導体板
Claims (3)
- 電源を基準にして正側と負側に分かれて配置されているとともに互いに直列接続され、スイッチング信号に応答してスイッチング動作する複数のスイッチング素子を備え、前記各スイッチング素子にスナバコンデンサとスナバダイオードとを直列接続してなるスナバ回路を並列接続し、前記各スナバダイオードにコンデンサと抵抗とを直列接続してなる回路を並列接続し、正側に配置された前記各スイッチング素子に係る前記スナバコンデンサと前記スナバダイオードとの接続点を放電抵抗を介して前記電源の負側に接続し、負側に配置された前記各スイッチング素子に係る前記接続点を放電抵抗を介して前記電源の正側に接続し、
前記各スナバ回路の両端を第１と第２のコイルを介して前記スイッチング素子の両端にそれぞれ接続し、前記第１と第２のコイルを電磁結合してなる電力変換回路。 - 電源を基準にして正側と負側に分かれて配置されているとともに互いに直列接続され、スイッチング信号に応答してスイッチング動作する複数のスイッチング素子を備え、前記各スイッチング素子にスナバコンデンサとスナバダイオードとを直列接続してなるスナバ回路を並列接続し、前記各スナバダイオードにコンデンサと抵抗とを直列接続してなる回路を並列接続し、正側に配置された前記各スイッチング素子に係る前記スナバコンデンサと前記スナバダイオードとの接続点を放電抵抗を介して前記電源の負側に接続し、負側に配置された前記各スイッチング素子に係る前記接続点を放電抵抗を介して前記電源の正側に接続し、
前記各スナバ回路の両端を第１と第２のコイルを介して前記スイッチング素子の両端にそれぞれ接続し、前記第１と第２のコイルを一対としてコモンモードチョークで構成してなる電力変換回路。 - 請求項１又は２に記載の電力変換回路において、前記各スイッチング素子と前記スナバ回路とを導体板を介して接続し配線を積層化してなることを特徴とする電力変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003184465A JP4129817B2 (ja) | 2003-06-27 | 2003-06-27 | 電力変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003184465A JP4129817B2 (ja) | 2003-06-27 | 2003-06-27 | 電力変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005020932A JP2005020932A (ja) | 2005-01-20 |
| JP4129817B2 true JP4129817B2 (ja) | 2008-08-06 |
Family
ID=34184229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003184465A Expired - Fee Related JP4129817B2 (ja) | 2003-06-27 | 2003-06-27 | 電力変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4129817B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007325377A (ja) * | 2006-05-31 | 2007-12-13 | Nippon Reliance Kk | 電力変換装置 |
| KR100710466B1 (ko) | 2006-06-09 | 2007-04-24 | (주)디라직 | 스너버 형태의 고출력 전계효과 트랜지스터 구동 회로 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5875490U (ja) * | 1981-11-13 | 1983-05-21 | 株式会社明電舎 | Ｇｔｏの保護回路 |
| JP2754411B2 (ja) * | 1989-09-20 | 1998-05-20 | 富士電機株式会社 | 電力変換装置のスナバ回路 |
| JP2825310B2 (ja) * | 1990-03-09 | 1998-11-18 | 株式会社東芝 | 高速半導体スイッチ |
| JPH10136637A (ja) * | 1996-10-29 | 1998-05-22 | Fuji Electric Co Ltd | 半導体スイッチ素子のスナバ回路 |
| JP3567099B2 (ja) * | 1998-07-21 | 2004-09-15 | 株式会社日立製作所 | 電力変換装置 |
-
2003
- 2003-06-27 JP JP2003184465A patent/JP4129817B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005020932A (ja) | 2005-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10224808B2 (en) | Electric power conversion device with snubber circuit | |
| US7541791B2 (en) | Switch mode power converter having multiple inductor windings equipped with snubber circuits | |
| US8614901B2 (en) | Inverter employing a boost chopper circuit and a resonant converter circuit | |
| JP4423462B2 (ja) | 半導体パワーモジュール | |
| WO2016104533A1 (ja) | 電力変換装置および電力用半導体モジュール | |
| CN110120736B (zh) | 水冷电源模块 | |
| CN111030477B (zh) | 一种环形布局的模块化并联半桥集成组件 | |
| Lai et al. | Development of a 10 kW high power density three-phase ac-dc-ac converter using SiC devices | |
| JP2016144340A (ja) | スナバ回路 | |
| US9496790B2 (en) | Power conversion device | |
| JP2006197735A (ja) | インバータ装置 | |
| JP4765018B2 (ja) | 電力変換装置 | |
| JP5241421B2 (ja) | 電力変換装置 | |
| JP2957407B2 (ja) | ３レベルインバータ装置 | |
| JP4129817B2 (ja) | 電力変換回路 | |
| JP2016197821A (ja) | ゲート駆動回路 | |
| JP2751543B2 (ja) | インバータ | |
| JP2006087284A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP3646421B2 (ja) | 電力変換装置のスナバ回路 | |
| JP4156258B2 (ja) | 共振型インバータ | |
| JP3124921B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| Bonfa et al. | Multiple alternatives of regenerative snubber applied to Sepic and Cuk converters | |
| JP2803069B2 (ja) | 補助共振転流回路を用いた電力変換装置 | |
| JP4806324B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4487682B2 (ja) | コンデンサとその設置方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050616 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080512 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |