JPH06169327A - 周波数推定装置 - Google Patents

Abstract

(57)【要約】 【目的】 この発明の目的は、少ない演算量で高い設計
自由度を確保することができ、しかも小さな回路規模で
短時間に入力信号の周波数を推定可能な周波数推定装置
の提供にある。 【構成】 この発明は、入力信号が分配供給され、それ
ぞれ互いに異なる周波数の基準信号を発生する発振回路
を備え、基準信号について入力信号を移相検波する複数
の準同期検波回路と、これらの準同期検波回路の各出力
をそれぞれ入力する複数個のローパスフィルタ回路と、
これらのローパスフィルタ回路の各出力を比較していず
れの電力が最大レベルとなるかを検出する最大レベル検
出回路とを具備し、前記最大レベル検出回路で検出され
た系統の準同期検波回路が有する発振回路の発振周波数
を入力信号の周波数と推定するようにしたことを特徴と
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えば衛星通信装置
に用いられ、バースト信号から受信周波数を推定する周
波数推定装置に関する。

【０００２】

【従来の技術】周知のように、バースト信号を受信し、
同期検波に必要な搬送波を再生するためには、受信信号
先頭の無変調信号部を使って周波数及び位相の同期を行
う必要がある。従来、このような場合は、ＰＰＬ（位相
同期ループ）回路による位相同期の前段階で周波数同期
引込み動作を行うようにしていた。しかし、近年、回線
利用効率を向上させるため、無変調部の長さを短縮する
ようになり、その結果、ＰＬＬ回路では周波数引込み速
度が一般に遅く、短い無変調部の時間の内に周波数及び
位相の同期を確立するというシステム要求に対応するこ
とが困難となってきた。

【０００３】すなわち、ＰＬＬ方式は一般に周波数引込
み速度が遅く、短い無変調部の時間の内に周波数同期動
作を収束すること、つまり周波数を推定することが困難
であり、さらに初期周波数差の条件によっては、いくら
時間をかけても周波数推定が不可能な場合がある。ま
た、周波数同期動作が収束したかどうかの判定が困難で
ある。

【０００４】そこで、従来よりＦＦＴ（高速フーリエ変
換）計算手法を用いて周波数推定を行うＦＦＴ方式、互
いに中心周波数の異なる複数のバンドパスフィルタを用
いてフィルタバンクを構成し、どのフィルタ出力が大き
いかを判定して周波数推定を行うフィルタ方式が提案さ
れている。

【０００５】しかしながら、上記ＦＦＴ方式では、演算
量が固定であり、収束の概念とは無縁であるが、演算が
複雑なため、演算ハードウェアが大規模になり、演算に
時間がかかるという欠点を有する。また、ＦＦＴは本質
的に入力信号をブロック分割して処理する必要があり、
バースト信号の受信に適用するためには、別途バースト
先頭検出機能を付加してブロック先頭を定めなければな
らない。さらに、ＦＦＴアルゴリズムでは入力信号のブ
ロックの大きさが２のべき乗個に決まっており、設計の
自由度に欠けるという欠点もある。

【０００６】一方、上記フィルタ方式では、一般にバン
ドパスフィルタを構成するには複雑な回路が必要とさ
れ、さらに中心周波数のみ異なり、その他の特性すなわ
ち通過帯域幅や通過帯域減衰量が等しいようなバンドパ
スフィルタを実現するにはさらに複雑な回路が必要にな
ってしまう。

【０００７】

【発明が解決しようとする課題】以上述べたように、従
来では周波数推定方式としてＦＦＴ方式、フィルタ方式
が提案されていたが、ＦＦＴ方式では演算量が多く、大
規模なハードウェアが必要で、設計自由度が低いという
問題があり、フィルタ方式では複数のバンドパスフィル
タにおける特性の均一化が困難で、回路規模が大きくな
ってしまうという問題があった。

【０００８】この発明は上記の課題を解決するためにな
されたもので、少ない演算量で高い設計自由度を確保す
ることができ、しかも小さな回路規模で短時間に入力信
号の周波数を推定可能な周波数推定装置を提供すること
を目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
にこの発明に係る周波数推定装置は、入力信号が分配供
給され、それぞれ互いに異なる周波数の基準信号を発生
する発振回路を備え、基準信号について入力信号を位相
検波する複数の準同期検波回路と、これらの準同期検波
回路の各出力をそれぞれ入力する複数個のローパスフィ
ルタ回路と、これらのローパスフィルタ回路の各出力を
比較していずれの電力が最大レベルとなるかを検出する
最大レベル検出回路とを具備し、前記最大レベル検出回
路で検出された系統の準同期検波回路が有する発振回路
の発振周波数を入力信号の周波数と推定するようにした
ことを特徴とする。

【００１０】

【作用】上記構成による周波数推定装置では、複数の準
同期検波回路でそれぞれ異なる固定周波数信号との差分
をとり、ローパスフィルタ回路に通し、さらに電力信号
に変換し、この電力信号が差分周波数が低いほどレベル
が高くなることを利用して、最大レベル検出回路で最大
レベルを検出することで、そのチャネルの固定周波数を
入力信号の周波数として推定する。

【００１１】

【実施例】以下、図面を参照してこの発明の一実施例を
詳細に説明する。図１はこの発明に係る周波数推定装置
の構成を示すもので、入力信号は１〜ｎチャネルの準同
期検波回路１１〜１ｎに分配供給される。

【００１２】各準同期検波回路１１〜１ｎはそれぞれ図
２に示すように、固定周波数発振回路１ａ（発振周波数
は順にＦ１〜Ｆｎに設定される）を内蔵し、この発振回
路１ａで生成される固定周波数信号を移相分配器１ｂで
０°と９０°に移相分配する。そして、９０°移相信号
を混合器１ｃに送り、入力信号と混合して固定周波数分
だけ周波数変換したＩ成分の差分周波数信号を生成す
る。また、０°移相信号を混合器１ｄに送り、入力信号
と混合して固定周波数分だけ周波数変換したＱ成分の差
分周波数信号を生成する。

【００１３】各準同期検波回路１１〜１ｎのＩ，Ｑ出力
はそれぞれ検波回路１１〜１ｎに対応して設けられたロ
ーパスフィルタ（ＬＰＦ）回路２１〜２ｎの一対の複素
ローパスフィルタに供給され、各Ｉ，Ｑ成分の周波数に
対応した２つの信号（例えば電圧信号）に変換される。
周知のように、ローパスフィルタは周波数成分の低いも
のほど高いレベルの信号に変換する特性を有する。この
場合のローパスフィルタは、アナログ回路方式では１次
のＣＲフィルタ、デジタル回路方式では図３に示すよう
な論理的演算回路で、いずれも簡単な構成で実現でき
る。

【００１４】図３において、入力信号ＩまたはＱは図示
しないＡ／Ｄ変換器でデジタル信号に変換された後、減
算器２ａで出力フィードバック信号分が減算され、乗算
器２ｂでカットオフ周波数に対応する係数αが乗ぜら
れ、加算器２ｃで出力フィードバック信号成分が加算さ
れ、出力保持器（Ｌ）２ｄにラッチされる。ここでラッ
チされた値はフィルタ出力として外部に出力されると共
に上記のフィードバック信号となる。

【００１５】これは１段ＣＲフィルタを模擬（シミュレ
ート）したものである。ＬＰＦ出力（フィードバック信
号）はコンデンサＣの両端電圧である。乗算器２ｂの入
力は出力と入力の差であり、抵抗Ｒの両端の電位差にそ
れぞれ相当する。

【００１６】仮に入力＝出力とすれば、減算器２ａの出
力は０となり、出力保持器２ｄの内容は保持される（Ｄ
Ｃ成分オールパス）。また、入力が高い周波数成分であ
り、さらに乗算器２ｂの係数が小さい場合には、入力信
号１周期のうちに加算器２ｃにおいて加算（増加）と減
算（減少）が行われ、出力信号はほとんど変化しない
（すなわちローパス）。

【００１７】上記ローパスフィルタ２１〜２ｎで得られ
た信号はいずれも最大レベル検出回路３に供給される。
この最大レベル検出回路３は、Ｉ，Ｑ成分の電力信号を
それぞれ二乗加算（Ｉ² ＋Ｑ² ）し、各チャネルの演算
結果を比較してどのチャネルのローパスフィルタ出力が
最大レベルであるかを判定する。そして、該当チャネル
ｍ（１≦ｍ≦ｎ）の準同期検波回路１ｍが備える固定周
波数発振回路１ａの発振周波数を入力信号の周波数と推
定する。

【００１８】上記最大レベル検出回路３は、特に例示し
ないが、アナログ回路方式ではレベル比較器の組み合わ
せ、デジタル回路方式では簡単な論理演算回路で、いず
れも簡単な構成で実現できる。

【００１９】すなわち、上記構成の周波数推定装置で
は、ｎチャネルの準同期検波回路１１〜１ｎでそれぞれ
異なる固定周波数信号との差分をとり、ローパスフィル
タ回路２１〜２ｎに通し、さらに電力信号に変換する。
この電力信号は差分周波数が低いほどレベルが高い。換
言すれば、入力信号周波数と固定周波数信号の周波数が
近ければ近いほど、そのチャネルの電力レベルは高くな
る。よって、最大レベル検出回路３で最大レベルを検出
すれば、そのチャネルの固定周波数を入力信号の周波数
として推定することができる。推定値の精度は主に各チ
ャネルの固定周波数差によって決定される。

【００２０】したがって、上記構成による周波数推定装
置は、従来のＦＦＴ方式と比較して極めて演算量が少な
いため、ハードウェア構成を小型にすることができ、し
かも周波数推定に必要な入力信号の観測サンプル数（チ
ャネル数）も２のべき乗に限定されないため、設計自由
度を大幅に向上させることができる。また、従来のフィ
ルタ方式と比較して、バンドパスフィルタより極めて簡
単な構成で、特性の均一性をさほど要求されないローパ
スフィルタで実現できるので、小さな回路規模で入力信
号の周波数を推定することができる。

【００２１】ここで、図１において、最大レベル検出回
路３から最大レベル値を取り出し、比較回路４で予め定
められた閾値と比較して、その値を越えているかどうか
の判定を行うことにより、バースト信号受信時に受信信
号の有無判定、すなわちバースト先頭の検出を行うこと
ができ、これによって短時間に周波数を推定することが
できるようになる。

【００２２】以上の処理は、各信号を通常の実信号とし
て行っても実施可能であるが、上記のように、それぞれ
の信号を複素信号に変換して取り扱うことにより、周波
数として負の値が取れるようにすることができ、扱える
周波数範囲が２倍となって好都合である。実信号として
取り扱うときは図２の準同期検波回路１１〜１ｎの出力
として出力Ｉ，Ｑのどちらか一方を使えばよく、複素信
号として取り扱うときは出力Ｉ，Ｑの両方をそれぞれ実
数部、虚数部として使えばよいことは勿論である。

【００２３】また、それぞれの回路をアナログ素子で構
成したアナログ回路方式を採用しても実施できるが、そ
れぞれの回路をデジタル素子で構成するデジタル回路方
式を採用すれば、ｎ個の準同期検波回路１１〜１ｎやロ
ーパスフィルタ回路２１〜２ｎとして、物理的に一つの
回路素子を時間多重使用しても実現できる。この場合、
回路素子数を極めて少なくすることができるので、回路
小形化に有効である。

【００２４】尚、この発明は上記実施例に限定されるも
のではなく、その他、この発明の要旨を逸脱しない範囲
で種々変形しても同様に実施可能であることはいうまで
もない。

【００２５】

【発明の効果】以上のようにこの発明によれば、少ない
演算量で高い設計自由度を確保することができ、しかも
小さな回路規模で短時間に入力信号の周波数を推定可能
な周波数推定装置を提供することができる。

【図面の簡単な説明】

【図１】 この発明に係る周波数推定装置の一実施例の
構成を示すブロック回路図。

【図２】 同実施例の準同期検波回路の構成を示すブロ
ック回路図。

【図３】 同実施例のデジタル回路方式によるローパス
フィルタの構成を示すブロック回路図。

【符号の説明】

１１〜１ｎ…準同期検波回路、１ａ…固定周波数発振回
路、１ｂ…移相分配器、１ｃ，１ｄ…混合器、２１〜２
ｎ…ローパスフィルタ、２ａ…減算器、２ｂ…乗算器、
２ｃ…加算器、２ｄ…出力保持器（Ｌ）、３…最大レベ
ル検出回路、４…比較回路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力信号が分配供給され、それぞれ互い
   に異なる周波数の基準信号を発生する発振回路を備え、
   基準信号について入力信号を位相検波する複数の準同期
   検波回路と、これらの準同期検波回路の各出力をそれぞ
   れ入力する複数個のローパスフィルタ回路と、これらの
   ローパスフィルタ回路の各出力を比較していずれの電力
   が最大レベルとなるかを検出する最大レベル検出回路と
   を具備し、前記最大レベル検出回路で検出された系統の
   準同期検波回路が有する発振回路の発振周波数を入力信
   号の周波数と推定するようにしたことを特徴とする周波
   数推定装置。
2. 【請求項２】 前記準同期検波回路は入力信号の直交成
   分について位相検波を行って複数形式の一対の検波信号
   を出力し、前記ローパスフィルタ回路は前記準同期検波
   回路の一対の検波信号出力をそれぞれ入力する一対の複
   素ローパスフィルタを備えることを特徴とする請求項１
   記載の周波数推定装置。
3. 【請求項３】 さらに、前記最大レベル検出回路の検出
   出力が基準レベルを越えたか否かを判定する比較回路を
   備えることを特徴とする請求項１記載の周波数推定装
   置。