JPH06168942A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH06168942A
JPH06168942A JP21662793A JP21662793A JPH06168942A JP H06168942 A JPH06168942 A JP H06168942A JP 21662793 A JP21662793 A JP 21662793A JP 21662793 A JP21662793 A JP 21662793A JP H06168942 A JPH06168942 A JP H06168942A
Authority
JP
Japan
Prior art keywords
wiring
barrier
grain boundary
flux
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21662793A
Other languages
English (en)
Other versions
JP3369660B2 (ja
Inventor
Takashi Kawanoue
孝 川ノ上
Hisafumi Kaneko
尚史 金子
Shinichiro Okude
信一郎 奥出
Masahiko Hasunuma
正彦 蓮沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP21662793A priority Critical patent/JP3369660B2/ja
Publication of JPH06168942A publication Critical patent/JPH06168942A/ja
Application granted granted Critical
Publication of JP3369660B2 publication Critical patent/JP3369660B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 素子のより一層の微細化と高集積化を図った
際においても、信頼性を高めることを可能にした半導体
装置を提供する。 【構成】 配線2中を配線幅方向に横切り、電流導通時
に原子もしくは空孔の障壁となる複数の障壁部1を備え
る半導体装置である.隣り合う障壁部1の間隔Rは、R
≦Rc′(ただし、Rc′は電流導通時にエレクトロマ
イグレーションにより配線を流れる正味の原子もしくは
空孔の流束Js がエレクトロマイグレーションによる本
来の原子もしくは空孔の流束J0 の 30%となる臨界長
さ)である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置に係り、特に
微細配線を備えた高集積度の半導体装置に関する。
【0002】
【従来の技術】近年、半導体装置、例えばDRAMに代
表されるメモリー集積回路においては、高集積化が著し
い。これに伴って、各素子を電気的に結合する配線は、
微細化を余儀なくされている。そして、その遂行によっ
て、配線が使用される条件は過酷になりつつある。特
に、配線を流れる電流により、配線を構成する原子や空
孔が電流と同じ方向、あるいは逆方向に移動する現象、
すなわちエレクトロマイグレーション(以下、EMと記
す)によるボイドやヒロックの生成は、LSI用微細配
線の信頼性を低下させる主要な問題である。
【0003】このようなEMによる問題に対して、配線
の微細構造を粒界三重点がなく、かつ粒界が配線をほぼ
垂直に横断するバンブー構造とすることが提案されてい
る。この構造では、粒界拡散ではなく体拡散が支配的と
なるため、EMに対する高い耐性が期待される。しか
し、配線に対する条件が素子微細化と共により一層過酷
になるにつれて、EMに対するより高い耐性が要求され
ている。
【0004】
【発明が解決しようとする課題】上述したように、配線
にバンブー構造等を採用することにより、EMに対する
耐性の向上が期待されているものの、従来の半導体装置
では、配線のより一層の微細化等により、EMに対する
耐性が不十分となるという問題が生じている。
【0005】本発明は、このような問題を解決するため
になされたもので、素子のより一層の微細化と高集積化
を図った際においても、信頼性を高めることを可能にし
た半導体装置を提供することを目的としている。
【0006】
【課題を解決するための手段と作用】上述の目的を達成
するために、発明者らは鋭意研究を行った結果、従来の
バンブー構造等を有する配線において、EMによるボイ
ドやヒロックは、その粒界の障壁作用により、原子(空
孔)濃度が臨界点を越えるときに生成することを見出し
た。原子(空孔)流束と濃度勾配による拡散が釣合う、
すなわち正味の原子(空孔)流束が実用上十分小さくな
るように、障壁の間隔を制御することによって、EMに
よるボイドやヒロックの生成を防止することが可能とな
る。
【0007】本発明は、このような知見に基くものであ
り、本発明の半導体装置は、配線中を配線幅方向に横切
り、電流導通時に原子もしくは空孔の障壁となる複数の
障壁部を備え、前記隣り合う障壁部の間隔Rが、 R≦Rc′ (ただし、Rc′は電流導通時にエレクトロマイグレー
ションにより配線を流れる正味の原子もしくは空孔の流
束Js がエレクトロマイグレーションによる本来の原子
もしくは空孔の流束J0 の 30%となる臨界長さ)である
ことを特徴としている。
【0008】まず、空孔流に対する障壁部の作用につい
て説明する。図1に示すように、配線2に距離R離れた
2つの障壁部1が存在する場合、これらの障壁部1は配
線2を流れる空孔流に対する障壁となるため、これらを
通過する空孔流束は 0である。配線長手方向(x方向)
の空孔流束Jは、 Nernst-Einsteinの関係式にFickの第
1法則を加えた次式で与えられる。
【0009】 J=DC/kT・Z* eρj−DdC/dx …(1) (式中、Dは拡散係数、Cは空孔濃度、Z* は有効電荷
数、eは素電荷、ρは比抵抗、jは電流密度であり、
k、Tは通常の意味である) 上記 (1)式における第1項は、EM項(JEM)であり、
第2項は拡散項(JD)である。(−)側障壁部では、
障壁作用により空孔濃度が過飽和となり、過飽和度が臨
界値を越えるとボイドが核発生し、空孔を消費しながら
成長をはじめる。一方、(+)側障壁部では、ヒロック
が成長し、空孔が供給される。定常状態では、空孔濃度
が時間に対して一定となり、空孔流束が配線内の場所に
よらず一定となる。従って、ボイドあるいはヒロックの
成長により、消費あるいは供給される空孔量と配線内を
流れる空孔流束が釣合う。 (1)式をこのような条件で解
くと、定常状態での空孔流束(正味の空孔流束)J
s は、次式で与えられる。
【0010】Js =J0 ・{β−(β−αR)eαR } /{1−(1−αR)eαR } …(2) (ただし、J0 =DC0 /kT・Z* eρj、α=Z*
eρj/kTである) なお、J0 はEMによる本来の空孔流束であり、C0
空孔の熱平衡濃度である。βは(−)側障壁部でボイド
が核発生・成長する際の空孔濃度の熱平衡濃度に対する
比(臨界過飽和度)である。本発明者らが、バンブー構
造の粒界を障壁部として用いたときのボイドの成長速度
を配線の電気抵抗変化により実際に計測した結果では、
βの平均値は15であることが明らかとなっている。
【0011】図2は、Al配線について、上記 (2)式に従
って、温度 150℃での電流密度jと障壁部の間隔Rに対
してEMにより配線を流れる正味の空孔流束Js の変化
を示したものである。障壁部の間隔Rが小さくなるにつ
れて、正味の空孔流束Js は、EMによる本来の空孔流
束J0 から減少し、臨界長さRc以下ではついに 0とな
る。すなわち、障壁部の間隔Rが臨界長さRc以下(R
≦Rc)のとき、ボイドは実質成長しない。RがRcを
越える場合であっても、配線を流れる正味の空孔流束J
s がEMによる本来の空孔流束J0 の30%(Js /J0
0.3)となる臨界長さRc′以下であれば、ボイドの成長
速度が小さいので、実用上十分なEM耐性を得ることが
できる。臨界長さは電流密度jに依存し、表1に示すよ
うに、およそ臨界長さと電流密度jは逆比例の関係があ
る。しかし、一般に配線内に障壁部を形成することによ
り、配線の電気抵抗は上昇し、また配線内に多数の障壁
部を形成するには、複雑な製造工程を必要とする。従っ
て、極力電気抵抗の増加を抑え、かつ製造を容易にする
ためには、障壁部の間隔Rを許容される限り広げるこ
と、すなわちRc以上Rc′以下の範囲に設定すること
が望ましい。
【0012】
【表1】 図3は、Cu配線について、 (2)式に従って、温度 150℃
での電流密度jと障壁部の間隔Rに対してEMにより配
線を流れる正味の空孔流束Js の変化を示したものであ
る。Cu配線についても、表2に示すように、およそ臨界
長さと電流密度jは逆比例の関係がある。しかし、Cu配
線の場合、Al配線に比べて同一電流密度における臨界長
さが一桁も大きい。これは、Cuの比抵抗がAlの約 2/3、
有効電荷数がAlの約 1/6であるためである。従って、Cu
配線の場合、同一電流密度においてAl配線に比べて広い
障壁間隔であってもEMを抑制することができる。その
ため、配線の電気抵抗を増加させることなく、比抵抗の
大きな材料を障壁部に使用したり、障壁部の厚さを厚く
することができる。また、障壁間隔の拡大により、障壁
の数が減少することと障壁部を厚く形成できることによ
り、障壁部の形成が製造上容易となる利点がある。
【0013】
【表2】 なお、同一電流密度では、温度が高くなるほど臨界長さ
が小さくなる傾向にあるが、その依存度は小さい。その
ため、半導体装置の動作温度から配線の信頼性評価のた
めの加速試験温度にわたって、これまで説明してきた電
流密度jと臨界長さの関係が成立すると考えて差し支え
ない。
【0014】また、これまで空孔流に対する障壁作用に
ついて述べてきたが、原子流についても同様に作用する
ことは自明である。
【0015】なお、配線のEMが問題となるのは、 1×
105 A/cm2 を越える電流密度においてである。配線に使
用される最大電流密度は、装置の集積度、用途によって
異なるが、一般に 1×107 A/cm2 を越えることはない。
ただし、信頼性評価のための加速試験においては、これ
を越える電流密度を配線に印加する場合もある。また、
EMが問題となるのは、10μm 以下の配線幅である。使
用される最小配線幅は、装置の集積度、用途によって異
なるが、 0.1μm 幅までの配線が使用される場合があ
る。ただし、これまで説明してきた障壁部の作用は、原
理的に配線幅には依存しない。
【0016】また、粒界が網目状に形成された(粒界三
重点を持つ)多結晶配線の場合は、空孔(原子)流が粒
界の網目を優先的に流れる(粒界拡散支配)。一方、粒
界のない単結晶配線とバンブー構造配線の場合は、EM
による空孔(原子)流が結晶内を通って流れる(体拡散
支配)。粒界拡散支配と体拡散支配とでは、EMによる
配線を流れる本来の空孔(原子)流束J0 の大きさが異
なるが、 (1)式より得られる臨界長さについては、両者
の場合で大きな違いはない。従って、空孔(原子)流の
拡散経路によらず、これまで説明してきた電流密度Jと
臨界長さとの関係が成立すると考えて差し支えない。
【0017】上述したEMにより配線を流れる正味の空
孔(原子)の流束Js およびEMによる本来の空孔(原
子)の流束J0 は、例えば以下に示す測定方法による値
を差すものとする。
【0018】(1) 電流導通時にEMにより配線を流
れる本来の原子もしくは空孔の流束J0 の測定方法。
【0019】J0 は、配線の温度勾配により発生するボ
イドの成長速度から求めることができる。単結晶Al配線
を例にとって説明する。高抵抗Si基板上に熱CVD法に
より単結晶Al膜を 400nmの厚さで形成した。この単結晶
Al膜を、図4(a)に示すように、両端に幅50μm の幅
広のパッドが接続された、幅 1.5μm 、長さ50μm の配
線に加工した。この配線に107 A/cm2 台の電流密度を印
加すると、図4(b)に示すように、配線の自己発熱
(ジュール熱)により、配線とパッドの境界で100℃近
い温度差を生じた。高温の配線内のAl原子は、EMによ
る大きな駆動力を受けるため、配線部のAl原子の移動は
パッド部に比べて非常に高速である。このため、負パッ
ド付近ではAl原子の不足によりボイドが、正パッド付近
ではAl原子の堆積によりヒロックが成長する。加速試験
(高温通電試験)後、負パッドに蓄積した複数のボイド
の体積を計測して総和を求めた。ボイド体積Vは、次式
によりJ0 と関係付けられる。
【0020】 J0 =V/t/Ω/S ……(3) (式中、tは加速試験時間、Ωは空孔 1個当りの体積、
Sは配線断面積である) 電流密度 3.5×107 A/cm2 での測定結果(白丸)を図5
に示す。体拡散係数を用いて計算した Nernst-Einstein
の関係式も併せてて示す(実線)。実験より求めたJ0
が Nernst-Einsteinの関係式と一致することがよく分か
る。従って、少なくとも単結晶配線とバンブー構造配線
のように、J0 が体拡散支配の場合には、J0 を Nerns
t-Einsteinの関係式から計算で求めることも可能であ
る。
【0021】(2) 配線内に障壁を形成した場合に、
電流導通時にEMにより配線を流れる正味の原子もしく
は空孔の流束Js の測定方法。
【0022】Js は、障壁部の(+)極側に発生するボ
イドの成長速度から求められる。バンブー構造のAl配線
を例にとって説明する。厚さ 0.1μm の熱酸化膜上に、
Al膜を 0.4μm 堆積した。このAl膜に高温アニールによ
り粒径10μm を越える大粒径化処理を行った後、幅 1μ
m 、長さ50μm の配線に加工した。その後、粒界付近の
局所的電気抵抗を計測するために、図6に示すように、
粒界を挟む 4μm ピッチの電圧端子を形成した。加速試
験を、電流密度 5×106 A/cm2 、配線温度 260℃で行っ
た。粒界を境に(+)極側に成長するボイドに伴う試験
中の配線の電気抵抗増加を計測し、ボイド形状を配線を
横断する立方体と近似して得られたボイド体積を図7に
示す。ボイドは潜伏期間の後、定常成長した後に成長が
飽和した。定常成長時の勾配よりボイドの成長速度(d
V/dt)を求め、次式よりJsを求めた。
【0023】 Js =(dV/dt)/Ω/S ……(4) 得られた値は、Js =2.8×1017個/m2 ・s であり、J0
(体拡散係数用いて計算した Nernst-Einsteinの関係
式)=1.2×1018個/m2 ・s の 23%に減少していることが
分かった。
【0024】本発明の半導体装置における配線部として
は、Al、Cu、あるいはその合金等の各種公知の配線材料
を用いたものが適用される。上記配線部を形成するAl合
金としては、 Al-Cu、 Al-Ti、Al-V、 Al-Nb、 Al-Ta、
Al-Ag、 Al-Zn、 Al-Si、Al-Mg 等が、またCu合金とし
ては、 Cu-Zr、 Cu-Cr、 Cu-Ti、 Cu-Co等が例示され
る。配線部の結晶状態としては、粒界が存在していても
よく、より好ましくは粒界三重点がないものである。ま
た、好ましくは高配向のもので、さらに好ましくは障壁
部の間に粒界が存在しないものである。
【0025】本発明における障壁部は、EMによって生
じる空孔(原子)流束J0 が、AlやCu等の配線を構成す
る金属より小さい(EMが起こりにくい)材料で形成さ
れる。例えば、 (A) 配線部を構成する金属より高融点の金属。
【0026】(B) 配線部を構成する金属より高融点の
金属の酸化物、窒化物、炭化物、硼化物。
【0027】(C) 配線部を構成する金属の酸化物、窒
化物、炭化物、硼化物。
【0028】(D) 配線部を構成する金属の合金、金属
間化合物。
【0029】等である。
【0030】これらのうち、 (A)の高融点金属は、半導
体装置の製造工程で使用される薄膜形成法で形成した場
合、一般に結晶粒の大きさが数10nmと小さい上に、その
結晶粒が基板表面に垂直に配向した粒状晶構造を持つ多
結晶となる。さらに、形成条件によっては、結晶粒界の
形成が不十分となり、針状ないしポーラスとなる。その
ため、配線を構成する金属原子が簡単に通り抜けて、材
料本来の障壁作用を得られないおそれがある。また、こ
の高融点金属膜は、一般的に内部応力や熱応力が大き
く、残留応力によって剥離しやすい。さらに、製造工程
度の熱履歴により、あるいは装置の動作環境下で配線金
属と相互に溶解するため、薄い障壁部として安定に存在
できないおそれがある。特に、Al配線の場合、相互に溶
解しない高融点金属が存在しないため、特に問題であ
る。
【0031】これに対して、 (B)、 (C)の金属酸化物、
窒化物、炭化物、硼化物は、一般に無定形、非晶質ある
いは等軸晶構造の多結晶膜で形成され、結晶粒径の小さ
い柱状晶構造を持つ多結晶膜を形成しないため、優れた
障壁作用が得られる。また、配線金属と反応することな
く、化学的・熱的に極めて安定に共存するので、障壁部
としての信頼性が高く、障壁部を非常に薄くすることも
できる。特に、 (C)の場合、自然酸化膜等を利用すれ
ば、極めて薄い障壁部を形成することが可能である。ま
た、 (D)の配線金属の合金、金属間化合物は、配線金属
との整合性が良好であるため、配線金属と化学的・熱的
に安定に共存するまた、金属配線の周辺部(例えば積層
配線の下地や上地等)、あるいは内部(例えば配線の合
金元素)に異種導電物があると局部電池を形成し、他の
信頼性問題である配線のコロージョンが問題となる場合
がある。障壁部を構成する材料として、抵抗値が 1Ω・
cm以上の絶縁物を用いることにより、このような問題を
回避することができる。
【0032】なお、上記 (A)〜 (C)で言う金属は、それ
を主成分とする合金を含むものとする。これらの材料
は、場合によっては多層化する等して組合せて使用して
もよい。酸化膜の場合、特に自然酸化膜が好ましい。ま
た、これらの材料は、非晶質または単結晶であることが
好ましいが、多結晶であってもよい。また、これら障壁
部を構成する材料は、半導体装置の配線形成後の製造工
程と、半導体装置の実使用条件において、配線部を構成
する金属と反応しにくく、分解することなく安定に共存
するものが好ましい。
【0033】上述したような障壁部を有する配線部は、
障壁作用の高い材料で障壁部を形成しておき、その間に
配線を形成してもよいし、配線を形成した後、その間に
障壁部を形成してもよい。また、配線を形成しておい
て、適切な間隔でイオン注入等を行い、その部分に障壁
作用を持たせることもできる。
【0034】また、上述した障壁部を構成する具体的な
材料としては、高融点金属として、Al配線に対しては
Y、Mo、Re、Ru、Os、Co、Rh、La、Ce、Pr、Nd、Sm、E
u、Gd、Tb、Dy、Ho、Tm、Yb、Luが、Cu配線に対してはS
c、 Y、Ti、Zr、Hf、Ta、Cr、Mo、 W、Re、Fe、Ru、O
s、Ir、Nd、Sm、Gd、Tb、Dy、Ho、Er、Tm、Luが挙げら
れる。特に、Al配線の場合、Alと相互に溶解しない金属
が存在しないのに対して、Cu配線に対するMo、Ta、 W、
Re、Osは、Cuと相互に極めて溶解しにくいため、障壁部
を構成する材料として好ましい。
【0035】また、適切な障壁部の厚さは、その構成材
料により異なるが、障壁作用と配線部の電気抵抗との兼
ね合いでその範囲が決定される。一般に、 1nm未満のと
きは障壁作用が十分でない。障壁部の構成材料が絶縁体
の場合には、10nmを越えると配線部の電気抵抗が上昇し
て実用上問題があり、好ましくは 2〜 3nmの範囲であ
る。一方、導電体の場合には、さらに厚くてもよいが、
配線部の電気抵抗が上昇するため、好ましくは 100nm以
下である。また、障壁部のない状態と比較して、配線部
の電気抵抗の増加が 10%を越えると、実用上好ましくな
い。障壁部が導電体の場合、障壁部の厚さの上限は、オ
ームの法則による次の配線の電気抵抗増加と障壁部の厚
さの関係式で与えられる。
【0036】△r/r=(r′−r)/r =(ρ2 /ρ1 −1)/(1+R/t) …(3) (式中、r′は障壁部を備えた場合の配線部の電気抵
抗、rは障壁のない状態での配線部の電気抵抗、ρ1
配線部の比抵抗、ρ2 は障壁部の比抵抗、Rは障壁部の
間隔(配線部の長さ)、tは障壁部の厚さである) 上記 (3)式において、配線の電気抵抗増加率△r/rが
0.1となるtが障壁部の厚さの上限である。
【0037】また、配線部を保護するためにパッシベー
ション膜を被覆する際、パッシベーション膜による応力
に起因するストレスマスグレーション(SM)が懸念さ
れる場合には、障壁部の間隔Rを配線幅wより大きくす
ることが好ましい。
【0038】本発明の半導体装置において、バンブー構
造を持つ配線の場合には、障壁部として粒界を利用する
ことが製造上好ましい。バンブー構造での粒界(バンブ
ー粒界)が、電流導通時にEMにより配線を流れる空孔
(原子)流束(体拡散)に対して障壁として作用し得る
からである。粒界は、配線の微細構造の一部として内在
する領域であるため、新たに障壁部として形成する必要
がなく、製造上都合がよい。また、極めて薄い領域(数
原子間距離)であるから、電気抵抗の増加を懸念する必
要もない。バンブー粒界の間隔である粒径Rを、臨界長
さRc′以下にすることにより、配線のEM耐性を向上
させることができる。
【0039】ただし、バンブー粒界の障壁作用は、粒界
の構造に依存するため、粒界によっては障壁作用が得ら
れない場合がある。すなわち、障壁作用が十分でない粒
界が存在すると、実効的な障壁間隔がRc′を上回って
しまい、EMによる空孔(原子)流束を抑制できないた
め、EM耐性の向上が認められない場合がある。このよ
うな場合、実効的な障壁間隔の広がりを考慮して、バン
ブー構造は保持した上で、粒径Rを臨界長さRc′の1/
10以下にすることにより、実際上高いEM耐性が得られ
る。
【0040】また、障壁部としてバンブー粒界を利用す
る場合、粒径の分布が大きいと障壁間隔にバラツキを生
じる。図8は、配線を構成する金属の粒径分布の一例を
示したものである。このように、粒径分布が大きい場合
には、実際上、累積発生率99% に当たる粒径R′がこれ
まで述べてきた粒径Rであると考えてよい。また、この
取扱いは、粒界のみならず、形成される障壁部の間隔の
バラツキが大きい場合に一般に成り立つ。
【0041】さらに、体拡散に対する障壁作用を向上さ
せ、任意のバンブー粒界を障壁部として作用させるため
には、作為的に障壁作用の高い粒界を形成することがよ
り好ましい。障壁作用の高いバンブー粒界を得るには、
(a)溶質をバンブー粒界に固溶させる、 (b)第2相をバ
ンブー粒界に析出させる、といった方法がある。
【0042】上記 (a)の方法は、配線部に合金を用い
て、バンブー粒界に溶質を固溶させる方法である。この
ような合金の組成は、格子内での第2相の析出を防ぐた
めに、配線を使用する温度での固溶度未満の濃度の溶質
を含む稀薄合金であることが好ましい。また、上記合金
としては、粒界富化因子の大きい合金が好ましい。粒界
富化因子とは、Seah等により導入された概念であり、粒
界での溶質濃度と粒内のそれとの比である(M.P.Seah a
nd E.D.Hondros, Scripta Metall.,7 (1973) 735)。例
えば、第2元素を 0.01%含む合金の粒界富化因子が 1.5
×104 の場合、粒界での濃度は150%となる。これは、粒
界の厚さが 1原子距離であれば、 1原子層半にわたって
粒界が溶質により飽和されていることを意味する。ま
た、粒界での溶質の濃度が100%未満の場合は、溶質によ
る飽和は起きていないことになる。この粒界富化因子
は、溶質の固溶度と相関があることが知られている(D.
Gupta,Metallurg-ical Transaction A,8A(1977),143
1)。すなわち、溶質の固溶度の小さい合金ほど粒界富
化因子が大きいと考えられる。例えば、原子の固溶度が
1×10-5の場合では105 オーダーの粒界富化因子が、原
子の固溶度が 1×10-2の場合では102 オーダーの粒界富
化因子が得られる。配線の使用する温度での固溶度が 1
原子% 以下の合金系が好ましく、さらには固溶度が0.01
原子% 以下の合金系が好ましい。この稀薄合金の溶質濃
度は、配線の電気抵抗増加を 10%未満に抑えるために、
一般に 1原子% を越えることはない。多元合金の場合
は、溶質濃度の総和が 1原子% を越えることはない。
【0043】具体的な合金系としては、Al合金では、例
えば Al-Ag、 Al-Au、Al-B、 Al-Ce、 Al-Co、 Al-Cr、
Al-Cu、 Al-Dy、 Al-Er、 Al-Eu、 Al-Fe、 Al-Gd、 A
l-Ge、 Al-Hf、 Al-Ho、 Al-Ir、 Al-La、 Al-Lu、 Al-
Mn、 Al-Mo、Al-N、 Al-Nb、Al-Nd、 Al-Ni、Al-O、 Al
-Os、 Al-Pd、 Al-Pr、 Al-Pt、 Al-Re、 Al-Ru、Al-Sc
、 Al-Sm、 Al-Tb、 Al-Ti、 Al-Ta、 Al-Tm、Al-V、A
l-W、Al-Y、 Al-Yb、Al-Zrが挙げられる。またCu合金で
は、例えば Cu-Co、 Cu-Cr、 Cu-Er、 Cu-Dy、 Cu-Fe、
Cu-Gd、 Cu-Ho、 Cu-Hf、 Cu-Lu、 Cu-Mg、 Cu-Nb、 C
u-Tb、 Cu-Te、 Cu-Ti、 Cu-Tm、Cu-V、Cu-Y、 Cu-Zr、
Cu-Cr-Zr、Cu-Cr-Snが挙げられる。
【0044】また、上記 (b)の方法は、配線部に合金を
用いて、バンブー粒界に沿って金属間化合物等の第2相
を析出させる方法である。この第2相には、溶質と溶媒
との化合物、溶質と溶質との化合物、溶質自体、あるい
は母相とは異なる組成の固溶体等がある。この方法によ
り得られる配線の微細構造は、 (a)の方法とは異なり、
あたかも焼結材料における焼結助剤のように、各結晶粒
は別組成の粒界層により分離される。なお、ここで言う
合金は、溶質が単体では常温で気体として存在する元素
を含むものであってもよい。第2相は単結晶または非晶
質であることが好ましいが、多結晶であってもよい。
【0045】バンブー粒界に沿って合金の第2相として
層状に析出した金属、金属間化合物等は、結晶の中から
別の結晶が出てくる固相反応によるものである。そのた
め、配線のスリットへの埋め込み等の配線加工により形
成した障壁部に比べて、配線部との界面が清浄であり、
電気的接続が良好であり、接続抵抗が低い。ひいては配
線の電気抵抗増加を低減することができる。また、密着
性の良好である。また、析出反応を制御することによ
り、極めて薄く形成することが可能である。さらに、析
出の形式は、粒界の片側に出るものと両方に出るものと
に分けられるが、少なくとも片側に出る場合には、第2
相は反対側の結晶粒の方位に対応して層状に配列して析
出する。従って、多結晶であっても、方位の揃った結晶
性の良好な多結晶膜、あるいは単結晶膜が形成され、優
れた障壁作用が得られる。
【0046】具体的な第2相としては、Al合金では、例
えば Al-Agでの(Ag)、 Al-AuでのAl2 Au、Al-Bでの AlB
2 、 Al-CeでのAl11Ce3 、 Al-CoでのAl9 Co2 、 Al-Dy
でのAl3 Dy、 Al-CrでのAl7 Cr、 Al-CuでのAl2 Cu、 A
l-ErでのAl3 Er、 Al-EuでのAl4 Eu、 Al-FeでのAl3 F
e、 Al-GdでのAl4 Gd、 Al-HfでのAl3 Hf、 Al-HoでのA
l3 Ho、 Al-IrでのAl9 Ir2 、 Al-LaでのAl11La3 、 Al
-LuでのAl3 Lu、 Al-MnでのAl6 Mn、 Al-MoでのAl12M
o、Al-Nでの AlN、 Al-NbでのAl3 Nb、 Al-NdでのAl11N
d3 、 Al-NiでのAl3 Ni、Al-OでのAl2 O 3 、 Al-Osで
のAl13Os4 、 Al-PdでのAl4 Pd、 Al-PrでのAl11Pr3
Al-PtでのAl3 Pt、 Al-ReでのAl12Re、 Al-RuでのAl6
Ru、 Al-ScでのAl3 Sc、 Al-Siでの(Si)、 Al-SmでのAl
3 Sm、 Al-TaでのAl3 Ta、 Al-TbでのAl4 Tb、 Al-Tiで
のAl3 Ti、 Al-TmでのAl3 Tm、Al-VでのAl21V 2 、Al-W
でのAl12W 、Al-YでのAl3 Y 、 Al-YbでのAl3 Yb、 Al-
ZrでのAl3 Zr、Al-Mg-SiでのMg2 Siが挙げられる。
【0047】また、Cu合金では、例えば Cu-Coでの(C
o)、 Cu-Crでの(Cr)、 Cu-DyでのCu9Dy2 、 Cu-ErでのC
u2 Er、 Cu-Feでの(Fe)、 Cu-GdでのCu6 Gd、 Cu-Hfで
のCu5Hf、 Cu-HoでのCu5 Ho、 Cu-LaでのCu6 La、 Cu-M
gでのCu2 Mg、 Cu-Moでの(Mo)、 Cu-Nbでの(Nb)、 Cu-O
sでの(Os)、Cu-PでのCu3 P 、 Cu-Reでの(Re)、 Cu-Ru
での(Ru)、 Cu-ScでのCu4 Sc、 Cu-Taでの(Ta)、 Cu-Tb
でのCu5 Tb、 Cu-TiでのCuTi2 、 Cu-TmでのCu2 Tm、Cu
-Vでの(V) 、Cu-Wでの(W) 、Cu-YでのCu6 Y 、Cu-Zr で
のCu3 Zrが挙げられる。
【0048】上述したような障壁作用の高いバンブー粒
界を持つ微細構造の具体的な形成方法としては、 (i)配
線部に、配線を使用する温度での固溶度未満の濃度の溶
質を含む稀薄合金を用いて、熱処理により溶質をバンブ
ー粒界に偏在させて、バンブー粒界での溶質濃度を高め
る方法、 (ii)配線部に、使用温度での固溶度以上の濃
度の溶質を含む高濃度合金を用いて、熱処理により高温
で固溶させた後、低温でバンブー粒界に沿って優先的に
第2相を析出させる方法の他に、例えば (iii)配線部に
純金属を用いて、配線形状に加工した後、溶質の薄膜を
被覆した後、熱処理により溶質を配線表面からバンブー
粒界に優先的に拡散させることにより、バンブー粒界で
の溶質濃度を高めたり、あるいは粒界に第2相を析出さ
せる方法、(iv)溶質の薄膜を堆積した後、この溶質薄膜
上に配線金属の薄膜を堆積した上で配線に加工し、熱処
理により溶質を配線底面からバンブー粒界に優先的に拡
散させることにより、バンブー粒界での溶質濃度を高め
たり、あるいはバンブー粒界に第2相を析出させる方法
等が挙げられる。これらの方法は、場合によっては組合
せて使用してもよい。また、特定の部位のバンブー粒界
の障壁作用を高めるために、配線の部分にのみ使用して
もよく、このような場合には障壁部の間隔を粒径よりも
大きくすることができる。
【0049】また、このような体拡散に対する障壁作用
の高いバンブー粒界の形成方法は、粒界三重点を持つ配
線の場合にも粒界拡散に対する障壁部の形成方法として
利用することができる。すなわち、配線の臨界長さR
c′以下の間隔の特定の長さの部位に対して上記の方法
を適用し、その部位に障壁作用の高い粒界の網目構造を
形成することにより、その部位を粒界拡散に対する障壁
部にすることができる。本発明における配線部は、単層
の配線に限定されるものではなく、多層配線においても
同様の効果を奏する。例えば、ビア、スルーホールとい
った縦方向の配線接続部位においては、これを含めた上
下の障壁部の間隔の最大距離がRc′以下であればよ
い。
【0050】また、外部電極との接続部等の配線幅wが
粒径Rより大きくなる部位においては、粒界三重点を含
む構造となるときがある。ここでは、電流密度の減少に
伴い、原子(空孔)流束が減少する一方、EMが粒界拡
散に支配されるため、原子(空孔)流束が増大するとい
う競合過程が生じる。この競合過程においては、配線幅
wと臨界長さRc′との関係が 3Rc′≦wのとき電流
密度の減少に伴う原子(空孔)流束の減少が支配的とな
り、接続部でのEM耐性が向上するので好ましい。この
ような接続部位は、同種金属の接続のみならず、異種金
属の接続であっても同様である。もちろん、コンタク
ト、バリア層を含んでいても同様である。なお、適当な
障壁効果を得るためには、原子(空孔)流束の流れる方
向と障壁との成す角度が90度± 5度となるように、障壁
部を形成することが好ましい。
【0051】
【実施例】以下、本発明の実施例について説明する。
【0052】実施例1 図9は、この実施例における半導体装置の製造工程を示
す断面図である。まず、Si基板3上に厚さ 800nmの熱酸
化膜4を形成した。この熱酸化膜4上に、まず幅 0.5μ
m 、厚さ 0.4μm 、長さ 5μm のAl配線部5を、 5μm
間隔で形成した(図9−a)。その後、配線を大気中に
1時間放置して、図9(b)に示すように、Al配線部5
の表面に、厚さ約 3nmのアルミ酸化物膜(自然酸化膜)
6を形成した。このアルミ酸化物膜6をRHEEDで観
測したところ、ハローパターンが観測された。このこと
より、アルミ酸化物膜6は非晶質であることが分かる。
次に、図9(c)に示すように、Al配線部5の形成され
ていない 5μm の隙間に、Al配線部5′を形成した。
【0053】このようにして、原子(空孔)に対する障
壁として、配線を横断する非晶質のアルミ酸化物膜6
が、R=5μm 間隔で並んだ、長さ1.12mmのAl配線aを10
サンプル作製した。ここで得られたAl配線部5、5′を
評価したところ、各々内部に実効的な粒界は存在しなか
った。
【0054】また、比較例1として、同じサイズで、障
壁を有さないAl配線bを10サンプル作製した。
【0055】上記実施例1および比較例1の配線のエレ
クトロマイグレーションに対する信頼性を評価するため
に、高温通電試験(加速試験)を行った。試験条件は、
電流密度j=2×106 A/cm2 、配線温度 200℃とした。図
10はその結果を示したものであり、実施例1の10サン
プルは、全て2000時間経過後も断線は生じていないのに
対して、比較例1では1000時間で 70%が断線した。さら
に、試験後の試料の形態を観察したところ、実施例1で
は試験前との変化が観測されなかった。それに対し、比
較例1における断線部は、スリット状に配線を横断して
いた。なお、断線部以外にも、複数箇所の粒界にてスリ
ット状のボイドが観測された。
【0056】また、実施例1と同様にして、障壁として
の非晶質アルミ酸化物膜の膜厚とその間隔(粒径)Rの
異なるものを各10サンプルずつ、実施例および比較例と
して作製し、同様に評価した。その結果を表3に示す。
なお、電気抵抗は、障壁のない状態と比較したものであ
る。
【0057】
【表3】 このように、障壁の膜厚が厚すぎると、電気抵抗が上昇
して実用上問題が生じ、膜厚が薄すぎると、あるいは間
隔(粒径)Rが長すぎると、障壁効果が得られないこと
が分かる。
【0058】実施例2 Si基板表面を熱酸化し、厚さ 100nmの酸化膜を形成し
た。この酸化膜上に、スパッタ蒸着法によりAl薄膜を厚
さ 400nm堆積させた。Al薄膜上に、レジストパターンを
形成した後、RIEによりAlをエッチングし、 0.5μm
幅のAl配線に加工した。レジストを除去した後、熱処理
を行った。そのときの熱処理条件を変えて、図11
(a)および(b)に示すようなバンブー構造を有す
る、粒径R=4μmの配線aとR=0.5μm の配線bをそれ
ぞれ10サンプル作製した。
【0059】また、比較例2として、図11(c)に示
すようなR= 10μm の純Al配線cを10サンプル作製し
た。
【0060】上記実施例2および比較例2の配線のEM
に対する信頼性を評価するために、高温通電試験(加速
試験)を行った。試験条件は、電流密度j=1×107 A/cm
2 、配線温度 200℃とした。ここで、Rc=4μm であ
り、空孔流に対する十分な障壁効果が粒界でもれなく得
られていれば、粒径 4μm 以下の配線では空孔流は抑制
されてボイドは発生しないはずである。図12は、その
結果を示したものであり、比較例2における断線率は 2
00時間経過で 70%であったのに対して、実施例2におけ
る断線率は粒径 4μm で 30%、粒径 0.5μm で 10%とな
った。さらに、試験後の配線の形態を観察したところ、
実施例と比較例でいずれも、断線部はスリット状に配線
を横断していた。なお、断線部以外にも複数箇所の粒界
にてスリット状のボイドが観測された。
【0061】このように、実効的な障壁間距離が粒径R
より大きくなっている場合は、ボイドの発生を完全には
抑制できないが、粒径Rを臨界長さRcより十分に小さ
くすることによりEM耐性を向上させることができる。
【0062】実施例3 Si基板表面を熱酸化し、厚さ 100nmの酸化膜を形成し
た。この酸化膜上にスパッタ蒸着法によりAl合金薄膜を
厚さ 400nm堆積させた。このAl合金の組成は、Al-0.1原
子%Cu である。Al合金薄膜上にレジストパターンを形成
した後、RIEによりAl合金をエッチングし、 0.5μm
幅のAl合金配線に加工した。レジストを除去した後、熱
処理を行って粒成長を促進させ、図13(a)に示すバ
ンブー構造の配線aを10サンプル作製した。なお、図中
7はバンフー粒界である。TEM観察によれば、粒径R
=4μm であった。また、シータ相を生成しないように微
量添加したCuは、組成分析により粒界に偏在しているこ
とが確認された。
【0063】また、比較例3として同様の方法で、図1
3(b)に示すCuを含まないR= 10μm の純Al配線を10
サンプル作製した。
【0064】上記実施例3および比較例3の配線のEM
に対する信頼性を評価するために、高温通電試験(加速
試験)を実施例2と同様に行った。なお、Rcは実施例
2と同様に 4μm である。図14は、その結果を示した
ものであり、実施例3では全て 400時間経過後も断線は
生じていないのに対して、比較例3では 200時間で70%
が断線した。さらに、試験後の配線の形態を観察したと
ころ、実施例3では試験前との変化が観測されなかっ
た。それに対して比較例3では、断線部はスリット状に
配線を横断していた。なお、断線部以外にも複数箇所の
粒界にてスリット状のボイドが観測された。
【0065】実施例4 Si基板表面を熱酸化し、厚さ 100nmの酸化膜を形成し
た。この酸化膜上にスパッタ蒸着法によりAl合金薄膜を
厚さ 400nm堆積させた。このAl合金の組成は、Al-3原子
%Cu である。Al薄膜上にレジストパターンを形成した
後、RIEによりAl合金をエッチングし、 0.5μm 幅の
Al合金配線に加工した。レジストを除去した後、熱処理
を行って粒成長を促進させ、図15(a)に示すバンブ
ー構造の配線aを10サンプル作製した。TEM観察によ
れば、粒径R=4μm であった。また、過飽和に固溶した
Cuが粒界にシータ相(CuAl2 )として析出していること
が、組成分析とTEM観察により確認された。
【0066】また、比較例4として同様の方法で、図1
5(b)に示すCuを含まないR= 10μm の純Al配線bを
10サンプル作製した。
【0067】上記実施例4および比較例4の配線のEM
に対する信頼性を評価するために、高温通電試験(加速
試験)を実施例2と同様に行った。なお、Rcは実施例
2と同様に 4μm である。図16はその結果を示したも
のであり、実施例4では全て400時間経過後も断線は生
じていないのに対して、比較例4では 200時間で 50%が
断線した。さらに、試験後の配線の形態を観察したとこ
ろ、実施例4では試験前との変化が観測されなかった。
それに対して比較例4では、断線部はスリット状に配線
を横断していた。なお、断線部以外にも複数箇所の粒界
にてスリット状のボイドが観測された。
【0068】実施例5 図17に示すような配線構造を、以下の手順によって作
製した。まずSi(100)基板上に、厚さ 400nmの熱酸化膜
を形成した。引き続き、この熱酸化膜上にAl薄膜をスパ
ッタリングにより厚さ 800nmで形成した。引き続いて、
PEPおよびRIE工程により、配線幅が徐々に異なる
パターンを形成した。これを熱処理して、図17に示す
ような粒径約 4μm の粒界構造を形成した。図中の配線
幅は細いところから、 2μm 、 4μm 、 8μm 、12μm
、16μm である。
【0069】これら各々の配線幅の部分に、FIB装置
によるW-CVD法を用いて、 Wの電極端子を形成した。
この W電極間の電圧変動を測定することにより、各配線
部分A〜IのEM耐性を評価した。この際、 2μm 幅で
の電流密度を 1×107 A/cm2とし、配線温度を 250℃と
した。このときのRcは 4μm である。図18に電圧変
動と時間の関係を示す。このように、配線幅がRc以下
あるいは 3×Rc以上の場合には、EMによる抵抗上昇
は観測されなかった。
【0070】実施例6 図19(a)に示すようなビアホールを有する配線構造
を、以下の手順で作製した。まず、Si(100) 基板上に、
厚さ 400nmの熱酸化膜4を形成した。引き続き、この熱
酸化膜4上にAl薄膜をスパッタリングにより 800nm形成
した。引き続いてPEPおよびRIE工程によって、配
線幅 1μm の第1のAl配線5を形成した後、 SiO2
4′を 1μm の厚さで形成し、その後ビアホール8を形
成した。このビアホール8を選択 Al-CVD法により埋
め込んだ後、厚さ 1μm のAl薄膜をスパッタリングによ
り形成し、配線幅 1.2μm の上部の第2のAl配線5′を
形成した。その後、熱処理を加えてAl結晶を成長させ、
結晶粒径約 4μm の 2層配線を形成した。
【0071】このように形成したビア構造において、ビ
ア部分での電流密度 1×107 A/cm2、温度 250℃の条件
で、試験時間 100時間のEM試験を行った。このとき、
Rcは 4μm である。EM試験後、FIB観察によりビ
アと上下配線が図19(a)のように 1つの結晶粒とな
っている部分において、上下の結晶粒界にボイドが生じ
ている個数と、その結晶粒径Rとの相関を調べたとこ
ろ、RがRcより小さい場合には、ボイドが生じていな
いことが分かった(図20(a))。
【0072】また、図19(b)に示すように、上部の
第2のAl配線5′の下地として、Ti/TiN層9を用い、か
つ SiO2 膜4′を 3μm としてビアホールを形成した。
ビア径は 1μm である。熱処理により、粒径約 2μm の
粒界構造を形成し、ビア部分での電流密度 2×107 A/cm
2 、温度 250℃の条件で、試験時間 5時間のEM試験を
行った。このときのRcは 2μm である。EM試験後、
FIB観察によりビア部分のボイドの発生を調べたとこ
ろ、図20(b)に示すように、ビアが 2つの結晶粒に
よって形成されているところは、ボイドの発生がないの
に対して、ビアが 1つの結晶粒によって埋め込まれてい
る(R=3μm)部分では、頻繁なボイド形成が認められ
た。
【0073】実施例7 図21は、この実施例による半導体装置の製造工程を示
す断面図である。高抵抗 (1kΩcm以上)Si(111) 基板3
上に、熱CVD法により単結晶 Al(111)薄膜を厚さ 400
nm堆積させた(図21−a)。単結晶Al薄膜上に、レジ
ストパターンを形成した後、RIEによりAl膜をエッチ
ングし、四辺の長さが 100μm のパッドに両端が接続さ
れた、幅 1μm 、長さ50μm の単結晶Al配線5′に加工
した。レジスト除去後、さらに SiO2 薄膜4′を厚さ 4
00nm堆積させてパターニングし、単結晶Al配線5′上に
1μm ピッチで矩形の穴を開口した(図21−b)。
【0074】次に、 SiO2 薄膜4′をマスクとして、Cu
を単結晶Al配線5′にイオン注入した。加速エネルギー
の調整により、Cuの侵入深さが配線の厚さ全体にわたる
ように制御した。その後、 SiO2 薄膜4′を除去し、配
線のTEM観察と組成分析を行ったところ、開口部下の
配線部では、配線をほぼ垂直に横断する配線長手方向の
厚さ 100nmのCuを 0.1原子% 含む Al-Cu合金層からなる
障壁部1′が形成されていることが確認された。
【0075】また、上記方法と同様の方法で配線を加工
した後、ドーパントをCuからTaに代えて、同様の方法で
イオン注入を行った。この場合、配線のTEM観察によ
り、開口部下の配線部では、配線をほぼ垂直に横断する
配線長手方向の厚さ 100nmの非晶質Al合金層が形成され
ていることが確認された。
【0076】さらに、上記方法と同様の方法で配線を加
工した後、ドーパントをCuから Oに代えて、同様の方法
でイオン注入を行った後、酸化物の形成・安定化のため
の熱処理を行った。この場合、配線のTEM観察と組成
分析により、開口部下の配線部では、配線をほぼ垂直に
横断する配線長手方向の厚さ10nmのAl酸化物層が形成さ
れていることが確認された。
【0077】また、比較例7として、イオン注入を行わ
ない単結晶Al配線を作製した。
【0078】上記実施例7による各10例(計30例)およ
び比較例7による10例の配線のEMに対する信頼性を評
価するために、高温通電試験を行った。電流密度j=4×
107A/cm2 、配線温度 250℃で加速試験を行った。空孔
流束が 0となる障壁部の臨界間隔Rcは 1μm である。
その結果、15時間経過では、各実施例と比較例のいずれ
においても、 1例も断線には至らなかった。図22は、
試験中の配線の抵抗値Rを測定し、試験開始直後の初期
抵抗値R0 と比較したものである。(a)はドーパント
にCuを使用した実施例における典型的な配線の抵抗変化
であり、配線抵抗R/R0 の激しい変化は認められなか
った。ドーパントにTa、O を用いた実施例も、同様な配
線の抵抗変化を示した。一方、(b)は比較例の結果で
あり、配線抵抗R/R0 の激しい変化が観察された。耐
性の高い単結晶配線を用いても、比較例のように激しい
抵抗変化を伴う場合には、装置の誤動作の原因となる恐
れがある。
【0079】さらに試験終了後、配線とパッドの接続部
をSEM観察したところ、実施例ではいずれも配線の形
状変化が認められなかったのに対して、比較例では
(−)パッドとの接続部でボイドがパッド内部にまで成
長し、また(+)パッドとの接続部でヒロックが多数成
長しているのが認められた。
【0080】このように、単結晶配線では微細構造に不
均一性がないため、EMによる断線を生じることはな
い。しかし、比較例7が示すように、配線内部を一定の
空孔または原子流が流れているため、配線幅が大きく変
化するパッドとの接続部で空孔または原子流束が不均一
となり、ここでボイドまたはヒロックを生じる場合があ
る。これに対して、実施例7では Al-Cu合金層、非晶質
Al合金層またはAl酸化物層が臨界間隔Rc以下の間隔で
配線内部に連続して配置されているので、空孔または原
子流束そのものが 0に抑制される。そのため、パッドと
の接続部においてもボイドまたはヒロックを生じなかっ
た。
【0081】実施例8 図23は、この実施例による半導体装置の製造工程を示
す断面図である。まず、Si基板3表面を熱酸化し、厚さ
100nmのSi酸化物膜4を形成した。CuのSi酸化膜上への
付着力は弱いので、接着層としてAl酸化物膜10を厚さ
100nm堆積させた。このAl酸化膜10上に、スパッタ蒸
着法によりCu薄膜11を厚さ 400nm堆積させた(図23
−a)。このCu薄膜11は、TEM観察によれば粒径
0.2μm の柱状晶を持つ多結晶膜であった。
【0082】上記Cu薄膜11上にレジストパターンを形
成した後、Cuをエッチングして、30μm 間隔で 0.1μm
幅の溝で分断された、幅 1μm のCuブロック11′に加
工した(図23−b)。レジストを除去した後、Cuブロ
ック11′が露出する周面に、表面反応が律速反応とな
る成長条件に設定したCVD法によって、選択的にTi窒
化物膜12を厚さ50nm成長させた。その際、Cuブロック
11′を分断する溝は、Ti窒化物12により埋め込まれ
た(図23−c)。このようにして、原子(空孔)に対
する障壁として、配線を横断する導電体のTi窒化物12
が30μm 間隔で並んだ、長さ 1mmのCu配線aを10サンプ
ル作製した。
【0083】また、比較例8として、同様の方法で連続
したCu配線の周面にTi窒化物膜を成長させた、障壁のな
いCu配線bを10サンプル作製した。
【0084】上記実施例8および比較例8の配線のEM
に対する信頼性を評価するために、真空中で高温通電試
験を行った。加速条件は、電流密度j=1×107 A/cm2
配線温度 300℃に設定した。Cu配線の場合、この条件で
Rc= 40μm 、Rc′= 60μm である。配線が断線して
も周囲のTi窒化物を経由して電流は流れるが、EMによ
り配線に損傷が生じると、配線の電気抵抗が時間と共に
増加する。そのため、配線の電気抵抗が試験開始直後の
値より 10%増加した時点で配線が不良になったと見なし
た。図24はその結果を示したものであり、実施例8の
10サンプルは全て1000時間経過後も不良を生じていない
のに対して、比較例8では 500時間で7サンプルが不良
となった。さらに、試験後のCu配線の形態を観察したと
ころ、比較例8では、多数のボイドとヒロックが観察さ
れ、複数箇所でCu配線部の断線が認められたのに対し、
実施例8ではボイドやヒロックさえも全く認められなか
った。
【0085】また、Cu配線の分断溝の間隔を変えて、障
壁層としてのTi窒化物の間隔の異なるものを各10サンプ
ルずつ、実施例および比較例として作製して、同様に評
価した。その結果を表4に示す。
【0086】
【表4】 表4から明らかなように、障壁層の間隔Rが臨界長さR
c′以下の場合は、EMによる配線不良を防止できた。
なお、障壁のない状態と比較した電気抵抗増加は、実施
例および比較例いずれもの場合も 10%未満であり、実用
上問題のない範囲であった。
【0087】実施例9 図25は、この実施例による半導体装置の製造工程を示
す断面図である。Si基板3表面を熱酸化し、厚さ 500nm
のSi酸化物膜4を形成した。このSi酸化物膜上にレジス
トパターンを形成した後、Si酸化物膜をエッチングし
て、幅 1.1μm 、深さ0.45μm の溝を加工した。レジス
トを除去した後、CuのSi酸化膜上への付着力は弱いの
で、接着層としてAl酸化物膜10を厚さ50nmで全面に堆
積させた。このAl酸化膜10上に、CVD法により W膜
13を厚さ 200nmで全面に堆積させた(図25−a)
後、研磨を行って、溝以外の W膜13を除去した(図2
5−b)。溝の W膜13上にレジストパターンを形成し
た後、 Wをエッチングして、長さ0.5μm で 100μm 間
隔で並んだ Wブロック13′に加工した(図25−
c)。レジストを除去した後、CVD法によりCu薄膜1
1を全面に厚さ 400nm堆積させた(図25−d)。その
後、研磨を行って溝以外のCuを除去し、配線を横断する
厚さ 0.5μm の Wブロック13′により、長さ 100μm
のCuブロック11′が挟まれた、長さ 1mmのCu配線aを
10サンプル作製した。
【0088】また、比較例9として、 W膜の堆積、研磨
とエッチングを行わない以外は同様の方法で、連続した
Cu配線bを各10サンプル作製した。
【0089】TEM観察によれば、Cu配線は粒径 0.2μ
m の多結晶配線であった。また、CVD法の原料ガスと
堆積条件を変えて、 W膜の代わりに種々の高融点金属膜
を堆積し、配線を横断する厚さ 0.5μm の種々の高融点
金属層が 100μm 間隔で並んだ、長さ 1mmのCu配線を各
10サンプルずつ実施例として作製した。
【0090】この実施例9および比較例9の配線のEM
に対する信頼性を評価するために、真空中で高温通電試
験を行った。加速条件は電流密度j= 5×106 A/cm2
配線温度 300℃に設定した。Cu配線の場合、この条件で
Rc= 80μm 、Rc′=120μm である。その結果を表5
に示す。なお、配線の電気抵抗増加は、障壁のない状態
(比較例)に比べて 10%を越えることはなかった。
【0091】
【表5】 実施例9による各サンプルの10例は、全て2000時間経過
後も断線していないのに対して、比較例9では1000時間
で 3サンプルが断線した。さらに、試験後のCu配線の形
状を観察したところ、比較例9では断線箇所以外にも多
数のボイドとヒロックが観察されたのに対して、実施例
9ではボイドとヒロックさえも全く認められなかった。
このように、高融点金属層をRc′以下の間隔で形成す
ることにより、EMによる配線の断線を防止することが
できる。
【0092】実施例10 図26は、この実施例による半導体装置の製造工程を示
す断面図である。Si基板3表面を熱酸化し、厚さ 100nm
のSi酸化物膜4を形成した。CuのSi酸化膜上への付着力
は弱いので、接着層としてAl酸化物膜10を厚さ 100nm
で堆積させた。このAl酸化膜10上にスパッタ蒸着法に
よりCu膜を厚さ 400nmで堆積させた(図26−a)。さ
らに、このCu膜上にZr膜を厚さ10nm堆積させた。Zr膜上
にレジストパターンを形成した後、Zr膜とCu膜をエッチ
ングし、 1μm 幅の配線に加工した。レジスト除去後、
再度Zr上にレジストパターンを形成してZrをエッチング
し、Cu配線11″上に 100μm 間隔で並んだ、長さ 0.5
μm のZrブロック14に加工した(図26−b)。
【0093】レジスト除去後、ZrをCu配線中に拡散させ
るために熱処理を行った。TEM観察によれば、Cu配線
11″は粒径 0.4μm の柱状晶を持つ多結晶配線であ
り、配線内に粒界の網目構造が認められた。組成分析と
TEM観察により、図27に示すように、Zrブロック1
4下のCu配線領域では配線厚み全体にわたって、粒界1
5にCu-Zr 金属間化合物16が析出していることが確認
された。Zrが配線表面から粒界に沿って優先的に拡散
し、Cuと反応したと考えられる。
【0094】このようにして、原子(空孔)に対する障
壁として、配線を横断する導電体のCu-Zr金属間化合物
層16が存在する領域17が 100μm 間隔で並んだ(図
26−c)、長さ 1mmのCu配線aを10サンプル作製し
た。
【0095】また、比較例10として、Zr膜の堆積とパ
ターニングを行わない以外は、同様の方法で、障壁領域
のないCu配線bを10サンプル作製した。
【0096】さらに、Cu配線上に 100μm 間隔で形成す
る長さ 0.5μm の拡散ブロック物質を変えて熱処理を行
い、各10サンプルずつ実施例として同様の方法で作製し
た。上記実施例10および比較例10の配線のEMに対
する信頼性を評価するために、真空中で高温通電試験を
行った。加速条件は電流密度j= 5×106 A/cm2 、配線
温度 300℃に設定した。Cu配線の場合、この条件でRc
= 80μm 、Rc′=120μm である。その結果を表6に示
す。なお、各障壁層は、拡散ブロック下の配線領域で粒
界に沿って存在すると確認された金属間化合物の組成式
を示したものである。また、障壁層の形成が主に粒界に
限定されるため、配線の電気抵抗増加は障壁のない状態
(比較例)に比べて 10%を越えることはなかった。
【0097】
【表6】 実施例による各10サンプルは、全て2000時間経過後も断
線していないのに対して、比較例では1000時間で 4サン
プルが断線した。さらに、試験後のCu配線の形状を観察
したところ、比較例では断線箇所以外にも多数のボイド
とヒロックが観察されたのに対し、実施例ではボイドや
ヒロックさえも全く認められなかった。このように、粒
界の網目構造に沿って金属間化合物が析出した配線領域
をRc′以下の間隔で形成することにより、EMによる
配線の断線を防止することができる。
【0098】
【発明の効果】以上説明したように、本発明によれば、
EMによる配線の断線を防ぐことができ、高集積度の半
導体装置を高信頼性の下で得ることが可能となる。
【図面の簡単な説明】
【図1】 本発明におけるEMによる空孔流束に対する
障壁の作用を説明するための図である。
【図2】 本発明におけるAl配線についてのEMによる
空孔流束の障壁間隔と電流密度依存性を示す図である。
【図3】 本発明におけるCu配線についてのEMによる
空孔流束の障壁間隔と電流密度依存性を示す図である。
【図4】 電流導通時にEMにより配線を流れる空孔も
しくは原子の本来の流束J0 の測定方法を説明するため
のである。
【図5】 電流導通時にEMにより配線を流れる空孔も
しくは原子の本来の流束J0 の測定結果を示す図であ
る。
【図6】 配線内に障壁を形成した場合に電流導通時に
EMにより配線を流れる空孔もしくは原子の正味の流束
s の測定方法を説明するためのである。
【図7】 空孔もしくは原子の正味の流束Js の測定結
果を示す図である。
【図8】 配線を構成する金属の粒径分布の一例を示す
図である。
【図9】 実施例1に係わる半導体装置の製造工程を示
す図である。
【図10】 実施例1で行った信頼性試験の結果を示す
特性図である。
【図11】 実施例2および比較例における配線の微細
構造を示す図である。
【図12】 実施例2で行った信頼性試験の結果を示す
特性図である。
【図13】 実施例3および比較例における配線の微細
構造を示す図である。
【図14】 実施例3で行った信頼性試験の結果を示す
特性図である。
【図15】 実施例4および比較例における配線の微細
構造を示す図である。
【図16】 実施例4で行った信頼性試験の結果を示す
特性図である。
【図17】 実施例5における配線の微細構造を示す図
である。
【図18】 実施例5における抵抗上昇と時間との関係
を示す図である。
【図19】 実施例6および比較例における配線の微細
構造を示す図である。
【図20】 実施例6および比較例における上下の結晶
粒界にボイドが生じている個数とその結晶粒径Rとの相
関を示す図である。
【図21】 実施例7に係わる半導体装置の製造工程を
示す図である。
【図22】 実施例7および比較例における抵抗変化と
時間との関係を示す図である。
【図23】 実施例8に係わる半導体装置の製造工程を
示す図である。
【図24】 実施例8で行った信頼性試験の結果を示す
特性図である。
【図25】 実施例9に係わる半導体装置の製造工程を
示す図である。
【図26】 実施例10に係わる半導体装置の製造工程
を示す図である。
【図27】 実施例10における障壁領域となる配線の
粒界での金属間化合物の析出を示す図である。
【符号の説明】
1、1′……障壁部 2……配線 5、5′……Al配線部 6……Al酸化膜 7……バンブー粒界 11′、11″……Cu配線部 12……Ti窒化物膜 13…… Wブロック 15……粒界 16…… Cu-Zr金属間化合物 17……粒界に Cu-Zr金属間化合物の存在する障壁領域
フロントページの続き (72)発明者 蓮沼 正彦 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 配線中を配線幅方向に横切り、電流導通
    時に原子もしくは空孔の障壁となる複数の障壁部を備
    え、前記隣り合う障壁部の間隔Rが、 R≦Rc′ (ただし、Rc′は電流導通時にエレクトロマイグレー
    ションにより配線を流れる正味の原子もしくは空孔の流
    束Js がエレクトロマイグレーションによる本来の原子
    もしくは空孔の流束J0 の 30%となる臨界長さ)である
    ことを特徴とする半導体装置。
  2. 【請求項2】 障壁部が粒界により形成されていること
    を特徴とする、請求項1記載の半導体装置。
JP21662793A 1992-08-31 1993-08-31 半導体装置 Expired - Fee Related JP3369660B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21662793A JP3369660B2 (ja) 1992-08-31 1993-08-31 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4-253529 1992-08-31
JP25352992 1992-08-31
JP21662793A JP3369660B2 (ja) 1992-08-31 1993-08-31 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002263145A Division JP2003124218A (ja) 1992-08-31 2002-09-09 半導体装置

Publications (2)

Publication Number Publication Date
JPH06168942A true JPH06168942A (ja) 1994-06-14
JP3369660B2 JP3369660B2 (ja) 2003-01-20

Family

ID=26521543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21662793A Expired - Fee Related JP3369660B2 (ja) 1992-08-31 1993-08-31 半導体装置

Country Status (1)

Country Link
JP (1) JP3369660B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100265188B1 (ko) * 1996-10-31 2000-09-15 다니구찌 이찌로오 배선의 신뢰성 평가장치 및 그 방법
US6208000B1 (en) 1998-05-08 2001-03-27 Kabushiki Kaisha Toshiba Semiconductor element having charge accumulating layer under gate electrode and using single electron phenomenon
US6403462B1 (en) 1998-05-29 2002-06-11 Kabushiki Kaisha Toshiba Method for manufacturing high reliability interconnection having diffusion barrier layer
JP2005019979A (ja) * 2004-05-31 2005-01-20 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
WO2006043224A1 (en) * 2004-10-22 2006-04-27 Koninklijke Philips Electronics N.V. Electromigration control
WO2009075052A1 (ja) * 2007-12-12 2009-06-18 Panasonic Corporation 半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100265188B1 (ko) * 1996-10-31 2000-09-15 다니구찌 이찌로오 배선의 신뢰성 평가장치 및 그 방법
US6208000B1 (en) 1998-05-08 2001-03-27 Kabushiki Kaisha Toshiba Semiconductor element having charge accumulating layer under gate electrode and using single electron phenomenon
US6403462B1 (en) 1998-05-29 2002-06-11 Kabushiki Kaisha Toshiba Method for manufacturing high reliability interconnection having diffusion barrier layer
US6552434B2 (en) 1998-05-29 2003-04-22 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2005019979A (ja) * 2004-05-31 2005-01-20 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
WO2006043224A1 (en) * 2004-10-22 2006-04-27 Koninklijke Philips Electronics N.V. Electromigration control
WO2009075052A1 (ja) * 2007-12-12 2009-06-18 Panasonic Corporation 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP3369660B2 (ja) 2003-01-20

Similar Documents

Publication Publication Date Title
Black Electromigration failure modes in aluminum metallization for semiconductor devices
KR950004589B1 (ko) 반도체장치 및 반도체장치의 제조방법
US5541007A (en) Aluminum alloy wiring layer and aluminum alloy sputtering target
US4319264A (en) Nickel-gold-nickel conductors for solid state devices
JPS60244048A (ja) 耐エレクトロマイグレーシヨン性を有するアルミニウム合金導体の形成方法
JP2003529206A (ja) 物理蒸着ターゲット、導電性集積回路金属合金相互接続配線、電気めっきアノード、集積回路における導電性相互接続配線として用いるための金属合金
JP3878839B2 (ja) ヒロックのないアルミニウム配線層およびその形成方法
KR0132402B1 (ko) 전자 부품 및 그 제조 방법
JP3369660B2 (ja) 半導体装置
JP3021996B2 (ja) アルミニウム配線およびその形成方法
JP2003124218A (ja) 半導体装置
JPH06326103A (ja) 電子部品及びその製造方法
KR0123185B1 (ko) 알루미늄배선 및 그 형성방법
JP2606547B2 (ja) 半導体装置の製造方法
JPH0448854B2 (ja)
US5565380A (en) Semiconductor device and process for production thereof
JPH0479146B2 (ja)
JPH0448855B2 (ja)
JP2002367999A (ja) 電子部品及びその製造方法
JPH0555221A (ja) 半導体装置
JP3677381B2 (ja) 配線基板
JP2998454B2 (ja) 半導体装置の製造方法
JPH09312292A (ja) Al−Tl系金属配線およびこれを用いた半導体装置
JPS59131B2 (ja) 半導体装置
JPH07111970B2 (ja) 低い割合のバナジウムを含むアルミニウムの相互接続層を有した半導体装置及び方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021022

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071115

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081115

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091115

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101115

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101115

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111115

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121115

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees