JPH06164393A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH06164393A JPH06164393A JP4307107A JP30710792A JPH06164393A JP H06164393 A JPH06164393 A JP H06164393A JP 4307107 A JP4307107 A JP 4307107A JP 30710792 A JP30710792 A JP 30710792A JP H06164393 A JPH06164393 A JP H06164393A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- clamp
- circuit
- signal
- clamp voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 この発明は、装置の小型化、製造コストの低
減化を図れるクランプ回路を備えた半導体集積回路装置
を提供しようとするものである。 【構成】 信号線14-1，14-2各々に容量結合により接続
され、信号線に伝わる信号を時分割多重化するマルチプ
レクス回路15と、時分割多重化された信号をデジタル信
号に変換するA/D 変換器19と、信号線に接続され、クラ
ンプ電圧供給源21から信号電圧をクランプするクランプ
電圧Vrefを供給するスイッチ16-1、16-2を備える。スイ
ッチ16-1、16-2をＮチャネル型MOSFETで構成し、変換器
19の高レベル基準電圧VHを電源電圧VCC よりＮチャネル
型MOSFETのしきい値電圧を減じた電圧より低く設定し、
クランプ電圧Vrefを基準電圧VHよりさらに低い電圧に設
定する。上記構成によればスイッチ16-1、16-2を単一導
電型のMOSFETで構成されるため、MOSFETで構成される回
路と集積回路化し易く、装置の小型化を図れる。さらに
特殊なＢｉＣＭＯＳ型半導体装置に比べて製造コストを
低減できる。
減化を図れるクランプ回路を備えた半導体集積回路装置
を提供しようとするものである。 【構成】 信号線14-1，14-2各々に容量結合により接続
され、信号線に伝わる信号を時分割多重化するマルチプ
レクス回路15と、時分割多重化された信号をデジタル信
号に変換するA/D 変換器19と、信号線に接続され、クラ
ンプ電圧供給源21から信号電圧をクランプするクランプ
電圧Vrefを供給するスイッチ16-1、16-2を備える。スイ
ッチ16-1、16-2をＮチャネル型MOSFETで構成し、変換器
19の高レベル基準電圧VHを電源電圧VCC よりＮチャネル
型MOSFETのしきい値電圧を減じた電圧より低く設定し、
クランプ電圧Vrefを基準電圧VHよりさらに低い電圧に設
定する。上記構成によればスイッチ16-1、16-2を単一導
電型のMOSFETで構成されるため、MOSFETで構成される回
路と集積回路化し易く、装置の小型化を図れる。さらに
特殊なＢｉＣＭＯＳ型半導体装置に比べて製造コストを
低減できる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路装置
に係わり、特に画像処理等の分野で使用され、信号電圧
をクランプするクランプ回路を備えた半導体集積回路装
置に関する。
に係わり、特に画像処理等の分野で使用され、信号電圧
をクランプするクランプ回路を備えた半導体集積回路装
置に関する。
【０００２】
【従来の技術】図２は、従来のクランプ回路を備えた回
路の回路図である。図２に示す回路は、クランプされた
２種類以上の信号を時分割して処理する回路であり、例
えばテレビジョン信号受信中に、別のテレビジョン信号
を画像の一部に子画面として写し出す二画面テレビに使
用される回路である。
路の回路図である。図２に示す回路は、クランプされた
２種類以上の信号を時分割して処理する回路であり、例
えばテレビジョン信号受信中に、別のテレビジョン信号
を画像の一部に子画面として写し出す二画面テレビに使
用される回路である。
【０００３】図２に示すように、映像信号処理回路３０
よりエミッタホロアのトランジスタ３１-1、３１-2を介
して色差信号Ｒ−Ｙ、Ｂ−Ｙが出力される。コンデンサ
３２-1、３２-2はクランプ用のものであり、コンデンサ
３２-1、３２-2には映像の無いブランキング期間にのみ
クランプパルスによって導通するトランジスタ３３-1、
３３-2によってそれぞれクランプ電圧が充電され保持さ
れる。クランプされた色差信号Ｒ−Ｙ、Ｂ−Ｙはトラン
ジスタ３４とともに温度補償をするトランジスタ３５-
1、３５-2を介してマルチプレクス用スイッチ３６-1、
３６-2に入力される。さらに別途クランプされている信
号Ｙがマルチプレクス用スイッチ３６-3に入力される。
スイッチ３６-1〜３６-3は順次、１つずつが導通するこ
とにより、Ｒ−Ｙ、Ｂ−Ｙ、Ｙの各信号を時分割多重化
する。時分割多重化されたＲ−Ｙ、Ｂ−Ｙ、Ｙの各信号
は、アナログ−デジタル（Ａ／Ｄ）変換器３７に供給さ
れ、この変換器３７によりＡ／Ｄ変換され、図示せぬデ
ジタル信号処理回路へと入力される。また、色差信号Ｒ
−Ｙ、Ｂ−Ｙのクランプ電圧Ｖｒｅｆは、Ａ／Ｄ変換器
３７より出力されており、クランプ電圧Ｖｒｅｆはトラ
ンジスタ３４のベ−ス〜エミッタを介してトランジスタ
３３-1、３３-2それぞれのエミッタに供給されている。
クランプ電圧Ｖｒｅｆは、通常、Ａ／Ｄ変換器３７の基
準電圧ＶH −ＶL （ここではＶH を高レベルの基準電
圧、ＶL を低レベルの基準電圧としている）のセンタに
設定されている。
よりエミッタホロアのトランジスタ３１-1、３１-2を介
して色差信号Ｒ−Ｙ、Ｂ−Ｙが出力される。コンデンサ
３２-1、３２-2はクランプ用のものであり、コンデンサ
３２-1、３２-2には映像の無いブランキング期間にのみ
クランプパルスによって導通するトランジスタ３３-1、
３３-2によってそれぞれクランプ電圧が充電され保持さ
れる。クランプされた色差信号Ｒ−Ｙ、Ｂ−Ｙはトラン
ジスタ３４とともに温度補償をするトランジスタ３５-
1、３５-2を介してマルチプレクス用スイッチ３６-1、
３６-2に入力される。さらに別途クランプされている信
号Ｙがマルチプレクス用スイッチ３６-3に入力される。
スイッチ３６-1〜３６-3は順次、１つずつが導通するこ
とにより、Ｒ−Ｙ、Ｂ−Ｙ、Ｙの各信号を時分割多重化
する。時分割多重化されたＲ−Ｙ、Ｂ−Ｙ、Ｙの各信号
は、アナログ−デジタル（Ａ／Ｄ）変換器３７に供給さ
れ、この変換器３７によりＡ／Ｄ変換され、図示せぬデ
ジタル信号処理回路へと入力される。また、色差信号Ｒ
−Ｙ、Ｂ−Ｙのクランプ電圧Ｖｒｅｆは、Ａ／Ｄ変換器
３７より出力されており、クランプ電圧Ｖｒｅｆはトラ
ンジスタ３４のベ−ス〜エミッタを介してトランジスタ
３３-1、３３-2それぞれのエミッタに供給されている。
クランプ電圧Ｖｒｅｆは、通常、Ａ／Ｄ変換器３７の基
準電圧ＶH −ＶL （ここではＶH を高レベルの基準電
圧、ＶL を低レベルの基準電圧としている）のセンタに
設定されている。
【０００４】上記構成の回路のように、クランプ電圧Ｖ
ｒｅｆが電源、または接地電位でない場合、クランプ電
圧を与える電圧源にはインピ−ダンスが充分に低いこと
が要求される。これは、クランプされる２種類以上の信
号、例えば色差信号Ｒ−Ｙ、Ｂ−Ｙのうち、いずれかの
信号のレベルの大小によって、他の信号のクランプレベ
ルが変動することを防止するためである。このような要
求を満たすために、従来の回路では、バイポ−ラ型のト
ランジスタ３３-1、３３-2、および３４を用いてクラン
プ回路を構成している。また、Ａ／Ｄ変換器の高レベル
基準電圧から低レベル基準電圧の範囲の信号を十分に伝
達できるような時分割多重化するスイッチも必要とな
る。
ｒｅｆが電源、または接地電位でない場合、クランプ電
圧を与える電圧源にはインピ−ダンスが充分に低いこと
が要求される。これは、クランプされる２種類以上の信
号、例えば色差信号Ｒ−Ｙ、Ｂ−Ｙのうち、いずれかの
信号のレベルの大小によって、他の信号のクランプレベ
ルが変動することを防止するためである。このような要
求を満たすために、従来の回路では、バイポ−ラ型のト
ランジスタ３３-1、３３-2、および３４を用いてクラン
プ回路を構成している。また、Ａ／Ｄ変換器の高レベル
基準電圧から低レベル基準電圧の範囲の信号を十分に伝
達できるような時分割多重化するスイッチも必要とな
る。
【０００５】
【発明が解決しようとする課題】しかしながら、バイポ
−ラ型のトランジスタ３３-1、３３-2および３４を使用
して構成されたクランプ回路と、ＭＯＳＦＥＴを使用し
て構成されるようなデジタル信号処理回路とを一つのＩ
Ｃチップに集積させることは容易ではない。このため、
バイポ−ラ型トランジスタで構成されるクランプ回路
を、デジタル信号処理回路等を集積したデジタルＩＣの
外付け部品とすることにより対応している。しかし、こ
の種の対応では部品点数が増加するために、装置の小型
化が難しい、および製造コストが上昇し易いという問題
がある。
−ラ型のトランジスタ３３-1、３３-2および３４を使用
して構成されたクランプ回路と、ＭＯＳＦＥＴを使用し
て構成されるようなデジタル信号処理回路とを一つのＩ
Ｃチップに集積させることは容易ではない。このため、
バイポ−ラ型トランジスタで構成されるクランプ回路
を、デジタル信号処理回路等を集積したデジタルＩＣの
外付け部品とすることにより対応している。しかし、こ
の種の対応では部品点数が増加するために、装置の小型
化が難しい、および製造コストが上昇し易いという問題
がある。
【０００６】また、バイポ−ラ型トランジスタとＭＯＳ
ＦＥＴとを一つのＩＣチップに集積したＢｉＣＭＯＳ型
の半導体装置もあるが、この種の装置は特殊なＩＣプロ
セス技術を用いて作製されるものであり、このため製造
コストが高い。
ＦＥＴとを一つのＩＣチップに集積したＢｉＣＭＯＳ型
の半導体装置もあるが、この種の装置は特殊なＩＣプロ
セス技術を用いて作製されるものであり、このため製造
コストが高い。
【０００７】この発明は、上記のような点に鑑みて為さ
れたもので、その目的は、装置の小型化、製造コストの
低減化を図れるクランプ回路を備えた半導体集積回路装
置を提供することにある。
れたもので、その目的は、装置の小型化、製造コストの
低減化を図れるクランプ回路を備えた半導体集積回路装
置を提供することにある。
【０００８】
【課題を解決するための手段】この発明に係わる半導体
集積回路装置は、複数の信号出力線が接続された信号出
力手段と、前記複数の信号出力線おのおのに容量結合に
より接続され、前記複数の信号出力線に伝わる信号を時
分割多重化する時分割多重化手段と、前記時分割多重化
された信号をデジタル信号に変換する変換手段と、前記
複数の信号出力線おのおのに電流通路の一端が接続さ
れ、他端がクランプ電圧供給源に接続された前記複数の
信号出力線に伝わる信号電圧をクランプするクランプ電
圧を供給するクランプ電圧供給手段とを具備する。そし
て、クランプ電圧供給手段および時分割多重化手段をそ
れぞれ単一導電型の絶縁ゲ−ト型トランジスタで構成
し、変換器手段の高レベル基準電圧を電源電圧より前記
単一導電型の絶縁ゲ−ト型トランジスタのしきい値電圧
を減じた電圧より低く設定し、クランプ電圧を前記高レ
ベル基準電圧よりさらに低い電圧に設定することを特徴
としている。
集積回路装置は、複数の信号出力線が接続された信号出
力手段と、前記複数の信号出力線おのおのに容量結合に
より接続され、前記複数の信号出力線に伝わる信号を時
分割多重化する時分割多重化手段と、前記時分割多重化
された信号をデジタル信号に変換する変換手段と、前記
複数の信号出力線おのおのに電流通路の一端が接続さ
れ、他端がクランプ電圧供給源に接続された前記複数の
信号出力線に伝わる信号電圧をクランプするクランプ電
圧を供給するクランプ電圧供給手段とを具備する。そし
て、クランプ電圧供給手段および時分割多重化手段をそ
れぞれ単一導電型の絶縁ゲ−ト型トランジスタで構成
し、変換器手段の高レベル基準電圧を電源電圧より前記
単一導電型の絶縁ゲ−ト型トランジスタのしきい値電圧
を減じた電圧より低く設定し、クランプ電圧を前記高レ
ベル基準電圧よりさらに低い電圧に設定することを特徴
としている。
【０００９】
【作用】上記構成の半導体集積回路装置によれば、クラ
ンプ電圧供給手段が単一導電型の絶縁ゲ−ト型電界効果
トランジスタで構成されるため、例えばデジタル処理回
路等のように絶縁ゲ−ト型電界効果トランジスタで構成
される回路と集積回路化し易い。このため、装置の小型
化を図れ、いわゆるＢｉＣＭＯＳ型半導体装置に比べて
製造コストを低減できる。また、特に単一導電型の絶縁
ゲ−ト型トランジスタで構成されることにより、ＢｉＣ
ＭＯＳ型あるいはＣＭＯＳ型半導体装置より、装置の小
型化、製造コストの低減化をより推進できる。
ンプ電圧供給手段が単一導電型の絶縁ゲ−ト型電界効果
トランジスタで構成されるため、例えばデジタル処理回
路等のように絶縁ゲ−ト型電界効果トランジスタで構成
される回路と集積回路化し易い。このため、装置の小型
化を図れ、いわゆるＢｉＣＭＯＳ型半導体装置に比べて
製造コストを低減できる。また、特に単一導電型の絶縁
ゲ−ト型トランジスタで構成されることにより、ＢｉＣ
ＭＯＳ型あるいはＣＭＯＳ型半導体装置より、装置の小
型化、製造コストの低減化をより推進できる。
【００１０】さらに、変換器手段の高レベル基準電圧を
電源電圧より前記単一導電型の絶縁ゲ−ト型トランジス
タのしきい値電圧を減じた電圧より低く設定し、クラン
プ電圧を前記高レベル基準電圧よりさらに低い電圧に設
定している。これらの点からはクランプ電圧を単一導電
型の絶縁ゲ−ト型トランジスタでも、充分に信号出力線
に供給できるようになる。さらに、時分割多重化手段も
単一導電型の絶縁ゲ−ト型トランジスタで構成できるよ
うになる。
電源電圧より前記単一導電型の絶縁ゲ−ト型トランジス
タのしきい値電圧を減じた電圧より低く設定し、クラン
プ電圧を前記高レベル基準電圧よりさらに低い電圧に設
定している。これらの点からはクランプ電圧を単一導電
型の絶縁ゲ−ト型トランジスタでも、充分に信号出力線
に供給できるようになる。さらに、時分割多重化手段も
単一導電型の絶縁ゲ−ト型トランジスタで構成できるよ
うになる。
【００１１】従って、上記構成の半導体集積回路装置で
は、クランプ電圧供給手段を単一導電型の絶縁ゲ−ト型
トランジスタで構成する際に問題となる、クランプ電圧
が充分に供給できなくなる問題、および時分割多重化手
段を単一導電型の絶縁ゲ−トトランジスタで構成する際
に問題となるクランプされた信号を十分に伝達できるな
る問題も解決できる。
は、クランプ電圧供給手段を単一導電型の絶縁ゲ−ト型
トランジスタで構成する際に問題となる、クランプ電圧
が充分に供給できなくなる問題、および時分割多重化手
段を単一導電型の絶縁ゲ−トトランジスタで構成する際
に問題となるクランプされた信号を十分に伝達できるな
る問題も解決できる。
【００１２】
【実施例】以下、図面を参照してこの発明をー実施例に
より説明する。
より説明する。
【００１３】図１は、この発明のー実施例に係わるクラ
ンプ回路を備えた半導体集積回路装置の回路図である。
図１に示す回路は、クランプされた２種類以上の信号を
時分割して処理する回路であり、例えばテレビジョン信
号受信中に、別のテレビジョン信号を画像の一部に子画
面として写し出す二画面テレビに使用される回路であ
る。
ンプ回路を備えた半導体集積回路装置の回路図である。
図１に示す回路は、クランプされた２種類以上の信号を
時分割して処理する回路であり、例えばテレビジョン信
号受信中に、別のテレビジョン信号を画像の一部に子画
面として写し出す二画面テレビに使用される回路であ
る。
【００１４】図１に示すように、映像信号処理回路１０
には、エミッタが抵抗１１-1、１１-2を介して接地され
たエミッタホロアのＮＰＮ型トランジスタ１２-1、１２
-2が設けられている。トランジスタ１２-1、１２-2のベ
−スにはそれぞれ色差信号Ｒ−Ｙ、Ｂ−Ｙが入力され
る。色差信号Ｒ−Ｙ、Ｂ−Ｙはそれぞれ、抵抗１１-1、
１１-2とトランジスタ１２-1、１２-2のエミッタとの各
相互接続点ａ、ａ´より出力される。相互接続点ａ、ａ
´はそれぞれクランプ用ＤＣカットコンデンサ１３-1、
１３-2の一方の電極に接続され、コンデンサ１３-1、１
３-2の他方の電極は、色差信号Ｒ−Ｙ、Ｂ−Ｙをそれぞ
れ伝える信号線１４-1、１４-2に接続される。信号線１
４-1、１４-2はマルチプレクス回路１５に接続される。
信号線１４-1、１４-2にはそれぞれ、Ｎチャネル型ＭＯ
ＳＦＥＴで構成されたクランプ用のスイッチ１６-1、１
６-2の電流通路の一端が接続されている。スイッチ１６
-1、１６-2のゲ−トにはそれぞれクランプパルス信号が
供給され、スイッチ１６-1、１６-2は映像のないブラン
キング期間のみ導通する。スイッチ１６-1、１６-2が導
通すると、スイッチ１６-1、１６-2を介してクランプ電
圧が信号線１４-1、１４-2に供給され、コンデンサ１３
-1、１３-2にクランプ電圧が充電、保持される。これに
より色差信号Ｒ−Ｙ、Ｂ−Ｙがそれぞれクランプされ
る。クランプされた色差信号Ｒ−Ｙ、Ｂ−Ｙはそれぞ
れ、マルチプレクス回路１５内に設けられるＮチャネル
型ＭＯＳＦＥＴで構成されたマルチプレクス用スイッチ
１７-1、１７-2の電流通路の一端に入力される。また、
別途クランプされた色信号Ｙは、信号線１４-3を介し
て、Ｎチャネル型ＭＯＳＦＥＴで構成されたマルチプレ
クス用スイッチ１７-3の電流通路の一端に入力される。
これらスイッチ１７-1〜１７-3のゲ−トにはそれぞれ制
御信号ＳＲ、ＳＢ、ＳＹが供給される。スイッチ１７-1
〜１７-3の電流通路の他端は一つに結合されて信号線１
８に接続されている。スイッチ１７-1〜１７-3は制御信
号ＳＲ、ＳＢ、ＳＹにより順次１つずつ導通する。これ
により信号Ｒ−Ｙ、Ｂ−Ｙ、Ｙはそれぞれ時分割され、
信号線１８に多重化されて供給される。信号線１８はＡ
／Ｄ変換器１９に接続され、時分割多重化された信号Ｒ
−Ｙ、Ｂ−Ｙ、Ｙはそれぞれデジタル信号に変換され
て、図示せぬデジタル信号処理回路へと出力される。Ａ
／Ｄ変換器１９の基準電位のうち、高レベル側基準電位
ＶH は、電源電位＋ＶCCよりＮチャネル型ＭＯＳＦＥＴ
のしきい値を減じた電位よりさらに低い値に設定されて
いる。これは、電源電位＋ＶCCから抵抗２０を介して電
圧を降下させることにより得られる。また、低レベル基
準電位ＶL は接地電位に設定される。クランプ電圧を供
給する電圧供給源２１は、例えばＡ−Ｄ変換器１９内に
設けられている。供給源２１は、高レベル基準電位ＶH
〜低レベル基準電位ＶL 間に直列に接続された第１の抵
抗２２、第２の抵抗２３から成る。抵抗２２、抵抗２３
は、例えば同一の抵抗値を有するように形成されてお
り、クランプ電圧Ｖｒｅｆは抵抗２２と２３との相互接
続点ｂから抽出される。これにより、クランプ電圧Ｖｒ
ｅｆの値は、電源電圧＋ＶCCの２分の１より低く設定さ
れるようになる。このようにクランプ電圧Ｖｒｅｆを例
えば電源電圧＋ＶCCの２分の１以下のように低めに設定
することにより、スイッチ１６-1、１６-2をＮチャネル
型ＭＯＳＦＥＴのみで構成したとしても充分にクランプ
電圧Ｖｒｅｆを信号線１４-1、１４-2に供給できる。さ
らにマルチプレクス用スイッチ１７-1〜１７-3もＮチャ
ネル型ＭＯＳＦＥＴのみで充分に信号Ｒ−Ｙ、Ｂ−Ｙ、
Ｙをスイッチングできるようになる。また、供給源２１
とスイッチ１６-1、１６-2とを互いに接続する配線２４
には、コンデンサ２５の一方側の電極が接続され、コン
デンサ２５の他方側の電極は接地電位に接続されてい
る。このように、配線２４に他方側の電極を接地したコ
ンデンサ２５の一方側の電極を接続することにより、ク
ランプ電圧Ｖｒｅｆのインピ−ダンスを低減させ、信号
線１４-1、１４-2の電位の変動によるクランプ電圧Ｖｒ
ｅｆの変動を防止するようにしている。
には、エミッタが抵抗１１-1、１１-2を介して接地され
たエミッタホロアのＮＰＮ型トランジスタ１２-1、１２
-2が設けられている。トランジスタ１２-1、１２-2のベ
−スにはそれぞれ色差信号Ｒ−Ｙ、Ｂ−Ｙが入力され
る。色差信号Ｒ−Ｙ、Ｂ−Ｙはそれぞれ、抵抗１１-1、
１１-2とトランジスタ１２-1、１２-2のエミッタとの各
相互接続点ａ、ａ´より出力される。相互接続点ａ、ａ
´はそれぞれクランプ用ＤＣカットコンデンサ１３-1、
１３-2の一方の電極に接続され、コンデンサ１３-1、１
３-2の他方の電極は、色差信号Ｒ−Ｙ、Ｂ−Ｙをそれぞ
れ伝える信号線１４-1、１４-2に接続される。信号線１
４-1、１４-2はマルチプレクス回路１５に接続される。
信号線１４-1、１４-2にはそれぞれ、Ｎチャネル型ＭＯ
ＳＦＥＴで構成されたクランプ用のスイッチ１６-1、１
６-2の電流通路の一端が接続されている。スイッチ１６
-1、１６-2のゲ−トにはそれぞれクランプパルス信号が
供給され、スイッチ１６-1、１６-2は映像のないブラン
キング期間のみ導通する。スイッチ１６-1、１６-2が導
通すると、スイッチ１６-1、１６-2を介してクランプ電
圧が信号線１４-1、１４-2に供給され、コンデンサ１３
-1、１３-2にクランプ電圧が充電、保持される。これに
より色差信号Ｒ−Ｙ、Ｂ−Ｙがそれぞれクランプされ
る。クランプされた色差信号Ｒ−Ｙ、Ｂ−Ｙはそれぞ
れ、マルチプレクス回路１５内に設けられるＮチャネル
型ＭＯＳＦＥＴで構成されたマルチプレクス用スイッチ
１７-1、１７-2の電流通路の一端に入力される。また、
別途クランプされた色信号Ｙは、信号線１４-3を介し
て、Ｎチャネル型ＭＯＳＦＥＴで構成されたマルチプレ
クス用スイッチ１７-3の電流通路の一端に入力される。
これらスイッチ１７-1〜１７-3のゲ−トにはそれぞれ制
御信号ＳＲ、ＳＢ、ＳＹが供給される。スイッチ１７-1
〜１７-3の電流通路の他端は一つに結合されて信号線１
８に接続されている。スイッチ１７-1〜１７-3は制御信
号ＳＲ、ＳＢ、ＳＹにより順次１つずつ導通する。これ
により信号Ｒ−Ｙ、Ｂ−Ｙ、Ｙはそれぞれ時分割され、
信号線１８に多重化されて供給される。信号線１８はＡ
／Ｄ変換器１９に接続され、時分割多重化された信号Ｒ
−Ｙ、Ｂ−Ｙ、Ｙはそれぞれデジタル信号に変換され
て、図示せぬデジタル信号処理回路へと出力される。Ａ
／Ｄ変換器１９の基準電位のうち、高レベル側基準電位
ＶH は、電源電位＋ＶCCよりＮチャネル型ＭＯＳＦＥＴ
のしきい値を減じた電位よりさらに低い値に設定されて
いる。これは、電源電位＋ＶCCから抵抗２０を介して電
圧を降下させることにより得られる。また、低レベル基
準電位ＶL は接地電位に設定される。クランプ電圧を供
給する電圧供給源２１は、例えばＡ−Ｄ変換器１９内に
設けられている。供給源２１は、高レベル基準電位ＶH
〜低レベル基準電位ＶL 間に直列に接続された第１の抵
抗２２、第２の抵抗２３から成る。抵抗２２、抵抗２３
は、例えば同一の抵抗値を有するように形成されてお
り、クランプ電圧Ｖｒｅｆは抵抗２２と２３との相互接
続点ｂから抽出される。これにより、クランプ電圧Ｖｒ
ｅｆの値は、電源電圧＋ＶCCの２分の１より低く設定さ
れるようになる。このようにクランプ電圧Ｖｒｅｆを例
えば電源電圧＋ＶCCの２分の１以下のように低めに設定
することにより、スイッチ１６-1、１６-2をＮチャネル
型ＭＯＳＦＥＴのみで構成したとしても充分にクランプ
電圧Ｖｒｅｆを信号線１４-1、１４-2に供給できる。さ
らにマルチプレクス用スイッチ１７-1〜１７-3もＮチャ
ネル型ＭＯＳＦＥＴのみで充分に信号Ｒ−Ｙ、Ｂ−Ｙ、
Ｙをスイッチングできるようになる。また、供給源２１
とスイッチ１６-1、１６-2とを互いに接続する配線２４
には、コンデンサ２５の一方側の電極が接続され、コン
デンサ２５の他方側の電極は接地電位に接続されてい
る。このように、配線２４に他方側の電極を接地したコ
ンデンサ２５の一方側の電極を接続することにより、ク
ランプ電圧Ｖｒｅｆのインピ−ダンスを低減させ、信号
線１４-1、１４-2の電位の変動によるクランプ電圧Ｖｒ
ｅｆの変動を防止するようにしている。
【００１５】上記構成のクランプ回路を備えた半導体集
積回路装置であると、クランプ回路が、Ｎチャネル型Ｍ
ＯＳＦＥＴにて構成できるので、例えばデジタル処理回
路等のようにＭＯＳＦＥＴで構成される回路と１つのチ
ップに集積することが容易である。このため、装置の小
型化を図ることができる。また、ＭＯＳＦＥＴのみで集
積回路化できるので、いわゆるＢｉＣＭＯＳ型半導体装
置に比べて製造コストを低減できる。
積回路装置であると、クランプ回路が、Ｎチャネル型Ｍ
ＯＳＦＥＴにて構成できるので、例えばデジタル処理回
路等のようにＭＯＳＦＥＴで構成される回路と１つのチ
ップに集積することが容易である。このため、装置の小
型化を図ることができる。また、ＭＯＳＦＥＴのみで集
積回路化できるので、いわゆるＢｉＣＭＯＳ型半導体装
置に比べて製造コストを低減できる。
【００１６】また、クランプ回路がＮチャネル型ＭＯＳ
ＦＥＴのみで構成されることにより、ＣＭＯＳ型半導体
装置よりも、装置の小型化、製造コストの低減化をより
推進できる。クランプ回路をＮチャネル型ＭＯＳＦＥＴ
のみで構成できるように、上記実施例では、クランプ電
圧Ｖｒｅｆを電源電位ＶＣＣの２分の１以下として、Ｎ
チャネル型ＭＯＳＦＥＴのみでもクランプ電圧を信号線
に充分に伝えられるようにしている。
ＦＥＴのみで構成されることにより、ＣＭＯＳ型半導体
装置よりも、装置の小型化、製造コストの低減化をより
推進できる。クランプ回路をＮチャネル型ＭＯＳＦＥＴ
のみで構成できるように、上記実施例では、クランプ電
圧Ｖｒｅｆを電源電位ＶＣＣの２分の１以下として、Ｎ
チャネル型ＭＯＳＦＥＴのみでもクランプ電圧を信号線
に充分に伝えられるようにしている。
【００１７】また、Ａ／Ｄ変換器の高レベル基準電位Ｖ
H を、電源電圧＋ＶＣＣよりＮチャネル型ＭＯＳＦＥＴ
のしきい値電圧を減じた電位よりさらに低い電位とする
ことで、マルチプレクス回路１５を構成するスイッチ１
７-1〜１７-3もＮチャネル型ＭＯＳＦＥＴのみで構成し
ても信号Ｒ−Ｙ、Ｂ−Ｙ、Ｙを充分に流すことができ
る。
H を、電源電圧＋ＶＣＣよりＮチャネル型ＭＯＳＦＥＴ
のしきい値電圧を減じた電位よりさらに低い電位とする
ことで、マルチプレクス回路１５を構成するスイッチ１
７-1〜１７-3もＮチャネル型ＭＯＳＦＥＴのみで構成し
ても信号Ｒ−Ｙ、Ｂ−Ｙ、Ｙを充分に流すことができ
る。
【００１８】
【発明の効果】以上説明したように、この発明によれ
ば、装置の小型化、製造コストの低減化を図れるクラン
プ回路を備えた半導体装置を提供できる。
ば、装置の小型化、製造コストの低減化を図れるクラン
プ回路を備えた半導体装置を提供できる。
【図１】図１はこの発明のー実施例に係わるクランプ回
路を備えた半導体集積回路装置の回路図。
路を備えた半導体集積回路装置の回路図。
【図２】図２は従来のクランプ回路を備えた半導体集積
回路装置の回路図。
回路装置の回路図。
１０…映像信号処理回路、１２-1，１２-2…ＮＰＮ型バ
イポ−ラ・トランジスタ、１３-1、１３-2…クランプ用
ＤＣカットコンデンサ、１４-1〜１４-3…信号線、１５
…マルチプレクス回路、１６-1，１６-2…スイッチ、１
７-1〜１７-3…スイッチ、１９…Ａ／Ｄ変換器、２０…
抵抗、２１…電圧供給源、２２，２３…抵抗、２４…配
線、２５…コンデンサ。
イポ−ラ・トランジスタ、１３-1、１３-2…クランプ用
ＤＣカットコンデンサ、１４-1〜１４-3…信号線、１５
…マルチプレクス回路、１６-1，１６-2…スイッチ、１
７-1〜１７-3…スイッチ、１９…Ａ／Ｄ変換器、２０…
抵抗、２１…電圧供給源、２２，２３…抵抗、２４…配
線、２５…コンデンサ。
Claims (2)
- 【請求項１】 複数の信号出力線が接続された信号出力
手段と、 前記複数の信号出力線おのおのに容量結合により接続さ
れ、前記複数の信号出力線に伝わる信号を時分割多重化
する時分割多重化手段と、 前記時分割多重化された信号をデジタル信号に変換する
変換手段と、 前記複数の信号出力線おのおのに電流通路の一端が接続
され、他端がクランプ電圧供給源に接続された前記複数
の信号出力線に伝わる信号電圧をクランプするクランプ
電圧を供給するクランプ電圧供給手段とを具備し、 前記クランプ電圧供給手段および前記時分割多重化手段
はそれぞれ、単一導電型の絶縁ゲ−ト型トランジスタで
構成され、前記変換器手段の高レベル基準電圧は、電源
電圧より前記単一導電型の絶縁ゲ−ト型トランジスタの
しきい値電圧を減じた電圧より低く設定され、前記クラ
ンプ電圧は、前記高レベル基準電圧よりさらに低い電圧
に設定されていることを特徴とする半導体集積回路装
置。 - 【請求項２】 前記クランプ電圧供給手段の電流通路の
他端と前記クランプ電圧供給源とを互いに接続する配線
には、前記電圧供給源のインピ−ダンスを低減させるイ
ンピ−ダンス低減手段が接続されていることを特徴とす
る請求項１に記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4307107A JPH06164393A (ja) | 1992-11-17 | 1992-11-17 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4307107A JPH06164393A (ja) | 1992-11-17 | 1992-11-17 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06164393A true JPH06164393A (ja) | 1994-06-10 |
Family
ID=17965122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4307107A Pending JPH06164393A (ja) | 1992-11-17 | 1992-11-17 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06164393A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003158749A (ja) * | 2001-08-31 | 2003-05-30 | Thomson Licensing Sa | カラービデオ表示信号プロセッサ |
| JP2016007069A (ja) * | 2015-09-03 | 2016-01-14 | ラピスセミコンダクタ株式会社 | クランプ回路、半導体装置、信号処理システム、及び信号クランプ方法 |
-
1992
- 1992-11-17 JP JP4307107A patent/JPH06164393A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003158749A (ja) * | 2001-08-31 | 2003-05-30 | Thomson Licensing Sa | カラービデオ表示信号プロセッサ |
| JP2016007069A (ja) * | 2015-09-03 | 2016-01-14 | ラピスセミコンダクタ株式会社 | クランプ回路、半導体装置、信号処理システム、及び信号クランプ方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6144234A (en) | Sample hold circuit and semiconductor device having the same | |
| US4918450A (en) | Analog/digital converter circuit | |
| JPH06164393A (ja) | 半導体集積回路装置 | |
| JPS6221447B2 (ja) | ||
| JP2553177B2 (ja) | サンプル及び保持ステージと並列ａ／ｄコンバータにおけるその使用方法 | |
| CN107453757B (zh) | 线路接收器以及驱动负载的方法 | |
| JPH05175753A (ja) | 演算増幅器 | |
| KR940006265B1 (ko) | Fm 스테레오 다중복조회로의 매트릭스회로 | |
| US4816773A (en) | Non-inverting repeater circuit for use in semiconductor circuit interconnections | |
| US4496911A (en) | Integrated amplifier circuit | |
| JPH07105899B2 (ja) | デジタル・ビデオ信号処理装置 | |
| JPS605663Y2 (ja) | 映像信号切替器 | |
| JPH03283741A (ja) | 信号伝達回路 | |
| JPH0134455Y2 (ja) | ||
| US5237398A (en) | Color difference signal matrix and buffer circuit for television apparatus | |
| JPH0467394B2 (ja) | ||
| JPH04117074A (ja) | 同期分離回路 | |
| US5999221A (en) | Horizontal synchronization pulse generation circuit | |
| JPH0346623Y2 (ja) | ||
| JP2925243B2 (ja) | ビデオ信号切換回路 | |
| JPS58161424A (ja) | スイツチング回路 | |
| JP3244346B2 (ja) | スイッチ回路 | |
| JPS59860Y2 (ja) | カラ−テレビジヨン受像機 | |
| JPS603726A (ja) | 基準電源 | |
| KR850001849Y1 (ko) | 티브이의 외부신호 매칭회로 |