JPH06163797A - イメージセンサ信号処理回路 - Google Patents
イメージセンサ信号処理回路Info
- Publication number
- JPH06163797A JPH06163797A JP4338091A JP33809192A JPH06163797A JP H06163797 A JPH06163797 A JP H06163797A JP 4338091 A JP4338091 A JP 4338091A JP 33809192 A JP33809192 A JP 33809192A JP H06163797 A JPH06163797 A JP H06163797A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- image sensor
- processing circuit
- signal processing
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Character Input (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】
【目的】 パルス信号によるクロストークノイズを減少
させるように構成した集積化されたイメージセンサ信号
処理回路を提供する。 【構成】 アナログデジタル変換パルスＡＤＣＫ（７
４）とサンプルホールドパルスＳＨＡ（７５）とサンプ
ルホールドパルスＳＨＢ（７６）と、および、センサ駆
動パルスＳＣＫ（５８）と反転センサ駆動パルスＳＣＫ
Ｎ（５９）とは、それぞれ反転したクロック信号であ
り、これらの信号のピンをそれぞれ隣接して配置する。
させるように構成した集積化されたイメージセンサ信号
処理回路を提供する。 【構成】 アナログデジタル変換パルスＡＤＣＫ（７
４）とサンプルホールドパルスＳＨＡ（７５）とサンプ
ルホールドパルスＳＨＢ（７６）と、および、センサ駆
動パルスＳＣＫ（５８）と反転センサ駆動パルスＳＣＫ
Ｎ（５９）とは、それぞれ反転したクロック信号であ
り、これらの信号のピンをそれぞれ隣接して配置する。
Description
【０００１】
【産業上の利用分野】本発明は、ＯＣＲ等の画像読取装
置に用いられるイメージセンサの集積化信号処理回路に
関するものである。
置に用いられるイメージセンサの集積化信号処理回路に
関するものである。
【０００２】
【従来の技術】従来より、密着イメージセンサの信号処
理回路として、イメージセンサの駆動回路や、シェーデ
ィング補正、ディザ処理等の処理回路を集積化したイメ
ージセンサ信号処理回路がゲートアレー等で実現されて
いる。このような集積化された信号処理回路において
は、集積度の向上とともに、各配線間の間隔が狭くな
り、特に、ボンディングワイヤの間隔は狭小である。例
えば、特開昭５７−１６４５５７号公報などでは、ボン
ディングワイヤが隣接するインナーリードに接触しない
ように、インナーリードを工夫し、製造時の歩留まりを
向上させている。
理回路として、イメージセンサの駆動回路や、シェーデ
ィング補正、ディザ処理等の処理回路を集積化したイメ
ージセンサ信号処理回路がゲートアレー等で実現されて
いる。このような集積化された信号処理回路において
は、集積度の向上とともに、各配線間の間隔が狭くな
り、特に、ボンディングワイヤの間隔は狭小である。例
えば、特開昭５７−１６４５５７号公報などでは、ボン
ディングワイヤが隣接するインナーリードに接触しない
ように、インナーリードを工夫し、製造時の歩留まりを
向上させている。
【０００３】一方、集積度の向上および高速化ととも
に、配線間のクロストークが問題となってきている。従
来、低速のファクシミリ等に用いられている集積化信号
処理回路の信号処理速度は、０．５ＭＨｚ〜２ＭＨｚ程
度であり、比較的低速の用途が主であった。そのため、
クロック信号等の動作速度も２ＭＨｚ以下でよく、メモ
リアドレスやクロック信号等からの配線間のクロストー
クによるノイズ等によって、誤動作を起こすことはなか
った。しかし、近年の画像読取装置の高速化とともに、
信号処理速度は４ＭＨｚ〜４０ＭＨｚにおよぶ機器も開
発されている。このような高速な機器においては、クロ
ック信号や、制御信号等のパルス信号によって、隣接し
た配線間やパッケージ間等でクロストークを発生し、論
理上の１，０のスレッシュレベルを超える電位が発生
し、誤動作となることがあった。
に、配線間のクロストークが問題となってきている。従
来、低速のファクシミリ等に用いられている集積化信号
処理回路の信号処理速度は、０．５ＭＨｚ〜２ＭＨｚ程
度であり、比較的低速の用途が主であった。そのため、
クロック信号等の動作速度も２ＭＨｚ以下でよく、メモ
リアドレスやクロック信号等からの配線間のクロストー
クによるノイズ等によって、誤動作を起こすことはなか
った。しかし、近年の画像読取装置の高速化とともに、
信号処理速度は４ＭＨｚ〜４０ＭＨｚにおよぶ機器も開
発されている。このような高速な機器においては、クロ
ック信号や、制御信号等のパルス信号によって、隣接し
た配線間やパッケージ間等でクロストークを発生し、論
理上の１，０のスレッシュレベルを超える電位が発生
し、誤動作となることがあった。
【０００４】この配線間のクロストークを低減する技術
として、例えば、特開昭６１−１９６５６２号公報に
は、ＥＣＬ出力回路において、出力電流を供給している
電源ピンの両側に他の電源ピンを配置し、出力電流の高
速な変化に伴って他の入力ピンに発生するクロストーク
ノイズを低減することが記載されている。
として、例えば、特開昭６１−１９６５６２号公報に
は、ＥＣＬ出力回路において、出力電流を供給している
電源ピンの両側に他の電源ピンを配置し、出力電流の高
速な変化に伴って他の入力ピンに発生するクロストーク
ノイズを低減することが記載されている。
【０００５】
【発明が解決しようとする課題】本発明は、従来の技術
とは別異の技術により、パルス信号によるクロストーク
ノイズを減少させるように構成した集積化イメージセン
サ信号処理回路を提供することを目的とするものであ
る。
とは別異の技術により、パルス信号によるクロストーク
ノイズを減少させるように構成した集積化イメージセン
サ信号処理回路を提供することを目的とするものであ
る。
【０００６】
【課題を解決するための手段】本発明は、請求項１に記
載の発明においては、集積化されたイメージセンサ信号
処理回路において、クロックパルス信号の位相を反転し
た信号を隣接させてパッケージのピンを配置したことを
特徴とするものである。また、請求項２に記載の発明に
おいては、集積化されたイメージセンサ信号処理回路に
おいて、クロックパルス信号の位相を反転した信号を隣
接させてパッケージのピンを配置するとともに、隣接し
て配置された反転位相のクロックパルス信号のピンの両
側に電源ラインまたはグランドラインのピンを隣接させ
て配置したことを特徴とするものである。
載の発明においては、集積化されたイメージセンサ信号
処理回路において、クロックパルス信号の位相を反転し
た信号を隣接させてパッケージのピンを配置したことを
特徴とするものである。また、請求項２に記載の発明に
おいては、集積化されたイメージセンサ信号処理回路に
おいて、クロックパルス信号の位相を反転した信号を隣
接させてパッケージのピンを配置するとともに、隣接し
て配置された反転位相のクロックパルス信号のピンの両
側に電源ラインまたはグランドラインのピンを隣接させ
て配置したことを特徴とするものである。
【０００７】
【作用】本発明によれば、請求項１に記載の発明におい
て、クロックパルス信号の移送を反転した信号を隣接さ
せてパッケージのピンを配置したことにより、パルスの
立ち上がりでの電流の変化と、立ち下がりでの電流量の
変化により、発生する磁界が打ち消される方向であるた
め、クロストークによるノイズをキャンセルすることに
より、他の信号線に対するクロストークを軽減すること
ができる。また、請求項２に記載の発明において、隣接
させた位相の反転した信号の両側に電源ラインまたはグ
ランドラインのピンを配置したことにより、クロックパ
ルス信号線から他の信号線に対するクロストークをさら
に軽減することができる。
て、クロックパルス信号の移送を反転した信号を隣接さ
せてパッケージのピンを配置したことにより、パルスの
立ち上がりでの電流の変化と、立ち下がりでの電流量の
変化により、発生する磁界が打ち消される方向であるた
め、クロストークによるノイズをキャンセルすることに
より、他の信号線に対するクロストークを軽減すること
ができる。また、請求項２に記載の発明において、隣接
させた位相の反転した信号の両側に電源ラインまたはグ
ランドラインのピンを配置したことにより、クロックパ
ルス信号線から他の信号線に対するクロストークをさら
に軽減することができる。
【０００８】
【実施例】図１は、本発明の集積化イメージセンサ信号
処理回路の一実施例の平面図である。図中、符号はピン
番号を示し、各ピンに信号名を記載している。この例で
は、信号処理回路は、８０ピンのＱＦＰパッケージ内に
納められている。この集積化された信号処理回路から
は、システムクロックＣＬＫ０（８０），スタートパル
スＳＴ（７８），サンプルホールドパルスＳＨＡ（７
５），サンプルホールドパルスＳＨＢ（７６），アナロ
グデジタル変換パルスＡＤＣＫ（７４），イメージセン
サ出力イネーブル信号パルスＥＮＡＡ（６１），イメー
ジセンサ出力イネーブル信号パルスＥＮＡＢ（５３），
センサ駆動パルスＳＣＫ（５８），反転センサ駆動パル
スＳＣＫＮ（５９）等のパルス信号が導出されており、
その他にアドレス信号、データ信号、制御信号等が導出
されている。このうち、システムクロックＣＬＫＯ（８
０）は、信号処理回路のマスタークロックであり、この
クロックより信号処理回路中のパルス信号が作成され
る。また、スタートパルスＳＴ（７８）は、信号処理回
路中の各処理回路および外部装置等との同期をとるため
の信号である。サンプルホールドパルスＳＨＡ（７
５），ＳＨＢ（７６）およびアナログデジタル変換パル
スＡＤＣＫ（７４）は、シェーディング補正や、ディザ
処理などのタイミング信号である。さらに、イメージセ
ンサ出力イネーブル信号パルスＥＮＡＡ（６１），ＥＮ
ＡＢ（５３）は、イメージセンサに対して出力信号を送
出させるための一種のタイミング信号である。
処理回路の一実施例の平面図である。図中、符号はピン
番号を示し、各ピンに信号名を記載している。この例で
は、信号処理回路は、８０ピンのＱＦＰパッケージ内に
納められている。この集積化された信号処理回路から
は、システムクロックＣＬＫ０（８０），スタートパル
スＳＴ（７８），サンプルホールドパルスＳＨＡ（７
５），サンプルホールドパルスＳＨＢ（７６），アナロ
グデジタル変換パルスＡＤＣＫ（７４），イメージセン
サ出力イネーブル信号パルスＥＮＡＡ（６１），イメー
ジセンサ出力イネーブル信号パルスＥＮＡＢ（５３），
センサ駆動パルスＳＣＫ（５８），反転センサ駆動パル
スＳＣＫＮ（５９）等のパルス信号が導出されており、
その他にアドレス信号、データ信号、制御信号等が導出
されている。このうち、システムクロックＣＬＫＯ（８
０）は、信号処理回路のマスタークロックであり、この
クロックより信号処理回路中のパルス信号が作成され
る。また、スタートパルスＳＴ（７８）は、信号処理回
路中の各処理回路および外部装置等との同期をとるため
の信号である。サンプルホールドパルスＳＨＡ（７
５），ＳＨＢ（７６）およびアナログデジタル変換パル
スＡＤＣＫ（７４）は、シェーディング補正や、ディザ
処理などのタイミング信号である。さらに、イメージセ
ンサ出力イネーブル信号パルスＥＮＡＡ（６１），ＥＮ
ＡＢ（５３）は、イメージセンサに対して出力信号を送
出させるための一種のタイミング信号である。
【０００９】システムクロックＣＬＫ０（８０）は、電
源ラインＶＤＤ１３（１）と接地ラインＶＳＳ３（７
９）と隣接させて配置される。図では、システムクロッ
クＣＬＫ０（８０）のピンと、電源ラインＶＤＤ１３
（１）ピンとは、違う側面に配置されているが、内部の
ボンディングワイヤは通常隣接して配置されている。ま
た、イメージセンサ出力イネーブル信号パルスＥＮＡＢ
（６３）は、その両側に接地ラインＶＳＳ１（６４）
と、接地ラインＶＳＳ２３（６２）が配置されている。
さらに、イメージセンサ出力イネーブル信号パルスＥＮ
ＡＡ（６１）は、その両側に接地ラインＶＳＳ２３（６
２）と、接地ラインＶＳＳ２３（６０）が配置されてい
る。このような配置とすることにより、システムクロッ
クＣＬＫ０（８０）や、イメージセンサ出力イネーブル
信号パルスＥＮＡＡ（６１），ＥＮＡＢ（６３）などの
クロックパルス信号によるクロストークの影響は、電源
ラインＶＤＤ１３（１）や接地ラインＶＳＳ３（７
９），ＶＳＳ１（６４），ＶＳＳ２３（６０），（６
２）に出現する程度であり、他の信号線へのクロストー
クノイズを軽減している。
源ラインＶＤＤ１３（１）と接地ラインＶＳＳ３（７
９）と隣接させて配置される。図では、システムクロッ
クＣＬＫ０（８０）のピンと、電源ラインＶＤＤ１３
（１）ピンとは、違う側面に配置されているが、内部の
ボンディングワイヤは通常隣接して配置されている。ま
た、イメージセンサ出力イネーブル信号パルスＥＮＡＢ
（６３）は、その両側に接地ラインＶＳＳ１（６４）
と、接地ラインＶＳＳ２３（６２）が配置されている。
さらに、イメージセンサ出力イネーブル信号パルスＥＮ
ＡＡ（６１）は、その両側に接地ラインＶＳＳ２３（６
２）と、接地ラインＶＳＳ２３（６０）が配置されてい
る。このような配置とすることにより、システムクロッ
クＣＬＫ０（８０）や、イメージセンサ出力イネーブル
信号パルスＥＮＡＡ（６１），ＥＮＡＢ（６３）などの
クロックパルス信号によるクロストークの影響は、電源
ラインＶＤＤ１３（１）や接地ラインＶＳＳ３（７
９），ＶＳＳ１（６４），ＶＳＳ２３（６０），（６
２）に出現する程度であり、他の信号線へのクロストー
クノイズを軽減している。
【００１０】一方、アナログデジタル変換パルスＡＤＣ
Ｋ（７４），サンプルホールドパルスＳＨＡ（７５），
サンプルホールドパルスＳＨＢ（７６）は、それぞれ反
転したクロックであり、これらの信号のピンを隣接して
配置している。また、センサ駆動パルスＳＣＫ（５８）
と、反転センサ駆動パルスＳＣＫＮ（５９）とは位相反
転したクロック信号であり、これらの信号のピンを隣接
して配置している。このように配置することにより、そ
れぞれ反転したパルス信号から発生する、パルスの立ち
上がりにおけるプラス方向の電流量の変化と、パルスの
立ち下がりにおけるマイナス方向の電流量の変化によ
り、発生する磁界は打ち消し合う方向であるから、他の
信号線に対するクロストーク成分を小さくすることがで
きる。
Ｋ（７４），サンプルホールドパルスＳＨＡ（７５），
サンプルホールドパルスＳＨＢ（７６）は、それぞれ反
転したクロックであり、これらの信号のピンを隣接して
配置している。また、センサ駆動パルスＳＣＫ（５８）
と、反転センサ駆動パルスＳＣＫＮ（５９）とは位相反
転したクロック信号であり、これらの信号のピンを隣接
して配置している。このように配置することにより、そ
れぞれ反転したパルス信号から発生する、パルスの立ち
上がりにおけるプラス方向の電流量の変化と、パルスの
立ち下がりにおけるマイナス方向の電流量の変化によ
り、発生する磁界は打ち消し合う方向であるから、他の
信号線に対するクロストーク成分を小さくすることがで
きる。
【００１１】また、アナログデジタル変換パルスＡＤＣ
Ｋ（７４），サンプルホールドパルスＳＨＡ（７５），
サンプルホールドパルスＳＨＢ（７６）は、電源ライン
ＶＤＤ１３（７３）およびグランドラインＶＳＳ１（７
７）に挟まれて配置されている。さらに、センサ駆動パ
ルスＳＣＫ（５８）と、反転センサ駆動パルスＳＣＫＮ
（５９）は、グランドラインＶＳＳ２３（５７），（６
０）に挟まれて配置されている。このような配置とする
ことにより、反転信号を隣接させて軽減したクロストー
クの影響を、電源ラインまたはグランドラインにより、
他の信号線への影響をさらに軽減することができ、良好
なクロストークの防止の効果を得ることができる。
Ｋ（７４），サンプルホールドパルスＳＨＡ（７５），
サンプルホールドパルスＳＨＢ（７６）は、電源ライン
ＶＤＤ１３（７３）およびグランドラインＶＳＳ１（７
７）に挟まれて配置されている。さらに、センサ駆動パ
ルスＳＣＫ（５８）と、反転センサ駆動パルスＳＣＫＮ
（５９）は、グランドラインＶＳＳ２３（５７），（６
０）に挟まれて配置されている。このような配置とする
ことにより、反転信号を隣接させて軽減したクロストー
クの影響を、電源ラインまたはグランドラインにより、
他の信号線への影響をさらに軽減することができ、良好
なクロストークの防止の効果を得ることができる。
【００１２】図２および図３は、イメージセンサ信号処
理回路の実装パターンの一例を示す平面図である。図
中、８１はイメージセンサ信号処理回路、８２乃至８９
は配線である。イメージセンサ信号処理回路８１として
は、図１に示したものを用いている。図２において、配
線８２は、イメージセンサ信号処理回路８１のイメージ
センサ出力イネーブル信号パルスＥＮＡＢ（６３）と接
続されている。以下、配線８３は接地ラインＶＳＳ２３
（６２）と、配線８４はイメージセンサ出力イネーブル
信号パルスＥＮＡＡ（６１）と、配線８５は接地ライン
ＶＳＳ２３（６０）と、配線８６は反転センサ駆動パル
スＳＣＫＮ（５９）と、配線８７はセンサ駆動パルスＳ
ＣＫ（５８）と、それぞれ接続されている。
理回路の実装パターンの一例を示す平面図である。図
中、８１はイメージセンサ信号処理回路、８２乃至８９
は配線である。イメージセンサ信号処理回路８１として
は、図１に示したものを用いている。図２において、配
線８２は、イメージセンサ信号処理回路８１のイメージ
センサ出力イネーブル信号パルスＥＮＡＢ（６３）と接
続されている。以下、配線８３は接地ラインＶＳＳ２３
（６２）と、配線８４はイメージセンサ出力イネーブル
信号パルスＥＮＡＡ（６１）と、配線８５は接地ライン
ＶＳＳ２３（６０）と、配線８６は反転センサ駆動パル
スＳＣＫＮ（５９）と、配線８７はセンサ駆動パルスＳ
ＣＫ（５８）と、それぞれ接続されている。
【００１３】これらの配線は、イメージセンサ信号処理
回路８１のピン配置を基に配置されるため、図２のよう
に各配線が狭い間隔で隣接して配置される。そのため、
各信号線から他の信号線へのクロストーク等が発生しや
すい。しかし、例えば、イメージセンサ出力イネーブル
信号パルスＥＮＡＡ（６１）に接続されている配線８４
と、反転センサ駆動パルスＳＣＫＮ（５９）の配線８６
およびイメージセンサ出力イネーブル信号パルスＥＮＡ
Ｂ（６３）の配線８２との間には、接地ラインＶＳＳ２
３の配線８３および配線８５が配置されている。そのた
め、イメージセンサ信号処理回路８１のピンの近くで各
配線が接近したり、近接して基板上に配線しなければな
らない場合であっても、他の信号線に対しての影響を軽
減することができる。
回路８１のピン配置を基に配置されるため、図２のよう
に各配線が狭い間隔で隣接して配置される。そのため、
各信号線から他の信号線へのクロストーク等が発生しや
すい。しかし、例えば、イメージセンサ出力イネーブル
信号パルスＥＮＡＡ（６１）に接続されている配線８４
と、反転センサ駆動パルスＳＣＫＮ（５９）の配線８６
およびイメージセンサ出力イネーブル信号パルスＥＮＡ
Ｂ（６３）の配線８２との間には、接地ラインＶＳＳ２
３の配線８３および配線８５が配置されている。そのた
め、イメージセンサ信号処理回路８１のピンの近くで各
配線が接近したり、近接して基板上に配線しなければな
らない場合であっても、他の信号線に対しての影響を軽
減することができる。
【００１４】また、反転センサ駆動パルスＳＣＫＮ（５
９）と、センサ駆動パルスＳＣＫ（５８）の配線８６，
８７は、イメージセンサ信号処理回路８１のピン配置が
隣接しているので、ともに隣接させて配置することがで
きる。そのため、配線上においても、互いに発生する磁
界を打ち消し合い、他の配線へのクロストークを軽減す
ることができる。
９）と、センサ駆動パルスＳＣＫ（５８）の配線８６，
８７は、イメージセンサ信号処理回路８１のピン配置が
隣接しているので、ともに隣接させて配置することがで
きる。そのため、配線上においても、互いに発生する磁
界を打ち消し合い、他の配線へのクロストークを軽減す
ることができる。
【００１５】図３では、配線８９がイメージセンサ信号
処理回路８１のディレイ入力ＤＬＹＩＮ（５６）と、配
線８８が接地ラインＶＳＳ２３（５７）と接続され、配
線８４乃至８７と隣接して配置されている。このよう
に、反転センサ駆動パルスＳＣＫＮ（５９）およびセン
サ駆動パルスＳＣＫ（５８）の配線８６，８７の両側に
信号線を配線しなければならない場合でも、両側の信号
線との間に接地ラインの配線８５，８８を配置すること
ができるので、イメージセンサ出力イネーブル信号パル
スＥＮＡＡやディレイ入力ＤＬＹＩＮなどの信号に対す
る影響を軽減することができる。
処理回路８１のディレイ入力ＤＬＹＩＮ（５６）と、配
線８８が接地ラインＶＳＳ２３（５７）と接続され、配
線８４乃至８７と隣接して配置されている。このよう
に、反転センサ駆動パルスＳＣＫＮ（５９）およびセン
サ駆動パルスＳＣＫ（５８）の配線８６，８７の両側に
信号線を配線しなければならない場合でも、両側の信号
線との間に接地ラインの配線８５，８８を配置すること
ができるので、イメージセンサ出力イネーブル信号パル
スＥＮＡＡやディレイ入力ＤＬＹＩＮなどの信号に対す
る影響を軽減することができる。
【００１６】上述の実装パターンでは、図１のイメージ
センサ信号処理回路のピン番号５６乃至６４付近を例に
説明したが、他の信号線についても同様である。例え
ば、システムクロックＣＬＫ０（８０）、スタートパル
スＳＴ（７８）、サンプルホールドパルスＳＨＡ（７
５）、サンプルホールドパルスＳＨＢ（７６）、アナロ
グデジタル変換パルスＡＤＣＫ（７４）などの信号に接
続された配線についても、上述の配線例と同様に、電源
ラインまたは接地ラインを隣接して配線することができ
るので、他の信号線への影響を軽減することができる。
センサ信号処理回路のピン番号５６乃至６４付近を例に
説明したが、他の信号線についても同様である。例え
ば、システムクロックＣＬＫ０（８０）、スタートパル
スＳＴ（７８）、サンプルホールドパルスＳＨＡ（７
５）、サンプルホールドパルスＳＨＢ（７６）、アナロ
グデジタル変換パルスＡＤＣＫ（７４）などの信号に接
続された配線についても、上述の配線例と同様に、電源
ラインまたは接地ラインを隣接して配線することができ
るので、他の信号線への影響を軽減することができる。
【００１７】
【発明の効果】以上の説明から明らかなように、本発明
によれば、近接したクロックパルス信号ラインからのク
ロストークを低減することができ、信号処理回路の誤動
作を防ぐことができるという効果がある。
によれば、近接したクロックパルス信号ラインからのク
ロストークを低減することができ、信号処理回路の誤動
作を防ぐことができるという効果がある。
【図１】 本発明の集積化イメージセンサ信号処理回路
の一実施例の平面図である。
の一実施例の平面図である。
【図２】，
【図３】 イメージセンサ信号処理回路の実装パターン
の一例を示す平面図である。
の一例を示す平面図である。
１〜８０ 信号処理回路のピン番号、８１ イメージセ
ンサ信号処理回路、８２〜８９ 配線
ンサ信号処理回路、８２〜８９ 配線
Claims (2)
- 【請求項１】 集積化されたイメージセンサ信号処理回
路において、クロックパルス信号の位相を反転した信号
を隣接させてパッケージのピンを配置したことを特徴と
するイメージセンサ信号処理回路。 - 【請求項２】 集積化されたイメージセンサ信号処理回
路において、クロックパルス信号の位相を反転した信号
を隣接させてパッケージのピンを配置するとともに、隣
接して配置された反転位相のクロックパルス信号のピン
の両側に電源ラインまたはグランドラインのピンを隣接
させて配置したことを特徴とするイメージセンサ信号処
理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4338091A JPH06163797A (ja) | 1992-11-25 | 1992-11-25 | イメージセンサ信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4338091A JPH06163797A (ja) | 1992-11-25 | 1992-11-25 | イメージセンサ信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163797A true JPH06163797A (ja) | 1994-06-10 |
Family
ID=18314824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4338091A Pending JPH06163797A (ja) | 1992-11-25 | 1992-11-25 | イメージセンサ信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06163797A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09319499A (ja) * | 1996-05-27 | 1997-12-12 | Sharp Corp | 二次元入力モジュール素子 |
-
1992
- 1992-11-25 JP JP4338091A patent/JPH06163797A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09319499A (ja) * | 1996-05-27 | 1997-12-12 | Sharp Corp | 二次元入力モジュール素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5418933A (en) | Bidirectional tri-state data bus buffer control circuit for delaying direction switching at I/O pins of semiconductor integrated circuit | |
| US5309015A (en) | Clock wiring and semiconductor integrated circuit device having the same | |
| US4815113A (en) | Method for digital slope control of output signals of power amplifiers in semiconductor chips | |
| US5164817A (en) | Distributed clock tree scheme in semiconductor packages | |
| JP4327699B2 (ja) | マルチチップ・パッケージおよびｉｃチップ | |
| JPH06163797A (ja) | イメージセンサ信号処理回路 | |
| JPH0727927B2 (ja) | テープキャリア | |
| JP3498462B2 (ja) | 集積回路のクロック配線設計法 | |
| US7280380B2 (en) | Semiconductor memory device and method of making design change to semiconductor chip | |
| US6088253A (en) | Semiconductor memory device and method for forming same | |
| JP2876963B2 (ja) | 半導体装置 | |
| JP3340774B2 (ja) | 半導体集積回路 | |
| JPS63227113A (ja) | 伝播回路 | |
| JP4037116B2 (ja) | 遅延調整回路装置、これを用いた半導体集積回路装置および遅延調整方法 | |
| US6590795B2 (en) | High speed data capture circuit for a digital device | |
| JP3266189B2 (ja) | 信号伝送装置 | |
| JPS6282781A (ja) | 固体撮像装置 | |
| JP3054252B2 (ja) | 記憶回路 | |
| JPH11134872A (ja) | Ｒａｍの出力回路 | |
| JP2538998B2 (ja) | 電子装置 | |
| JPS63239515A (ja) | パラレル出力回路 | |
| JP2655585B2 (ja) | 半導体集積回路のデータバス制御回路 | |
| JP2811744B2 (ja) | 半導体集積回路 | |
| JPH11330374A (ja) | 半導体集積回路装置 | |
| JP2917711B2 (ja) | 出力バッファ回路 |