JPH06162691A - ディジタル信号再生回路 - Google Patents
ディジタル信号再生回路Info
- Publication number
- JPH06162691A JPH06162691A JP4328620A JP32862092A JPH06162691A JP H06162691 A JPH06162691 A JP H06162691A JP 4328620 A JP4328620 A JP 4328620A JP 32862092 A JP32862092 A JP 32862092A JP H06162691 A JPH06162691 A JP H06162691A
- Authority
- JP
- Japan
- Prior art keywords
- metric
- equalizer
- circuit
- signal
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
- G11B20/10287—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
- G11B20/10296—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors using the Viterbi algorithm
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1816—Testing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【目的】ＲＦ信号に対する等化器を高精度、且つ短時間
で自動調整する。 【構成】等化器３には、ディジタルＶＴＲの再生データ
が供給される。等化器３には、ビタビ復号器４が接続さ
れ、ビタビ復号器４は、ビタビアルゴリズムを用いて、
再生データから最も尤度が高いデータ系列を求める。ビ
タビ復号器４内の加算比較演算回路には、メトリックの
発散を防止するために、生き残ったメトリックのＭＳＢ
が全て`1' の時、ＭＳＢを反転するメトリックリミッタ
が設けられている。このＭＳＢを反転する回数をカウン
タ６が計数する。カウンタ６のカウント値がメトリック
増加量と対応しており、演算，制御器７は、メトリック
増加量が最小となるように、等化器３を制御する。
で自動調整する。 【構成】等化器３には、ディジタルＶＴＲの再生データ
が供給される。等化器３には、ビタビ復号器４が接続さ
れ、ビタビ復号器４は、ビタビアルゴリズムを用いて、
再生データから最も尤度が高いデータ系列を求める。ビ
タビ復号器４内の加算比較演算回路には、メトリックの
発散を防止するために、生き残ったメトリックのＭＳＢ
が全て`1' の時、ＭＳＢを反転するメトリックリミッタ
が設けられている。このＭＳＢを反転する回数をカウン
タ６が計数する。カウンタ６のカウント値がメトリック
増加量と対応しており、演算，制御器７は、メトリック
増加量が最小となるように、等化器３を制御する。
Description
【０００１】
【産業上の利用分野】この発明は、テープ上に記録され
たディジタル信号を再生するディジタル信号再生回路に
関し、特に、ビタビ復号を利用するものである。
たディジタル信号を再生するディジタル信号再生回路に
関し、特に、ビタビ復号を利用するものである。
【０００２】
【従来の技術】ディジタルＶＴＲのようなディジタル磁
気記録／再生において、磁気記録の高密度化、エラーレ
ートの向上のために、再生信号を等化器を使用すること
が知られている。さらに、等化器の特性を自動的に最適
に制御する構成が知られている。また、ビタビ・アルゴ
リズムを利用して、非線形歪みを除去することが提案さ
れている。例えば非線形歪みが後続データに依存するも
のと考えて、後続データの各パターンを状態とみなし、
ビタビ・アルゴリズムを適用して、注目ビットの正しい
値を判別している。
気記録／再生において、磁気記録の高密度化、エラーレ
ートの向上のために、再生信号を等化器を使用すること
が知られている。さらに、等化器の特性を自動的に最適
に制御する構成が知られている。また、ビタビ・アルゴ
リズムを利用して、非線形歪みを除去することが提案さ
れている。例えば非線形歪みが後続データに依存するも
のと考えて、後続データの各パターンを状態とみなし、
ビタビ・アルゴリズムを適用して、注目ビットの正しい
値を判別している。
【０００３】図６は、従来の自動等化器を有するディジ
タルＶＴＲの再生回路の一例である。再生ヘッド４１の
再生信号が再生アンプ４２を介して等化器４３に供給さ
れる。等化器４３の出力信号がチャンネル復号器４４で
チャンネル符号化の復号がされる。チャンネル復号器４
４の出力データがエラー訂正回路４５に供給される。エ
ラー訂正回路４５では、エラー訂正符号の復号がなされ
る。エラー訂正された再生データがディシャフリングお
よびエラー修整回路４６に供給される。ディシャフリン
グは、記録側でなされるシャフリングと逆の処理であっ
て、これによってデータの順序が元に戻される。エラー
修整は、エラー訂正符号によって訂正できなかったエラ
ーデータを近傍の正しいデータで修整する処理である。
この回路４６の出力データがＤ／Ａ変換器４７によりア
ナログ信号に変換され、出力端子４８には、アナログ再
生信号が得られる。
タルＶＴＲの再生回路の一例である。再生ヘッド４１の
再生信号が再生アンプ４２を介して等化器４３に供給さ
れる。等化器４３の出力信号がチャンネル復号器４４で
チャンネル符号化の復号がされる。チャンネル復号器４
４の出力データがエラー訂正回路４５に供給される。エ
ラー訂正回路４５では、エラー訂正符号の復号がなされ
る。エラー訂正された再生データがディシャフリングお
よびエラー修整回路４６に供給される。ディシャフリン
グは、記録側でなされるシャフリングと逆の処理であっ
て、これによってデータの順序が元に戻される。エラー
修整は、エラー訂正符号によって訂正できなかったエラ
ーデータを近傍の正しいデータで修整する処理である。
この回路４６の出力データがＤ／Ａ変換器４７によりア
ナログ信号に変換され、出力端子４８には、アナログ再
生信号が得られる。
【０００４】上述のディジタルＶＴＲの再生回路におい
て、エラー訂正回路４５では、エラー訂正を行うため
に、再生データのエラーを検出し、エラーの有無と対応
するエラーフラグを発生する。このエラーフラグを参照
してエラー訂正がなされる。エラーフラグを取り出し
て、演算、制御回路４９に供給する。演算、制御回路４
９には、端子５０からのリセット信号（あるいはイネー
ブル信号）が供給され、所定期間のエラーレートが演算
される。例えばテープ上の１トラック当りのエラーレー
トが求められる。そして、このエラーレートを最小とす
るような制御信号が生成され、この制御信号によって等
化器４３のゲイン特性、位相特性が制御される。
て、エラー訂正回路４５では、エラー訂正を行うため
に、再生データのエラーを検出し、エラーの有無と対応
するエラーフラグを発生する。このエラーフラグを参照
してエラー訂正がなされる。エラーフラグを取り出し
て、演算、制御回路４９に供給する。演算、制御回路４
９には、端子５０からのリセット信号（あるいはイネー
ブル信号）が供給され、所定期間のエラーレートが演算
される。例えばテープ上の１トラック当りのエラーレー
トが求められる。そして、このエラーレートを最小とす
るような制御信号が生成され、この制御信号によって等
化器４３のゲイン特性、位相特性が制御される。
【０００５】
【発明が解決しようとする課題】従来の構成により高精
度の制御を達成するには、エラーレートの検出精度を良
くする必要がある。そのためには、多くのデータが必要
となり、制御の応答性が悪い欠点があった。一例とし
て、２×１０-6のエラーレートの精度を得るために、１
０本のトラックの再生データを必要とすることが確かめ
られた。また、ドロップアウトの影響をエラーレートが
受けやすく、たとえエラーレートの検出のためのデータ
量を増やしても、等化器の制御の精度がそれ程改善され
ない欠点があった。
度の制御を達成するには、エラーレートの検出精度を良
くする必要がある。そのためには、多くのデータが必要
となり、制御の応答性が悪い欠点があった。一例とし
て、２×１０-6のエラーレートの精度を得るために、１
０本のトラックの再生データを必要とすることが確かめ
られた。また、ドロップアウトの影響をエラーレートが
受けやすく、たとえエラーレートの検出のためのデータ
量を増やしても、等化器の制御の精度がそれ程改善され
ない欠点があった。
【０００６】従って、この発明の目的は、少ない量の再
生データで制御信号を形成することを可能とし、また、
ドロップアウトの影響で少ないディジタル信号再生回路
を提供することにある。
生データで制御信号を形成することを可能とし、また、
ドロップアウトの影響で少ないディジタル信号再生回路
を提供することにある。
【０００７】
【課題を解決するための手段】この発明は、記録媒体上
に記録されたディジタル信号を再生するディジタル信号
再生回路において、再生ＲＦ信号が供給され、その利得
特性および位相特性の少なくとも一方が制御信号によっ
て可変可能な等化回路と、等化回路の出力信号が供給さ
れるビタビ復号器と、等価回路に対する制御信号を発生
する制御器とを有し、制御器は、ビタビ復号器のメトリ
ック増加量を最小とするように、等価器を制御するよう
に構成されたことを特徴とするディジタル信号再生回路
である。
に記録されたディジタル信号を再生するディジタル信号
再生回路において、再生ＲＦ信号が供給され、その利得
特性および位相特性の少なくとも一方が制御信号によっ
て可変可能な等化回路と、等化回路の出力信号が供給さ
れるビタビ復号器と、等価回路に対する制御信号を発生
する制御器とを有し、制御器は、ビタビ復号器のメトリ
ック増加量を最小とするように、等価器を制御するよう
に構成されたことを特徴とするディジタル信号再生回路
である。
【０００８】
【作用】ビタビ復号器のメトリックの増加量は、等化特
性およびノイズに強く関係し、このメトリック増加量が
最小となるように、等化特性を制御することによって、
高精度の自動調整を達成できる。
性およびノイズに強く関係し、このメトリック増加量が
最小となるように、等化特性を制御することによって、
高精度の自動調整を達成できる。
【０００９】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。この一実施例は、ディジタルＶＴＲの
再生回路であって、図１において、１が再生用磁気ヘッ
ド、２が再生アンプ、３が等化器である。ディジタルＶ
ＴＲでは、記録データのビットレートが比較的高いの
で、複数の回転ヘッドが使用され、１フィールド分の記
録データが磁気テープ上に複数の斜めのトラックとして
記録される。しかしながら、図１では、簡単のために、
一つの磁気ヘッド１を示す。
照して説明する。この一実施例は、ディジタルＶＴＲの
再生回路であって、図１において、１が再生用磁気ヘッ
ド、２が再生アンプ、３が等化器である。ディジタルＶ
ＴＲでは、記録データのビットレートが比較的高いの
で、複数の回転ヘッドが使用され、１フィールド分の記
録データが磁気テープ上に複数の斜めのトラックとして
記録される。しかしながら、図１では、簡単のために、
一つの磁気ヘッド１を示す。
【００１０】等化器３としては、積分等化器、パーシャ
ルレスポンス方式例えばＰＲ（１，０，−１）方式、デ
ュオバイナリ方式等のものを使用できる。この等化器３
は、後述の制御信号によって、そのゲイン対周波数特
性、および／または位相対周波数特性が可変されるもの
である。等化器３の出力信号がビタビ復号器４に供給さ
れる。ビタビ復号器４は、検出ビットの後続のデータパ
ターンの状態系列に対して、ビタビ・アルゴリズムを適
用し、尤度が高い状態遷移を求め、それによって最も確
からしい復号系列を選び出すものである。ビタビ復号器
４から出力端子５に再生データが取り出される。
ルレスポンス方式例えばＰＲ（１，０，−１）方式、デ
ュオバイナリ方式等のものを使用できる。この等化器３
は、後述の制御信号によって、そのゲイン対周波数特
性、および／または位相対周波数特性が可変されるもの
である。等化器３の出力信号がビタビ復号器４に供給さ
れる。ビタビ復号器４は、検出ビットの後続のデータパ
ターンの状態系列に対して、ビタビ・アルゴリズムを適
用し、尤度が高い状態遷移を求め、それによって最も確
からしい復号系列を選び出すものである。ビタビ復号器
４から出力端子５に再生データが取り出される。
【００１１】演算，制御回路７は、等化器３に対する制
御信号を生成し、一例としてＣＰＵを用いたものであ
る。ビタビ復号器４と接続されたカウンタ６によってメ
トリック増加量が検出され、カウンタ６の出力が演算，
制御回路７に供給される。カウンタ６に対しては、カウ
ント動作の期間を規定するために、リセット信号が演
算，制御回路７から供給される。また、磁気ヘッド１の
回転位相と同期するスイッチングパルスが入力端子８か
ら演算，制御回路７に供給される。このスイッチングパ
ルスは、磁気ヘッドが１トラックを走査する毎にレベル
が反転するもので、メトリックの増加量の検出が１トラ
ック単位でなされる。
御信号を生成し、一例としてＣＰＵを用いたものであ
る。ビタビ復号器４と接続されたカウンタ６によってメ
トリック増加量が検出され、カウンタ６の出力が演算，
制御回路７に供給される。カウンタ６に対しては、カウ
ント動作の期間を規定するために、リセット信号が演
算，制御回路７から供給される。また、磁気ヘッド１の
回転位相と同期するスイッチングパルスが入力端子８か
ら演算，制御回路７に供給される。このスイッチングパ
ルスは、磁気ヘッドが１トラックを走査する毎にレベル
が反転するもので、メトリックの増加量の検出が１トラ
ック単位でなされる。
【００１２】図２は、ビタビ復号器４の一例である。等
化器３の出力信号が入力端子１１からＡ／Ｄ変換器１２
に供給され、再生データが量子化される。Ａ／Ｄ変換器
１２の出力データがブランチメトリック計算回路１３に
供給される。ブランチメトリック計算回路１３の出力信
号が加算比較演算回路１４に供給される。加算比較演算
回路１４では、ブランチメトリックが合計され、その結
果のパスメトリックが計算される。
化器３の出力信号が入力端子１１からＡ／Ｄ変換器１２
に供給され、再生データが量子化される。Ａ／Ｄ変換器
１２の出力データがブランチメトリック計算回路１３に
供給される。ブランチメトリック計算回路１３の出力信
号が加算比較演算回路１４に供給される。加算比較演算
回路１４では、ブランチメトリックが合計され、その結
果のパスメトリックが計算される。
【００１３】加算比較演算回路１４からは、パス選択信
号およびパスメトリックが発生する。パス選択信号がパ
スメモリ１５に供給される。パスメモリ１５からは、最
も確からしいと考えられるパスを最尤判定回路１６に出
力する。最尤判定回路１６には、パスメモリ１５からの
出力信号も供給される。最尤判定回路１６は、生き残り
パスの中から復号出力を決定し、最尤判定回路１６の出
力端子１７にデータ出力が得られる。かかるビタビ復号
器に関しては、例えば「日経エレクトロニクス」（199
1.9.30,no.537, p316〜p325および1991.10.14,no.538,
p270 〜p278) に記述されている。
号およびパスメトリックが発生する。パス選択信号がパ
スメモリ１５に供給される。パスメモリ１５からは、最
も確からしいと考えられるパスを最尤判定回路１６に出
力する。最尤判定回路１６には、パスメモリ１５からの
出力信号も供給される。最尤判定回路１６は、生き残り
パスの中から復号出力を決定し、最尤判定回路１６の出
力端子１７にデータ出力が得られる。かかるビタビ復号
器に関しては、例えば「日経エレクトロニクス」（199
1.9.30,no.537, p316〜p325および1991.10.14,no.538,
p270 〜p278) に記述されている。
【００１４】２状態に対する加算比較演算回路１４の一
例を図３に示す。加算器２１、２２、２３、２４によっ
てブランチメトリックの総和が求められる。加算器２１
および２３の出力が比較器２５およびセレクタ２７に供
給される。比較器２５によってよりメトリックが小さい
側を選択するためのパス選択信号が形成される。パス選
択信号が出力されるとともに、これによってセレクタ２
７が制御される。セレクタ２７で選択されたより小さい
メトリックがラッチ２９を介してパスメトリックとして
出力される。比較器２６、セレクタ２８およびラッチ３
０によって、同様にパス選択信号およびパスメトリック
が求められる。
例を図３に示す。加算器２１、２２、２３、２４によっ
てブランチメトリックの総和が求められる。加算器２１
および２３の出力が比較器２５およびセレクタ２７に供
給される。比較器２５によってよりメトリックが小さい
側を選択するためのパス選択信号が形成される。パス選
択信号が出力されるとともに、これによってセレクタ２
７が制御される。セレクタ２７で選択されたより小さい
メトリックがラッチ２９を介してパスメトリックとして
出力される。比較器２６、セレクタ２８およびラッチ３
０によって、同様にパス選択信号およびパスメトリック
が求められる。
【００１５】加算比較演算回路１４のラッチ２９および
３０からのメトリックの発散を抑制するために、破線が
囲んで示すメトリックリミッタ３１が設けられている。
メトリックリミッタ３１は、ラッチ２９および３０の出
力中のＭＳＢが供給されるＮＡＮＤゲート３２と、ＮＡ
ＮＤゲート３２の出力とラッチ２９の出力のＭＳＢが供
給されるＡＮＤゲート３３と、ＮＡＮＤゲート３２の出
力とラッチ３０の出力のＭＳＢが供給されるＡＮＤゲー
ト３４とで構成される。ＡＮＤゲート３３および３４の
出力がメトリックのＭＳＢとして出力される。メトリッ
クリミッタ３１は、二つのメトリックのＭＳＢが共に`
1' の時に、ＭＳＢを`0' に反転することによって、メ
トリックの発散を防止している。
３０からのメトリックの発散を抑制するために、破線が
囲んで示すメトリックリミッタ３１が設けられている。
メトリックリミッタ３１は、ラッチ２９および３０の出
力中のＭＳＢが供給されるＮＡＮＤゲート３２と、ＮＡ
ＮＤゲート３２の出力とラッチ２９の出力のＭＳＢが供
給されるＡＮＤゲート３３と、ＮＡＮＤゲート３２の出
力とラッチ３０の出力のＭＳＢが供給されるＡＮＤゲー
ト３４とで構成される。ＡＮＤゲート３３および３４の
出力がメトリックのＭＳＢとして出力される。メトリッ
クリミッタ３１は、二つのメトリックのＭＳＢが共に`
1' の時に、ＭＳＢを`0' に反転することによって、メ
トリックの発散を防止している。
【００１６】上述のメトリックリミッタ３１のＮＡＮＤ
ゲート３２の出力がカウンタ６に供給される。ＮＡＮＤ
ゲート３２の出力が`0' となる回数をカウンタ６がカウ
ントすることによって、メトリックの１トラックの再生
データ当りの増加量を検出することができる。今、ＰＲ
（１，０，−１）符号に対するビタビ復号において、量
子化器が±３１で制限され、アイ開口Ａ＝３１、ノイズ
および等化誤差の分散をσ、データレートを３０．４Ｍ
bps 、１トラックの周期を１０msecとすれば、１トラッ
クでのメトリック増加量ΔＭは、次式で表される。
ゲート３２の出力がカウンタ６に供給される。ＮＡＮＤ
ゲート３２の出力が`0' となる回数をカウンタ６がカウ
ントすることによって、メトリックの１トラックの再生
データ当りの増加量を検出することができる。今、ＰＲ
（１，０，−１）符号に対するビタビ復号において、量
子化器が±３１で制限され、アイ開口Ａ＝３１、ノイズ
および等化誤差の分散をσ、データレートを３０．４Ｍ
bps 、１トラックの周期を１０msecとすれば、１トラッ
クでのメトリック増加量ΔＭは、次式で表される。
【００１７】
【数１】
【００１８】一方、ビタビ復号によるエラー発生確率Ｐ
ｅは、次式で表される。
ｅは、次式で表される。
【００１９】
【数２】
【００２０】自己相関関するＲ（τ）がτ＝０に対して
τ＝±２でのみ値を持つものとして、Ｒ（２）＝−０．
５とした時のメトリックの増加量に対するシンボルのエ
ラーレートを計算した結果を図４に示す。
τ＝±２でのみ値を持つものとして、Ｒ（２）＝−０．
５とした時のメトリックの増加量に対するシンボルのエ
ラーレートを計算した結果を図４に示す。
【００２１】さらに、本願発明者は、試作のディジタル
ＶＴＲを使用して、等化器における周波数特性を可変し
た時のメトリックの増加量とシンボルエラーレートの関
係を実測した結果を図５に示す。メトリックの増加量
は、１トラックの増加量であり、周波数特性を可変する
時は、等化器の位相は、最適なものに設定している。ま
た、図示を省略するが、周波数特性を最適なものに設定
して、等化器の位相を可変した時の実測した結果を得る
こともできる。
ＶＴＲを使用して、等化器における周波数特性を可変し
た時のメトリックの増加量とシンボルエラーレートの関
係を実測した結果を図５に示す。メトリックの増加量
は、１トラックの増加量であり、周波数特性を可変する
時は、等化器の位相は、最適なものに設定している。ま
た、図示を省略するが、周波数特性を最適なものに設定
して、等化器の位相を可変した時の実測した結果を得る
こともできる。
【００２２】これらの図４および図５から分かるよう
に、メトリックの増加量に対するシンボルエラーレート
は、単調増加特性である。すなわち、エラーレートが増
大すると、必ずメトリックの増加量も増加する。例えば
メトリックの１×１０5 の増加に対して、エラーレート
が２／３桁増加する。
に、メトリックの増加量に対するシンボルエラーレート
は、単調増加特性である。すなわち、エラーレートが増
大すると、必ずメトリックの増加量も増加する。例えば
メトリックの１×１０5 の増加に対して、エラーレート
が２／３桁増加する。
【００２３】さらに、ドロップアウトの影響について検
討について考えてみる。今、仮に、１トラックの１０ms
ecの内、１０μsec がドロップアウトになったものとす
る。ドロップアウト部のノイズの分散は、最悪でもＡ＝
３１以下であるため、１トラックでのメトリックの増加
量ΔＭdoは、次の式で与えられる。
討について考えてみる。今、仮に、１トラックの１０ms
ecの内、１０μsec がドロップアウトになったものとす
る。ドロップアウト部のノイズの分散は、最悪でもＡ＝
３１以下であるため、１トラックでのメトリックの増加
量ΔＭdoは、次の式で与えられる。
【００２４】
【数３】
【００２５】例えば等化器の周波数特性および位相を最
適に設定した時のメトリック増加量ΔＭに対しての増加
分εは、次の式で与えられる。
適に設定した時のメトリック増加量ΔＭに対しての増加
分εは、次の式で与えられる。
【００２６】
【数４】
【００２７】このように、ΔＭの僅か0.75％の増加に留
まる。エラーレートが５×１０-6から１×１０-3に増加
することを考えれば、エラーレートが比較的良い状態で
もドロップアウトの影響は、非常に小さいと言える。
まる。エラーレートが５×１０-6から１×１０-3に増加
することを考えれば、エラーレートが比較的良い状態で
もドロップアウトの影響は、非常に小さいと言える。
【００２８】図１の構成において、カウンタ６が加算比
較演算回路１４のメトリックリミッタ３１からの反転情
報を計数し、計数結果（カウント値）を演算，制御回路
７に入力する。このカウント値が最小となるように、等
化器３を制御し、ＲＦ系の自動調整がなされる。
較演算回路１４のメトリックリミッタ３１からの反転情
報を計数し、計数結果（カウント値）を演算，制御回路
７に入力する。このカウント値が最小となるように、等
化器３を制御し、ＲＦ系の自動調整がなされる。
【００２９】なお、この発明は、ディジタルＶＴＲの同
時録再モードでは、上述の再生ＲＦ系と同様に記録ＲＦ
系の自動調整にも容易に適用できる。
時録再モードでは、上述の再生ＲＦ系と同様に記録ＲＦ
系の自動調整にも容易に適用できる。
【００３０】
【発明の効果】この発明に依れば、従来のエラー訂正回
路のエラーフラグを参照する自動調整と比較して、より
短時間（すなわち、より少ないデータ量）の検出によっ
て、高精度の自動調整ができる。また、ドロップアウト
の影響をより少なくできる。
路のエラーフラグを参照する自動調整と比較して、より
短時間（すなわち、より少ないデータ量）の検出によっ
て、高精度の自動調整ができる。また、ドロップアウト
の影響をより少なくできる。
【図面の簡単な説明】
【図１】この発明の一実施例のブロック図である。
【図２】ビタビ復号器の一例のブロック図である。
【図３】ビタビ復号器内の加算比較演算回路の一例のブ
ロック図である。
ロック図である。
【図４】メトリック増加量とシンボルエラーレートの関
係の計算結果を示す略線図である。
係の計算結果を示す略線図である。
【図５】等化器の周波数特性を可変した時のメトリック
増加量とシンボルエラーレートの関係の測定結果を示す
略線図である。
増加量とシンボルエラーレートの関係の測定結果を示す
略線図である。
【図６】従来のディジタル信号再生回路の一例のブロッ
ク図である。
ク図である。
３ 等化器 ４ ビタビ復号器 ６ カウンタ ７ 演算，制御回路 １４ 加算比較演算回路 ３１ メトリックリミッタ
Claims (1)
- 【請求項１】 記録媒体上に記録されたディジタル信号
を再生するディジタル信号再生回路において、 再生ＲＦ信号が供給され、その利得特性および位相特性
の少なくとも一方が制御信号によって可変可能な等化回
路と、 上記等化回路の出力信号が供給されるビタビ復号器と、 上記等価回路に対する上記制御信号を発生する制御器と
を有し、 上記制御器は、上記ビタビ復号器のメトリック増加量を
最小とするように、上記等価器を制御するように構成さ
れたことを特徴とするディジタル信号再生回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32862092A JP3470341B2 (ja) | 1992-11-13 | 1992-11-13 | ディジタル信号再生回路 |
| US08/148,344 US5486956A (en) | 1992-11-13 | 1993-11-08 | Digital signal reproducing circuit which counts the increasing amount of branch metric to control an equalizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32862092A JP3470341B2 (ja) | 1992-11-13 | 1992-11-13 | ディジタル信号再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06162691A true JPH06162691A (ja) | 1994-06-10 |
| JP3470341B2 JP3470341B2 (ja) | 2003-11-25 |
Family
ID=18212304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32862092A Expired - Fee Related JP3470341B2 (ja) | 1992-11-13 | 1992-11-13 | ディジタル信号再生回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5486956A (ja) |
| JP (1) | JP3470341B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06295535A (ja) * | 1993-04-09 | 1994-10-21 | Nec Corp | ディジタル信号記録再生装置用自動等化器 |
| US6336001B1 (en) | 1997-05-23 | 2002-01-01 | Sharp Kabushiki Kaisha | Digital recording/reproduction apparatus |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0795538A (ja) * | 1993-09-17 | 1995-04-07 | Canon Inc | 画像記録再生装置 |
| EP0644661B1 (en) * | 1993-09-20 | 2000-06-14 | Canon Kabushiki Kaisha | Signal processing apparatus |
| US5835666A (en) * | 1994-09-22 | 1998-11-10 | Canon Kabushiki Kaisha | Reproducing apparatus including equalizing means which equalizes a reproduced signal when the signal is between a first and second level and varies the response speed |
| US6282251B1 (en) | 1995-03-21 | 2001-08-28 | Seagate Technology Llc | Modified viterbi detector which accounts for correlated noise |
| US6011664A (en) * | 1995-08-31 | 2000-01-04 | Carnegie Mellon University | Techniques for ultrahigh density writing with a probe on erasable magnetic media |
| JP3157838B2 (ja) * | 1995-09-18 | 2001-04-16 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ノイズ予測最尤（ｎｐｍｌ）検出方法及びそれに基づく装置 |
| US5805637A (en) * | 1995-09-29 | 1998-09-08 | Sony Corporation | Automatic equalizer and digital signal reproducing apparatus carrying the same |
| GB2309867A (en) * | 1996-01-30 | 1997-08-06 | Sony Corp | Reliability data in decoding apparatus |
| US5999355A (en) | 1996-04-30 | 1999-12-07 | Cirrus Logic, Inc. | Gain and phase constrained adaptive equalizing filter in a sampled amplitude read channel for magnetic recording |
| US6819514B1 (en) | 1996-04-30 | 2004-11-16 | Cirrus Logic, Inc. | Adaptive equalization and interpolated timing recovery in a sampled amplitude read channel for magnetic recording |
| US5878098A (en) * | 1996-06-27 | 1999-03-02 | Motorola, Inc. | Method and apparatus for rate determination in a communication system |
| US5995550A (en) * | 1997-05-27 | 1999-11-30 | Motorola, Inc. | Method and apparatus for decoding a coded signal in a communication system |
| GB2343819B (en) | 1997-08-11 | 2002-09-11 | Seagate Technology | Static viterbi detector for channels utilizing a code having time varying constraints |
| KR100572901B1 (ko) | 1997-10-08 | 2006-04-24 | 시게이트 테크놀로지 엘엘씨 | 결정 피드백을 사용하여 자기 레코딩의 데이터를 검출하는 방법 및 장치 |
| US6493162B1 (en) | 1997-12-05 | 2002-12-10 | Seagate Technology Llc | Frame synchronization for viterbi detector |
| KR100276814B1 (ko) * | 1998-12-31 | 2001-01-15 | 윤종용 | 이동통신시스템에서 구성복호기의 상태값 정규화 장치 및방법 |
| WO2000042609A1 (fr) * | 1999-01-18 | 2000-07-20 | Fujitsu Limited | Procede et dispositif de commande de signal reproduit |
| US6137845A (en) * | 1999-04-16 | 2000-10-24 | Motorola, Inc. | Method of determining an encoding rate in a communication system |
| JP3692961B2 (ja) * | 2001-04-13 | 2005-09-07 | ソニー株式会社 | 磁気記録データ再生装置及び方法 |
| KR100982510B1 (ko) * | 2003-09-16 | 2010-09-16 | 삼성전자주식회사 | 신호 특성 측정 장치 및 방법 |
| US7430084B2 (en) * | 2004-12-03 | 2008-09-30 | International Business Machines Corporation | Magnetic tape read channel signal values developed employing intermediate bits of the path memory of a PRML viterbi detector |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2668455B2 (ja) * | 1990-12-20 | 1997-10-27 | 富士通株式会社 | ビタビ復調制御方式 |
| US5400189A (en) * | 1992-03-19 | 1995-03-21 | Hitachi, Ltd. | Magnetic recording and reproducing apparatus, reproduction signal processing apparatus, and reproduction signal processing method |
-
1992
- 1992-11-13 JP JP32862092A patent/JP3470341B2/ja not_active Expired - Fee Related
-
1993
- 1993-11-08 US US08/148,344 patent/US5486956A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06295535A (ja) * | 1993-04-09 | 1994-10-21 | Nec Corp | ディジタル信号記録再生装置用自動等化器 |
| US6336001B1 (en) | 1997-05-23 | 2002-01-01 | Sharp Kabushiki Kaisha | Digital recording/reproduction apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3470341B2 (ja) | 2003-11-25 |
| US5486956A (en) | 1996-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3470341B2 (ja) | ディジタル信号再生回路 | |
| US6216249B1 (en) | Simplified branch metric for reducing the cost of a trellis sequence detector in a sampled amplitude read channel | |
| US5287385A (en) | Viterbi decoding system including variable-order equalizer | |
| US6980385B2 (en) | Apparatus for information recording and reproducing | |
| JP3278581B2 (ja) | ビタービ復号化方法及びその回路 | |
| US6819724B2 (en) | Viterbi decoder and Viterbi decoding method | |
| JP2003016734A (ja) | 情報記録再生装置、信号復号回路、情報記録媒体の記録構造及び方法 | |
| JP2853671B2 (ja) | 情報検出装置 | |
| JPH065016A (ja) | データ検出装置 | |
| JP2004071060A (ja) | タイミングリカバリ方法及び記憶装置 | |
| US6683922B1 (en) | Data decoding apparatus and data decoding method | |
| US7127665B2 (en) | Trellis code detector and decoder | |
| JP2000134114A (ja) | 軟判定ｍｌ復号器、誤り訂正回路及びそれを用いたディジタル磁気記録再生装置 | |
| JPH11120702A (ja) | データ再生装置 | |
| JP3428360B2 (ja) | 波形等化回路 | |
| JP3858362B2 (ja) | 復号化装置とその方法、および、データ再生装置 | |
| JP4099582B2 (ja) | パラメータ調整方法、信号処理装置 | |
| JPH06267203A (ja) | 再生データ検出装置 | |
| JP3428359B2 (ja) | 波形等化回路 | |
| JP4079089B2 (ja) | 符号検出方法および装置 | |
| JP3225588B2 (ja) | ディジタル信号再生回路 | |
| JP2600589B2 (ja) | 再生データ検出装置 | |
| JP2917191B2 (ja) | ディジタル信号再生装置 | |
| JP3268550B2 (ja) | 再生制御装置、再生制御方法及びディスクドライブ装置 | |
| JPH04183042A (ja) | ディジタル情報検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |