JP2004071060A - タイミングリカバリ方法及び記憶装置 - Google Patents
タイミングリカバリ方法及び記憶装置 Download PDFInfo
- Publication number
- JP2004071060A JP2004071060A JP2002229393A JP2002229393A JP2004071060A JP 2004071060 A JP2004071060 A JP 2004071060A JP 2002229393 A JP2002229393 A JP 2002229393A JP 2002229393 A JP2002229393 A JP 2002229393A JP 2004071060 A JP2004071060 A JP 2004071060A
- Authority
- JP
- Japan
- Prior art keywords
- error
- signal
- sampling
- control
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000001514 detection method Methods 0.000 claims abstract description 53
- 238000005070 sampling Methods 0.000 claims abstract description 43
- 230000001629 suppression Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 15
- 230000015654 memory Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
- G11B20/10287—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
- G11B20/10296—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors using the Viterbi algorithm
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6331—Error control coding in combination with equalisation
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【課題】本発明は、タイミングリカバリ方法及び記憶装置に関し、検出データが誤る可能性の高い低ＳＮＲ条件下等においても、誤った検出データ（目標値）に対するタイミングリカバリ部の追従を抑制し、常に安定したタイミングリカバリを行うことを目的とする。
【解決手段】記録媒体から再生した信号をサンプリングし、等化し、検出して検出信号を出力する検出ステップと、前記等化された信号と前記検出信号の位相誤差により前記サンプリングの位置を制御する制御ステップと、前記等化された信号に基づいてエラービットの発生する確率が所定値以上のビットに関する尤度情報を求めるステップとを含み、前記尤度情報に基づいた期間中、前記制御ステップによるサンプリングの位置の制御は抑止されるように構成する。
【選択図】 図２
【解決手段】記録媒体から再生した信号をサンプリングし、等化し、検出して検出信号を出力する検出ステップと、前記等化された信号と前記検出信号の位相誤差により前記サンプリングの位置を制御する制御ステップと、前記等化された信号に基づいてエラービットの発生する確率が所定値以上のビットに関する尤度情報を求めるステップとを含み、前記尤度情報に基づいた期間中、前記制御ステップによるサンプリングの位置の制御は抑止されるように構成する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明はタイミングリカバリ方法及び記憶装置に係り、特に磁気ディスク、光ディスク、光磁気ディスク等の記録媒体から情報を再生する過程におけるタイミングリカバリ方法と、そのようなタイミングリカバリ方法を採用する記憶装置に関する。
【０００２】
【従来の技術】
図１は、従来のタイミングリカバリ方法の一例を採用する磁気記憶装置の要部、即ち、タイミングリカバリ部の構成を示すブロック図である。同図に示す磁気記憶装置は、利得制御部１、電圧利得増幅器（ＶＧＡ）２、連続伝達関数（ＣＴＦ）アナログフィルタ３、アナログ・デジタル変換器（ＡＤＣ）４、ファイナイト・インパルス・フィルタ（ＦＩＲ）フィルタ５、検出器６、復号器７、位相比較器８、ループフィルタ９及び電圧制御発振器（ＶＣＯ）１０からなる。
【０００３】
ヘッド１１により、磁気ディスク等の磁気記録媒体１２から読み出された再生信号は、利得制御部１により利得を制御されるＶＧＡ２及びＣＴＦアナログフィルタ３を通過後、ＡＤＣ４によりサンプリングされる。サンプリングされた信号データは、ＦＩＲフィルタ５により等化され、位相比較器８において検出器６により検出されたサンプルと比較され、位相誤差信号が位相比較器８において算出される。位相比較器８から出力される位相誤差信号は、ループフィルタ９を通過し、ＶＣＯ１０の発振周波数を制御する。これにより、ＡＤＣ４のサンプリング位置が制御されるフィードバックループが形成される。尚、検出器６の出力は、ＲＬＬ復号器７において復号され、磁気記憶装置内の制御部（図示せず）に供給される。
【０００４】
【発明が解決しようとする課題】
従来は、位相比較器８において位相誤差信号を算出する際に用いる目標値には、検出器６により検出された信号を使用している。このため、検出器６の出力信号が誤った場合、位相比較器８における目標値が誤ることになり、誤った位相誤差信号に対してタイミングリカバリ部が応答してしまう。
【０００５】
信号対雑音比（ＳＮＲ）が良い場合においては、検出器６の出力信号が誤る可能性が低いため、問題にはならないが、低ＳＮＲ条件下においては検出器６の出力信号が誤る可能性が高くなるため、誤った位相誤差信号にタイミングリカバリ部が応答してしまい、安定した追従ができなくなるという問題があった。
【０００６】
そこで、本発明は、検出データが誤る可能性の高い低ＳＮＲ条件下等においても、誤った検出データ（目標値）に対するタイミングリカバリの追従を抑制し、常に安定したタイミングリカバリを行うことのできるタイミングリカバリ方法及び記憶装置を実現することを目的とする。
【０００７】
【課題を解決するための手段】
上記の課題は、記録媒体から再生した信号をサンプリングして等化する等化ステップと、前記等化された信号を検出して検出信号を出力する検出ステップと、前記等化された信号と前記検出信号の位相を比較して位相誤差を求める位相比較ステップと、前記位相誤差により前記サンプリングの位置を制御する制御ステップと、前記等化された信号に基づいてエラービットの発生を推定するエラービット推定ステップとを含み、前記エラービットの発生が推定される期間中、該位相比較ステップはマスクされ、該制御ステップによるサンプリングの位置の制御を抑止されることを特徴とするタイミングリカバリ方法によって達成できる。
【０００８】
上記の課題は、記録媒体から再生した信号をサンプリングし、等化し、検出して検出信号を出力する検出ステップと、前記等化された信号と前記検出信号の位相誤差により前記サンプリングの位置を制御する制御ステップと、前記等化された信号に基づいてエラービットの発生する確率が所定値以上のビットに関する尤度情報を求めるステップとを含み、前記尤度情報に基づいた期間中、該制御ステップによるサンプリングの位置の制御は抑止されることを特徴とするタイミングリカバリ方法によっても達成できる。
【０００９】
上記の課題は、記録媒体から再生した信号をサンプリングして等化する等化手段と、前記等化された信号を検出して検出信号を出力する検出手段と、前記等化された信号と前記検出信号の位相を比較して位相誤差を求める位相比較手段と、前記位相誤差により前記サンプリングの位置を制御する制御手段と、前記等化された信号に基づいてエラービットの発生を推定するエラービット推定手段とを備え、前記エラービットの発生が推定される期間中、該位相比較手段はマスクされ、該制御手段によるサンプリングの位置の制御を抑止されることを特徴とする記憶装置によっても達成できる。
【００１０】
前記期間中、前記制御手段によるサンプリングの位置の制御は、抑止される直前の制御に維持されても良い。
【００１１】
上記の課題は、記録媒体から再生した信号をサンプリングし、等化し、検出して検出信号を出力する検出手段と、前記等化された信号と前記検出信号の位相誤差により前記サンプリングの位置を制御する制御手段と、前記等化された信号に基づいてエラービットの発生する確率が所定値以上のビットに関する尤度情報を求める手段とを備え、前記尤度情報に基づいた期間中、該制御手段によるサンプリングの位置の制御は抑止されることを特徴とする記憶装置によっても達成できる。
【００１２】
従って、本発明によれば、検出データが誤る可能性の高い低ＳＮＲ条件下等においても、誤った検出データ（目標値）に対するタイミングリカバリの追従を抑制し、常に安定したタイミングリカバリを行うことのできるタイミングリカバリ方法及び記憶装置を実現することができる。
【００１３】
【発明の実施の形態】
本発明では、位相比較器に対して検出器出力と共に、誤る可能性の高いビット情報をフィードバックし、誤る可能性の高いビットについては、タイミングリカバリの動作を保持して誤った追従を回避する。
【００１４】
本発明になるタイミングリカバリ方法及び記憶装置の各実施例を、以下に図２以降と共に説明する。
【００１５】
【実施例】
図２は、本発明になる記憶装置の第１実施例の要部、即ち、タイミングリカバリ部の構成を示すブロック図である。同図中、図１と同一部分には同一符号を付し、その説明は省略する。記憶装置の第１実施例は、本発明になるタイミングリカバリ方法の第１実施例を採用する。又、第１実施例においては、本発明が磁気記憶装置に適用されている。
【００１６】
本実施例では、図１に示す検出器６及び位相比較器８の代わりに検出器２６及び位相比較器２８が設けられており、検出器２６と位相比較器２８との間にエラービット推定器２７が設けられている。
【００１７】
つまり、位相比較器２８に対しては、ＦＩＲフィルタ５により等化された信号データと、検出器２６から出力される検出データ（目標値）とに加え、検出器２６から得られる情報に基づいてエラービット推定器２７により生成されるエラービット信号が供給される。例えば、エラービット信号は、エラー（誤り）無しでは「０」、エラー有りでは「１」である。これらの信号に基づき、位相比較器２８は、エラーの無いビットでは通常の動作を行って位相誤差信号を出力するが、エラーの有るビットでは「０」なる位相誤差信号を出力する。位相誤差信号は、通常はループフィルタ９を介してＶＣＯ１０の発振周波数を制御するが、位相誤差信号が「０」の場合には、ＶＣＯ１０に対する制御は行われず、直前の状態を保持する。
【００１８】
従って、本実施例によれば、位相比較器２８に対して検出器２６の出力と共に、誤る可能性の高いビット情報（尤度情報）をエラービット推定器２７を介してフィードバックすることで、誤った検出データ（目標値）に対するタイミングリカバリの追従を抑制することが可能となる。これにより、検出データが誤る確率が所定値以上で高い低ＳＮＲ条件下においても、安定したタイミングリカバリを行える。
【００１９】
図３は、本発明になる記憶装置の第２実施例の要部、即ち、タイミングリカバリ部の構成を示すブロック図である。同図中、図１及び図２と同一部分には同一符号を付し、その説明は省略する。記憶装置の第２実施例は、本発明になるタイミングリカバリ方法の第２実施例を採用する。又、第２実施例においても、本発明が磁気記憶装置に適用されている。
【００２０】
本実施例では、図１に示す検出器６及び位相比較器８の代わりにビタビ（Ｖｉｔｅｒｂｉ）検出器３６及び位相比較器３８が設けられており、ビタビ検出器３６と位相比較器３８との間にビタビメトリックマージン（ＶＭＭ）カウンタ３７が設けられている。
【００２１】
つまり、位相比較器３８に対しては、ＦＩＲフィルタ５により等化された信号データと、ビタビ検出器３６から出力される検出データ（目標値）とに加え、ビタビ検出器３６から得られる情報に基づいてＶＭＭカウンタ３７により生成されるエラービット信号が供給される。例えば、エラービット信号は、エラー（誤り）無しでは「０」、エラー有りでは「１」である。これらの信号に基づき、位相比較器３８は、エラーの無いビットでは通常の動作を行って位相誤差信号を出力するが、エラーの有るビットでは「０」なる位相誤差信号を出力する。位相誤差信号は、通常はループフィルタ９を介してＶＣＯ１０の発振周波数を制御するが、位相誤差信号が「０」の場合には、ＶＣＯ１０に対する制御は行われず、直前の状態を保持する。
【００２２】
従って、本実施例によれば、位相比較器３８に対してビタビ検出器３６の出力と共に、誤る可能性の高いビット情報（尤度情報）をＶＭＭカウンタ３７を介してフィードバックすることで、誤った検出データ（目標値）に対するタイミングリカバリの追従を抑制することが可能となる。これにより、検出データが誤る確率の高い低ＳＮＲ条件下においても、安定したタイミングリカバリを行える。
【００２３】
図４は、ビタビ検出器３６及びＶＭＭカウンタ３７の構成を示すブロック図である。同図に示すビタビ検出器３６及びＶＭＭカウンタ３７の構成自体は周知であるため、これらの動作は簡単に説明する。ビタビ検出器３６は、二乗誤差計算部３６１、加算比較セレクタ（ＡＣＳ：Ａｄｄ−Ｃｏｍｐａｒｅ−Ｓｅｌｅｃｔｏｒ）部３６２、パスメモリ部３６３、最小メトリック検出部３６４及びパスセレクタ部３６５からなる。又、ＶＭＭカウンタ３７は、セレクタ３７１、スレッショルドレジスタ、比較器３７３及びカウンタ３７４からなる。
【００２４】
二乗誤差計算部３６１は、サンプルビット毎に各ノード毎の理想値（Ｉｘｘｘｘｘ）と入力信号（ｙ）の二乗誤差（ブランチメトリック）を計算する部分であり、Ｅ２パーシャルレスポンス（ＰＲ）方式では通常３２ノード分存在する。ＡＣＳ部３６２は、二乗誤差計算部３６１の出力を受け、１サンプル前までのメトリック（Ｍｘｘｘｘ）に現時点でのブランチメトリックを加算した値を求め、これらを比較し、小さい方を選択して保持する。従って、ＡＣＳ部３６２は、二乗誤差計算部３６１の半分の１６ステート分のＡＣＳから構成される。パスメモリ部３６３は、そこに至るパスをｎサンプル分記憶している部分で、ＡＣＳ部３６２を構成するＡＣＳと同数のパスメモリから構成される。又、最小メトリックを持つノードのパスを選択するために、最小メトリック検出部３６４にて選択された最小メトリック情報により、パスセレクタ部３６５が最適パスを選択する。ビタビ検出器３６は、以上の動作をサンプルビット毎に行う。最小メトリック検出部３６４は、例えば最小メトリック情報Ｍ（ａｂｃｄ）ｎを次式に基づいて検出する。
【００２５】
Ｍ（ａｂｃｄ）ｎ＝ｍｉｎ｛Ｍ（０ａｂｃ）ｎ−１＋（ｙｎ−Ｉ０ａｂｃｄ）２，．．．，Ｍ（１ａｂｃ）ｎ−１＋（ｙｎ−Ｉ１ａｂｃｄ）２｝
ＶＭＭカウンタ３７には、ビタビ検出器３６のＡＣＳ部３６２からサンプルビット毎に、二乗誤差計算部３６１のノード分のメトリックが出力される。ＶＭＭカウンタ３７内のセレクタ３７１では、最小値検出部３６４により選択された最小のメトリックを持つノードの接続されるＡＣＳに接続されるもう一方のノードの持つメトリックとの差分が出力される。出力された差分値は、比較器３７３において、スレッショルドレジスタ３７２に設定される一定のスレッショルドと比較され、スレッショルドを超えた場合にカウンタ３７４のカウント値をカウントアップする。メトリックの差分値が一定のスレッショルド以下になるということは、ビタビ検出の結果が誤る確率が高いということであり、通常、カウンタ３７４のカウント値は、磁気記憶装置内のリードチャネル（ＲＤＣ、図示せず）の持つマージンを測定するために用いられる。本実施例では、このようなカウンタ３７のカウント値を、エラー推定ビットとして位相比較器２８にフィードバックする。
【００２６】
一般に、上記の如きビットが誤る確率の情報は、尤度情報と呼ばれ、本発明は、本実施例のようなビタビ検出に限らず、このような尤度情報を持つ検出器に対して同様にして適用可能である。
【００２７】
位相比較器２８においては、ＦＩＲフィルタ５の出力（ｙ）とビタビ検出器３６の出力（Ｙ）から次式に基づいて位相誤差信号Ｐｈａｓｅ＿Ｅｒｒを算出する。次式中、Ｔはレベルの誤差（ｙ−Ｙ）から位相（時間）の誤差を求めるための係数テーブルを表す。
Ｐｈａｓｅ＿Ｅｒｒ＝Ｔ＊（ｙ−Ｙ）
図５は、位相比較器２８の動作を説明する図である。同図は、本発明による位相検出方法の概念を示す。同図中、点線はビタビ検出器３６の出力に誤りのない場合を示し、一点鎖線は誤りのある場合を示す。又、実線は入力信号を示す。同図に示すように、ビタビ検出器３６の出力に誤りが有る場合、誤差（ｙ−Ｙ）が大きな値を示すことになり、タイミングリカバリ部が誤った追従を行ってしまう。 尚、同図の下部には、ＶＭＭカウンタ３７からのエラー推定情報と、後述する位相比較器２８内のマスク調整器２８２によりマスク後のエラー推定情報を示す。
【００２８】
そこで、本実施例では、位相比較器２８を図６に示すような構成にすることで、エラー推定情報により、誤る可能性の高いサンプルビットについては位相誤差信号を「０」に設定する。図６は、位相比較器２８の一実施例を示すブロック図である。これにより、誤ったタイミングリカバリ部の追従を防止することができる。同図に示す位相比較器２８は、位相誤差計算部２８１、マスク調整器２８２及び乗算器２８３からなる。
【００２９】
エラー推定情報は、誤る確率の高いサンプルビットを指定できるが、実際はその後数ビットに渡って、誤差（ｙ−Ｙ）は大きくなる可能性があるため、本実施例においては、図６に示すようにマスク調整器２８２を設け、エラー推定ビット後の数ビットに対する位相誤差信号を「０」にするマスク機能を付加している。実際の動作は図５の概念図に示す通りとなる。
【００３０】
図７は、位相比較器２８の他の実施例を示すブロック図である。同図中、図６と同一部分には同一符号を付し、その説明は省略する。本実施例では、レジスタ部２８４、マスク長計算機２８５及びセレクタ２８６からなる制御回路が、マスク調整器２８２−１に対して設けられている。尚、制御回路の一部又は全ては、位相比較器２８内に設けられていても、位相比較器２８外に設けられていても良い。後者の場合でレジスタ部２８４が位相比較器２８外に設けられている場合には、レジスタ部２８４は、ビタビ検出器３６やＲＬＬ復号器７に供給するパラメータ等を格納しても良く、ハードウェアの共用により磁気記憶装置の構成を簡略化可能となる。
【００３１】
レジスタ部２８４には、規定のマスク長を示す値Ｖ１、パーシャルレスポンス（ＰＲ）の目標値（Ｔａｒｇｅｔ）を示す値Ｖ２、及び値Ｖ１又は値Ｖ２のどちらを選択してマスク調整器２８２−１に入力するかを示す値Ｖ３が格納されている。マスク長計算器２８５は、レジスタ部２８４に格納されているＰＲの目標値を示す値Ｖ３からマスク長の値Ｖ４を計算し、セレクタ２８６に入力する。マスク長計算器２８５は、ビタビ検出器３６が１ビット誤った場合にマスクするべきビット長が、ＰＲの目標値の拘束長と等しくなるように、マスク長の値Ｖ４を計算する。セレクタ２８６には、レジスタ部２８４に格納されている値Ｖ１及び値Ｖ２も入力される。従って、セレクタ２８６は、値Ｖ２に応じて、レジスタ部２８４からの値Ｖ１又はマスク長計算器２８５からの値Ｖ４を、位相比較器２８内のマスク調整器２８２−１に供給する。これにより、マスク調整器２８２−１は、エラー推定ビット後の数ビットに対する位相誤差信号を、セレクタ２８６からの値Ｖ１又は値Ｖ４で示されるマスク長だけ「０」にする。
【００３２】
マスク長は、ＰＲ目標値から自動的に計算する方法の他に、トレーニングを行うことで求めることもできる。この場合、レジスタ部２８４に格納されている規定のマスク長を示す値Ｖ３を外部から任意の範囲で変更し、変更の都度情報のリード／ライト動作を行ってエラーレートを測定するトレーニング期間を設ける。このようなトレーニングを行うことにより、エラーレートが最小となるマスク長を求めて選択することができる。
【００３３】
上記各実施例では、本発明が磁気記憶装置に適用されているが、本発明は光記憶装置や光磁気記憶装置等にも同様に適用可能である。又、記憶装置が用いる記録媒体は、ディスク形状の記録媒体に限定されるものではなく、カード形状等の他の形状又は形態の記録媒体であっても良いことは言うまでもない。
【００３４】
尚、本発明は、以下に付記する発明をも包含するものである。
【００３５】
（付記１） 記録媒体から再生した信号をサンプリングして等化する等化ステップと、
前記等化された信号を検出して検出信号を出力する検出ステップと、
前記等化された信号と前記検出信号の位相を比較して位相誤差を求める位相比較ステップと、
前記位相誤差により前記サンプリングの位置を制御する制御ステップと、
前記等化された信号に基づいてエラービットの発生を推定するエラービット推定ステップとを含み、
前記エラービットの発生が推定される期間中、該位相比較ステップはマスクされ、該制御ステップによるサンプリングの位置の制御を抑止されることを特徴とする、タイミングリカバリ方法。
【００３６】
（付記２） 前記期間中、前記制御ステップによるサンプリングの位置の制御は、抑止される直前の制御に維持されることを特徴とする、付記１記載のタイミングリカバリ方法。
【００３７】
（付記３） 前記期間は、推定されたエラービット後の数ビットに対応することを特徴とする、付記２記載のタイミングリカバリ方法。
【００３８】
（付記４） 前記検出ステップは、ビタビ検出器により前記等化された信号を検出することを特徴とする、付記１〜３のいずれか１項記載のタイミングリカバリ方法。
【００３９】
（付記５） 前記エラービット推定ステップは、ビタビメトリックマージンカウンタにより誤る確率の高いビットに関する尤度情報を求めることを特徴とする、付記１〜４のいずれか１項記載のタイミングリカバリ方法。
【００４０】
（付記６） 記録媒体から再生した信号をサンプリングし、等化し、検出して検出信号を出力する検出ステップと、
前記等化された信号と前記検出信号の位相誤差により前記サンプリングの位置を制御する制御ステップと、
前記等化された信号に基づいてエラービットの発生する確率が所定値以上のビットに関する尤度情報を求めるステップとを含み、
前記尤度情報に基づいた期間中、該制御ステップによるサンプリングの位置の制御は抑止されることを特徴とする、タイミングリカバリ方法。
【００４１】
（付記７） 記録媒体から再生した信号をサンプリングして等化する等化手段と、
前記等化された信号を検出して検出信号を出力する検出手段と、
前記等化された信号と前記検出信号の位相を比較して位相誤差を求める位相比較手段と、
前記位相誤差により前記サンプリングの位置を制御する制御手段と、
前記等化された信号に基づいてエラービットの発生を推定するエラービット推定手段とを備え、
前記エラービットの発生が推定される期間中、該位相比較手段はマスクされ、該制御手段によるサンプリングの位置の制御を抑止されることを特徴とする、記憶装置。
【００４２】
（付記８） 前記期間中、前記制御手段によるサンプリングの位置の制御は、抑止される直前の制御に維持されることを特徴とする、付記７記載の記憶装置。
【００４３】
（付記９） 前記期間は、推定されたエラービット後の数ビットに対応することを特徴とする、付記８記載の記憶装置。
【００４４】
（付記１０） 前記検出手段は、ビタビ検出器からなることを特徴とする、付記７〜９のいずれか１項記載の記憶装置。
【００４５】
（付記１１） 前記エラービット推定手段は、ビタビメトリックマージンカウンタからなり、誤る確率の高いビットに関する尤度情報を求めることを特徴とする、付記７〜１０のいずれか１項記載の記憶装置。
【００４６】
（付記１２） 記録媒体から再生した信号をサンプリングし、等化し、検出して検出信号を出力する検出手段と、
前記等化された信号と前記検出信号の位相誤差により前記サンプリングの位置を制御する制御手段と、
前記等化された信号に基づいてエラービットの発生する確率が所定値以上のビットに関する尤度情報を求める手段とを備え、
前記尤度情報に基づいた期間中、該制御手段によるサンプリングの位置の制御は抑止されることを特徴とする、記憶装置。
【００４７】
以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、種々の変形及び改良が可能であることは、言うまでもない。
【００４８】
【発明の効果】
本発明によれば、検出データが誤る可能性の高い低ＳＮＲ条件下等においても、誤った検出データ（目標値）に対するタイミングリカバリ部の追従を抑制し、常に安定したタイミングリカバリを行うことのできるタイミングリカバリ方法及び記憶装置を実現することができる。
【００４９】
つまり、位相比較器に対して検出器出力と共に、誤る可能性の高いビット情報（尤度情報）をフィードバックすることで、誤った検出データ（目標値）に対するタイミングリカバリの追従を抑制することが可能となる。これにより、検出データが誤る確率の高い低ＳＮＲ条件下においても、安定したタイミングリカバリを行えるタイミングリカバリ方法及び記憶装置を実現することができる。
【図面の簡単な説明】
【図１】従来のタイミングリカバリ方法の一例を採用する磁気記憶装置の要部の構成を示すブロック図である。
【図２】本発明になる記憶装置の第１実施例の要部の構成を示すブロック図である。
【図３】本発明になる記憶装置の第２実施例の要部の構成を示すブロック図である。
【図４】ビタビ検出器及びＶＭＭカウンタの構成を示すブロック図である。
【図５】位相比較器の動作を説明する図である。
【図６】位相比較器の一実施例を示すブロック図である。
【図７】位相比較器の他の実施例を示すブロック図である。
【符号の説明】
１ 利得制御部
２ ＶＧＡ
３ ＣＴＦアナログフィルタ
４ ＡＤＣ
５ ＦＩＲフィルタ
７ 復号器
９ ループフィルタ
１０ ＶＣＯ
１１ ヘッド
１２ 磁気記録媒体
２６ 検出器
２７ エラービット推定器
２８ 位相比較器
３６ ビタビ検出器
３７ ＶＭＭカウンタ
【発明の属する技術分野】
本発明はタイミングリカバリ方法及び記憶装置に係り、特に磁気ディスク、光ディスク、光磁気ディスク等の記録媒体から情報を再生する過程におけるタイミングリカバリ方法と、そのようなタイミングリカバリ方法を採用する記憶装置に関する。
【０００２】
【従来の技術】
図１は、従来のタイミングリカバリ方法の一例を採用する磁気記憶装置の要部、即ち、タイミングリカバリ部の構成を示すブロック図である。同図に示す磁気記憶装置は、利得制御部１、電圧利得増幅器（ＶＧＡ）２、連続伝達関数（ＣＴＦ）アナログフィルタ３、アナログ・デジタル変換器（ＡＤＣ）４、ファイナイト・インパルス・フィルタ（ＦＩＲ）フィルタ５、検出器６、復号器７、位相比較器８、ループフィルタ９及び電圧制御発振器（ＶＣＯ）１０からなる。
【０００３】
ヘッド１１により、磁気ディスク等の磁気記録媒体１２から読み出された再生信号は、利得制御部１により利得を制御されるＶＧＡ２及びＣＴＦアナログフィルタ３を通過後、ＡＤＣ４によりサンプリングされる。サンプリングされた信号データは、ＦＩＲフィルタ５により等化され、位相比較器８において検出器６により検出されたサンプルと比較され、位相誤差信号が位相比較器８において算出される。位相比較器８から出力される位相誤差信号は、ループフィルタ９を通過し、ＶＣＯ１０の発振周波数を制御する。これにより、ＡＤＣ４のサンプリング位置が制御されるフィードバックループが形成される。尚、検出器６の出力は、ＲＬＬ復号器７において復号され、磁気記憶装置内の制御部（図示せず）に供給される。
【０００４】
【発明が解決しようとする課題】
従来は、位相比較器８において位相誤差信号を算出する際に用いる目標値には、検出器６により検出された信号を使用している。このため、検出器６の出力信号が誤った場合、位相比較器８における目標値が誤ることになり、誤った位相誤差信号に対してタイミングリカバリ部が応答してしまう。
【０００５】
信号対雑音比（ＳＮＲ）が良い場合においては、検出器６の出力信号が誤る可能性が低いため、問題にはならないが、低ＳＮＲ条件下においては検出器６の出力信号が誤る可能性が高くなるため、誤った位相誤差信号にタイミングリカバリ部が応答してしまい、安定した追従ができなくなるという問題があった。
【０００６】
そこで、本発明は、検出データが誤る可能性の高い低ＳＮＲ条件下等においても、誤った検出データ（目標値）に対するタイミングリカバリの追従を抑制し、常に安定したタイミングリカバリを行うことのできるタイミングリカバリ方法及び記憶装置を実現することを目的とする。
【０００７】
【課題を解決するための手段】
上記の課題は、記録媒体から再生した信号をサンプリングして等化する等化ステップと、前記等化された信号を検出して検出信号を出力する検出ステップと、前記等化された信号と前記検出信号の位相を比較して位相誤差を求める位相比較ステップと、前記位相誤差により前記サンプリングの位置を制御する制御ステップと、前記等化された信号に基づいてエラービットの発生を推定するエラービット推定ステップとを含み、前記エラービットの発生が推定される期間中、該位相比較ステップはマスクされ、該制御ステップによるサンプリングの位置の制御を抑止されることを特徴とするタイミングリカバリ方法によって達成できる。
【０００８】
上記の課題は、記録媒体から再生した信号をサンプリングし、等化し、検出して検出信号を出力する検出ステップと、前記等化された信号と前記検出信号の位相誤差により前記サンプリングの位置を制御する制御ステップと、前記等化された信号に基づいてエラービットの発生する確率が所定値以上のビットに関する尤度情報を求めるステップとを含み、前記尤度情報に基づいた期間中、該制御ステップによるサンプリングの位置の制御は抑止されることを特徴とするタイミングリカバリ方法によっても達成できる。
【０００９】
上記の課題は、記録媒体から再生した信号をサンプリングして等化する等化手段と、前記等化された信号を検出して検出信号を出力する検出手段と、前記等化された信号と前記検出信号の位相を比較して位相誤差を求める位相比較手段と、前記位相誤差により前記サンプリングの位置を制御する制御手段と、前記等化された信号に基づいてエラービットの発生を推定するエラービット推定手段とを備え、前記エラービットの発生が推定される期間中、該位相比較手段はマスクされ、該制御手段によるサンプリングの位置の制御を抑止されることを特徴とする記憶装置によっても達成できる。
【００１０】
前記期間中、前記制御手段によるサンプリングの位置の制御は、抑止される直前の制御に維持されても良い。
【００１１】
上記の課題は、記録媒体から再生した信号をサンプリングし、等化し、検出して検出信号を出力する検出手段と、前記等化された信号と前記検出信号の位相誤差により前記サンプリングの位置を制御する制御手段と、前記等化された信号に基づいてエラービットの発生する確率が所定値以上のビットに関する尤度情報を求める手段とを備え、前記尤度情報に基づいた期間中、該制御手段によるサンプリングの位置の制御は抑止されることを特徴とする記憶装置によっても達成できる。
【００１２】
従って、本発明によれば、検出データが誤る可能性の高い低ＳＮＲ条件下等においても、誤った検出データ（目標値）に対するタイミングリカバリの追従を抑制し、常に安定したタイミングリカバリを行うことのできるタイミングリカバリ方法及び記憶装置を実現することができる。
【００１３】
【発明の実施の形態】
本発明では、位相比較器に対して検出器出力と共に、誤る可能性の高いビット情報をフィードバックし、誤る可能性の高いビットについては、タイミングリカバリの動作を保持して誤った追従を回避する。
【００１４】
本発明になるタイミングリカバリ方法及び記憶装置の各実施例を、以下に図２以降と共に説明する。
【００１５】
【実施例】
図２は、本発明になる記憶装置の第１実施例の要部、即ち、タイミングリカバリ部の構成を示すブロック図である。同図中、図１と同一部分には同一符号を付し、その説明は省略する。記憶装置の第１実施例は、本発明になるタイミングリカバリ方法の第１実施例を採用する。又、第１実施例においては、本発明が磁気記憶装置に適用されている。
【００１６】
本実施例では、図１に示す検出器６及び位相比較器８の代わりに検出器２６及び位相比較器２８が設けられており、検出器２６と位相比較器２８との間にエラービット推定器２７が設けられている。
【００１７】
つまり、位相比較器２８に対しては、ＦＩＲフィルタ５により等化された信号データと、検出器２６から出力される検出データ（目標値）とに加え、検出器２６から得られる情報に基づいてエラービット推定器２７により生成されるエラービット信号が供給される。例えば、エラービット信号は、エラー（誤り）無しでは「０」、エラー有りでは「１」である。これらの信号に基づき、位相比較器２８は、エラーの無いビットでは通常の動作を行って位相誤差信号を出力するが、エラーの有るビットでは「０」なる位相誤差信号を出力する。位相誤差信号は、通常はループフィルタ９を介してＶＣＯ１０の発振周波数を制御するが、位相誤差信号が「０」の場合には、ＶＣＯ１０に対する制御は行われず、直前の状態を保持する。
【００１８】
従って、本実施例によれば、位相比較器２８に対して検出器２６の出力と共に、誤る可能性の高いビット情報（尤度情報）をエラービット推定器２７を介してフィードバックすることで、誤った検出データ（目標値）に対するタイミングリカバリの追従を抑制することが可能となる。これにより、検出データが誤る確率が所定値以上で高い低ＳＮＲ条件下においても、安定したタイミングリカバリを行える。
【００１９】
図３は、本発明になる記憶装置の第２実施例の要部、即ち、タイミングリカバリ部の構成を示すブロック図である。同図中、図１及び図２と同一部分には同一符号を付し、その説明は省略する。記憶装置の第２実施例は、本発明になるタイミングリカバリ方法の第２実施例を採用する。又、第２実施例においても、本発明が磁気記憶装置に適用されている。
【００２０】
本実施例では、図１に示す検出器６及び位相比較器８の代わりにビタビ（Ｖｉｔｅｒｂｉ）検出器３６及び位相比較器３８が設けられており、ビタビ検出器３６と位相比較器３８との間にビタビメトリックマージン（ＶＭＭ）カウンタ３７が設けられている。
【００２１】
つまり、位相比較器３８に対しては、ＦＩＲフィルタ５により等化された信号データと、ビタビ検出器３６から出力される検出データ（目標値）とに加え、ビタビ検出器３６から得られる情報に基づいてＶＭＭカウンタ３７により生成されるエラービット信号が供給される。例えば、エラービット信号は、エラー（誤り）無しでは「０」、エラー有りでは「１」である。これらの信号に基づき、位相比較器３８は、エラーの無いビットでは通常の動作を行って位相誤差信号を出力するが、エラーの有るビットでは「０」なる位相誤差信号を出力する。位相誤差信号は、通常はループフィルタ９を介してＶＣＯ１０の発振周波数を制御するが、位相誤差信号が「０」の場合には、ＶＣＯ１０に対する制御は行われず、直前の状態を保持する。
【００２２】
従って、本実施例によれば、位相比較器３８に対してビタビ検出器３６の出力と共に、誤る可能性の高いビット情報（尤度情報）をＶＭＭカウンタ３７を介してフィードバックすることで、誤った検出データ（目標値）に対するタイミングリカバリの追従を抑制することが可能となる。これにより、検出データが誤る確率の高い低ＳＮＲ条件下においても、安定したタイミングリカバリを行える。
【００２３】
図４は、ビタビ検出器３６及びＶＭＭカウンタ３７の構成を示すブロック図である。同図に示すビタビ検出器３６及びＶＭＭカウンタ３７の構成自体は周知であるため、これらの動作は簡単に説明する。ビタビ検出器３６は、二乗誤差計算部３６１、加算比較セレクタ（ＡＣＳ：Ａｄｄ−Ｃｏｍｐａｒｅ−Ｓｅｌｅｃｔｏｒ）部３６２、パスメモリ部３６３、最小メトリック検出部３６４及びパスセレクタ部３６５からなる。又、ＶＭＭカウンタ３７は、セレクタ３７１、スレッショルドレジスタ、比較器３７３及びカウンタ３７４からなる。
【００２４】
二乗誤差計算部３６１は、サンプルビット毎に各ノード毎の理想値（Ｉｘｘｘｘｘ）と入力信号（ｙ）の二乗誤差（ブランチメトリック）を計算する部分であり、Ｅ２パーシャルレスポンス（ＰＲ）方式では通常３２ノード分存在する。ＡＣＳ部３６２は、二乗誤差計算部３６１の出力を受け、１サンプル前までのメトリック（Ｍｘｘｘｘ）に現時点でのブランチメトリックを加算した値を求め、これらを比較し、小さい方を選択して保持する。従って、ＡＣＳ部３６２は、二乗誤差計算部３６１の半分の１６ステート分のＡＣＳから構成される。パスメモリ部３６３は、そこに至るパスをｎサンプル分記憶している部分で、ＡＣＳ部３６２を構成するＡＣＳと同数のパスメモリから構成される。又、最小メトリックを持つノードのパスを選択するために、最小メトリック検出部３６４にて選択された最小メトリック情報により、パスセレクタ部３６５が最適パスを選択する。ビタビ検出器３６は、以上の動作をサンプルビット毎に行う。最小メトリック検出部３６４は、例えば最小メトリック情報Ｍ（ａｂｃｄ）ｎを次式に基づいて検出する。
【００２５】
Ｍ（ａｂｃｄ）ｎ＝ｍｉｎ｛Ｍ（０ａｂｃ）ｎ−１＋（ｙｎ−Ｉ０ａｂｃｄ）２，．．．，Ｍ（１ａｂｃ）ｎ−１＋（ｙｎ−Ｉ１ａｂｃｄ）２｝
ＶＭＭカウンタ３７には、ビタビ検出器３６のＡＣＳ部３６２からサンプルビット毎に、二乗誤差計算部３６１のノード分のメトリックが出力される。ＶＭＭカウンタ３７内のセレクタ３７１では、最小値検出部３６４により選択された最小のメトリックを持つノードの接続されるＡＣＳに接続されるもう一方のノードの持つメトリックとの差分が出力される。出力された差分値は、比較器３７３において、スレッショルドレジスタ３７２に設定される一定のスレッショルドと比較され、スレッショルドを超えた場合にカウンタ３７４のカウント値をカウントアップする。メトリックの差分値が一定のスレッショルド以下になるということは、ビタビ検出の結果が誤る確率が高いということであり、通常、カウンタ３７４のカウント値は、磁気記憶装置内のリードチャネル（ＲＤＣ、図示せず）の持つマージンを測定するために用いられる。本実施例では、このようなカウンタ３７のカウント値を、エラー推定ビットとして位相比較器２８にフィードバックする。
【００２６】
一般に、上記の如きビットが誤る確率の情報は、尤度情報と呼ばれ、本発明は、本実施例のようなビタビ検出に限らず、このような尤度情報を持つ検出器に対して同様にして適用可能である。
【００２７】
位相比較器２８においては、ＦＩＲフィルタ５の出力（ｙ）とビタビ検出器３６の出力（Ｙ）から次式に基づいて位相誤差信号Ｐｈａｓｅ＿Ｅｒｒを算出する。次式中、Ｔはレベルの誤差（ｙ−Ｙ）から位相（時間）の誤差を求めるための係数テーブルを表す。
Ｐｈａｓｅ＿Ｅｒｒ＝Ｔ＊（ｙ−Ｙ）
図５は、位相比較器２８の動作を説明する図である。同図は、本発明による位相検出方法の概念を示す。同図中、点線はビタビ検出器３６の出力に誤りのない場合を示し、一点鎖線は誤りのある場合を示す。又、実線は入力信号を示す。同図に示すように、ビタビ検出器３６の出力に誤りが有る場合、誤差（ｙ−Ｙ）が大きな値を示すことになり、タイミングリカバリ部が誤った追従を行ってしまう。 尚、同図の下部には、ＶＭＭカウンタ３７からのエラー推定情報と、後述する位相比較器２８内のマスク調整器２８２によりマスク後のエラー推定情報を示す。
【００２８】
そこで、本実施例では、位相比較器２８を図６に示すような構成にすることで、エラー推定情報により、誤る可能性の高いサンプルビットについては位相誤差信号を「０」に設定する。図６は、位相比較器２８の一実施例を示すブロック図である。これにより、誤ったタイミングリカバリ部の追従を防止することができる。同図に示す位相比較器２８は、位相誤差計算部２８１、マスク調整器２８２及び乗算器２８３からなる。
【００２９】
エラー推定情報は、誤る確率の高いサンプルビットを指定できるが、実際はその後数ビットに渡って、誤差（ｙ−Ｙ）は大きくなる可能性があるため、本実施例においては、図６に示すようにマスク調整器２８２を設け、エラー推定ビット後の数ビットに対する位相誤差信号を「０」にするマスク機能を付加している。実際の動作は図５の概念図に示す通りとなる。
【００３０】
図７は、位相比較器２８の他の実施例を示すブロック図である。同図中、図６と同一部分には同一符号を付し、その説明は省略する。本実施例では、レジスタ部２８４、マスク長計算機２８５及びセレクタ２８６からなる制御回路が、マスク調整器２８２−１に対して設けられている。尚、制御回路の一部又は全ては、位相比較器２８内に設けられていても、位相比較器２８外に設けられていても良い。後者の場合でレジスタ部２８４が位相比較器２８外に設けられている場合には、レジスタ部２８４は、ビタビ検出器３６やＲＬＬ復号器７に供給するパラメータ等を格納しても良く、ハードウェアの共用により磁気記憶装置の構成を簡略化可能となる。
【００３１】
レジスタ部２８４には、規定のマスク長を示す値Ｖ１、パーシャルレスポンス（ＰＲ）の目標値（Ｔａｒｇｅｔ）を示す値Ｖ２、及び値Ｖ１又は値Ｖ２のどちらを選択してマスク調整器２８２−１に入力するかを示す値Ｖ３が格納されている。マスク長計算器２８５は、レジスタ部２８４に格納されているＰＲの目標値を示す値Ｖ３からマスク長の値Ｖ４を計算し、セレクタ２８６に入力する。マスク長計算器２８５は、ビタビ検出器３６が１ビット誤った場合にマスクするべきビット長が、ＰＲの目標値の拘束長と等しくなるように、マスク長の値Ｖ４を計算する。セレクタ２８６には、レジスタ部２８４に格納されている値Ｖ１及び値Ｖ２も入力される。従って、セレクタ２８６は、値Ｖ２に応じて、レジスタ部２８４からの値Ｖ１又はマスク長計算器２８５からの値Ｖ４を、位相比較器２８内のマスク調整器２８２−１に供給する。これにより、マスク調整器２８２−１は、エラー推定ビット後の数ビットに対する位相誤差信号を、セレクタ２８６からの値Ｖ１又は値Ｖ４で示されるマスク長だけ「０」にする。
【００３２】
マスク長は、ＰＲ目標値から自動的に計算する方法の他に、トレーニングを行うことで求めることもできる。この場合、レジスタ部２８４に格納されている規定のマスク長を示す値Ｖ３を外部から任意の範囲で変更し、変更の都度情報のリード／ライト動作を行ってエラーレートを測定するトレーニング期間を設ける。このようなトレーニングを行うことにより、エラーレートが最小となるマスク長を求めて選択することができる。
【００３３】
上記各実施例では、本発明が磁気記憶装置に適用されているが、本発明は光記憶装置や光磁気記憶装置等にも同様に適用可能である。又、記憶装置が用いる記録媒体は、ディスク形状の記録媒体に限定されるものではなく、カード形状等の他の形状又は形態の記録媒体であっても良いことは言うまでもない。
【００３４】
尚、本発明は、以下に付記する発明をも包含するものである。
【００３５】
（付記１） 記録媒体から再生した信号をサンプリングして等化する等化ステップと、
前記等化された信号を検出して検出信号を出力する検出ステップと、
前記等化された信号と前記検出信号の位相を比較して位相誤差を求める位相比較ステップと、
前記位相誤差により前記サンプリングの位置を制御する制御ステップと、
前記等化された信号に基づいてエラービットの発生を推定するエラービット推定ステップとを含み、
前記エラービットの発生が推定される期間中、該位相比較ステップはマスクされ、該制御ステップによるサンプリングの位置の制御を抑止されることを特徴とする、タイミングリカバリ方法。
【００３６】
（付記２） 前記期間中、前記制御ステップによるサンプリングの位置の制御は、抑止される直前の制御に維持されることを特徴とする、付記１記載のタイミングリカバリ方法。
【００３７】
（付記３） 前記期間は、推定されたエラービット後の数ビットに対応することを特徴とする、付記２記載のタイミングリカバリ方法。
【００３８】
（付記４） 前記検出ステップは、ビタビ検出器により前記等化された信号を検出することを特徴とする、付記１〜３のいずれか１項記載のタイミングリカバリ方法。
【００３９】
（付記５） 前記エラービット推定ステップは、ビタビメトリックマージンカウンタにより誤る確率の高いビットに関する尤度情報を求めることを特徴とする、付記１〜４のいずれか１項記載のタイミングリカバリ方法。
【００４０】
（付記６） 記録媒体から再生した信号をサンプリングし、等化し、検出して検出信号を出力する検出ステップと、
前記等化された信号と前記検出信号の位相誤差により前記サンプリングの位置を制御する制御ステップと、
前記等化された信号に基づいてエラービットの発生する確率が所定値以上のビットに関する尤度情報を求めるステップとを含み、
前記尤度情報に基づいた期間中、該制御ステップによるサンプリングの位置の制御は抑止されることを特徴とする、タイミングリカバリ方法。
【００４１】
（付記７） 記録媒体から再生した信号をサンプリングして等化する等化手段と、
前記等化された信号を検出して検出信号を出力する検出手段と、
前記等化された信号と前記検出信号の位相を比較して位相誤差を求める位相比較手段と、
前記位相誤差により前記サンプリングの位置を制御する制御手段と、
前記等化された信号に基づいてエラービットの発生を推定するエラービット推定手段とを備え、
前記エラービットの発生が推定される期間中、該位相比較手段はマスクされ、該制御手段によるサンプリングの位置の制御を抑止されることを特徴とする、記憶装置。
【００４２】
（付記８） 前記期間中、前記制御手段によるサンプリングの位置の制御は、抑止される直前の制御に維持されることを特徴とする、付記７記載の記憶装置。
【００４３】
（付記９） 前記期間は、推定されたエラービット後の数ビットに対応することを特徴とする、付記８記載の記憶装置。
【００４４】
（付記１０） 前記検出手段は、ビタビ検出器からなることを特徴とする、付記７〜９のいずれか１項記載の記憶装置。
【００４５】
（付記１１） 前記エラービット推定手段は、ビタビメトリックマージンカウンタからなり、誤る確率の高いビットに関する尤度情報を求めることを特徴とする、付記７〜１０のいずれか１項記載の記憶装置。
【００４６】
（付記１２） 記録媒体から再生した信号をサンプリングし、等化し、検出して検出信号を出力する検出手段と、
前記等化された信号と前記検出信号の位相誤差により前記サンプリングの位置を制御する制御手段と、
前記等化された信号に基づいてエラービットの発生する確率が所定値以上のビットに関する尤度情報を求める手段とを備え、
前記尤度情報に基づいた期間中、該制御手段によるサンプリングの位置の制御は抑止されることを特徴とする、記憶装置。
【００４７】
以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、種々の変形及び改良が可能であることは、言うまでもない。
【００４８】
【発明の効果】
本発明によれば、検出データが誤る可能性の高い低ＳＮＲ条件下等においても、誤った検出データ（目標値）に対するタイミングリカバリ部の追従を抑制し、常に安定したタイミングリカバリを行うことのできるタイミングリカバリ方法及び記憶装置を実現することができる。
【００４９】
つまり、位相比較器に対して検出器出力と共に、誤る可能性の高いビット情報（尤度情報）をフィードバックすることで、誤った検出データ（目標値）に対するタイミングリカバリの追従を抑制することが可能となる。これにより、検出データが誤る確率の高い低ＳＮＲ条件下においても、安定したタイミングリカバリを行えるタイミングリカバリ方法及び記憶装置を実現することができる。
【図面の簡単な説明】
【図１】従来のタイミングリカバリ方法の一例を採用する磁気記憶装置の要部の構成を示すブロック図である。
【図２】本発明になる記憶装置の第１実施例の要部の構成を示すブロック図である。
【図３】本発明になる記憶装置の第２実施例の要部の構成を示すブロック図である。
【図４】ビタビ検出器及びＶＭＭカウンタの構成を示すブロック図である。
【図５】位相比較器の動作を説明する図である。
【図６】位相比較器の一実施例を示すブロック図である。
【図７】位相比較器の他の実施例を示すブロック図である。
【符号の説明】
１ 利得制御部
２ ＶＧＡ
３ ＣＴＦアナログフィルタ
４ ＡＤＣ
５ ＦＩＲフィルタ
７ 復号器
９ ループフィルタ
１０ ＶＣＯ
１１ ヘッド
１２ 磁気記録媒体
２６ 検出器
２７ エラービット推定器
２８ 位相比較器
３６ ビタビ検出器
３７ ＶＭＭカウンタ
Claims (5)
- 記録媒体から再生した信号をサンプリングして等化する等化ステップと、
前記等化された信号を検出して検出信号を出力する検出ステップと、
前記等化された信号と前記検出信号の位相を比較して位相誤差を求める位相比較ステップと、
前記位相誤差により前記サンプリングの位置を制御する制御ステップと、
前記等化された信号に基づいてエラービットの発生を推定するエラービット推定ステップとを含み、
前記エラービットの発生が推定される期間中、該位相比較ステップはマスクされ、該制御ステップによるサンプリングの位置の制御を抑止されることを特徴とする、タイミングリカバリ方法。 - 記録媒体から再生した信号をサンプリングし、等化し、検出して検出信号を出力する検出ステップと、
前記等化された信号と前記検出信号の位相誤差により前記サンプリングの位置を制御する制御ステップと、
前記等化された信号に基づいてエラービットの発生する確率が所定値以上のビットに関する尤度情報を求めるステップとを含み、
前記尤度情報に基づいた期間中、該制御ステップによるサンプリングの位置の制御は抑止されることを特徴とする、タイミングリカバリ方法。 - 記録媒体から再生した信号をサンプリングして等化する等化手段と、
前記等化された信号を検出して検出信号を出力する検出手段と、
前記等化された信号と前記検出信号の位相を比較して位相誤差を求める位相比較手段と、
前記位相誤差により前記サンプリングの位置を制御する制御手段と、
前記等化された信号に基づいてエラービットの発生を推定するエラービット推定手段とを備え、
前記エラービットの発生が推定される期間中、該位相比較手段はマスクされ、該制御手段によるサンプリングの位置の制御を抑止されることを特徴とする、記憶装置。 - 前記期間中、前記制御手段によるサンプリングの位置の制御は、抑止される直前の制御に維持されることを特徴とする、請求項３記載の記憶装置。
- 記録媒体から再生した信号をサンプリングし、等化し、検出して検出信号を出力する検出手段と、
前記等化された信号と前記検出信号の位相誤差により前記サンプリングの位置を制御する制御手段と、
前記等化された信号に基づいてエラービットの発生する確率が所定値以上のビットに関する尤度情報を求める手段とを備え、
前記尤度情報に基づいた期間中、該制御手段によるサンプリングの位置の制御は抑止されることを特徴とする、記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002229393A JP4006294B2 (ja) | 2002-08-07 | 2002-08-07 | タイミングリカバリ方法及び記憶装置 |
| US10/359,999 US7355938B2 (en) | 2002-08-07 | 2003-02-06 | Timing recovery method and storage apparatus for suppressing control of sampling positions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002229393A JP4006294B2 (ja) | 2002-08-07 | 2002-08-07 | タイミングリカバリ方法及び記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004071060A true JP2004071060A (ja) | 2004-03-04 |
| JP4006294B2 JP4006294B2 (ja) | 2007-11-14 |
Family
ID=31492293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002229393A Expired - Fee Related JP4006294B2 (ja) | 2002-08-07 | 2002-08-07 | タイミングリカバリ方法及び記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7355938B2 (ja) |
| JP (1) | JP4006294B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009176405A (ja) * | 2007-12-28 | 2009-08-06 | Panasonic Corp | 位相誤差検出装置、波形整形装置及び光ディスク装置 |
| US7630158B2 (en) | 2005-08-18 | 2009-12-08 | Toshiba Storage Device Corporation | Data loss prevention method of a media storage device and media storage device |
| US7643237B2 (en) | 2005-08-18 | 2010-01-05 | Toshiba Storage Device Corporation | Data loss prevention method of a media storage device and media storage device |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7564931B2 (en) * | 2005-05-10 | 2009-07-21 | Seagate Technology Llc | Robust maximum-likelihood based timing recovery |
| US7589927B2 (en) * | 2005-08-30 | 2009-09-15 | International Business Machines Corporation | Dynamically adapting a read channel equalizer |
| US7889818B2 (en) * | 2006-11-14 | 2011-02-15 | Samsung Electronics Co., Ltd. | Method and apparatus for controlling sampling of signals produced in relation to stored data |
| US9882710B2 (en) * | 2016-06-23 | 2018-01-30 | Macom Connectivity Solutions, Llc | Resolving interaction between channel estimation and timing recovery |
| US10135606B2 (en) | 2016-10-27 | 2018-11-20 | Macom Connectivity Solutions, Llc | Mitigating interaction between adaptive equalization and timing recovery |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3498333B2 (ja) | 1993-10-27 | 2004-02-16 | ソニー株式会社 | データ伝送系におけるタイミング信号再生回路およびディジタルビデオ信号処理装置 |
| JP3331818B2 (ja) | 1995-06-22 | 2002-10-07 | 松下電器産業株式会社 | ディジタル情報再生装置 |
| DE69621519T2 (de) | 1995-06-22 | 2003-07-03 | Matsushita Electric Ind Co Ltd | Verfahren zur Maximalwahrscheinlichkeitsdekodierung und Gerät zur Wiedergabe von Digitalinformationen |
| KR100387233B1 (ko) * | 1995-11-08 | 2003-08-19 | 삼성전자주식회사 | 데이터 저장기기의 데이터 검출방법 및 장치 |
| JP3340618B2 (ja) | 1996-04-19 | 2002-11-05 | 松下電器産業株式会社 | 誤り検出方法 |
| US6324225B1 (en) * | 1997-12-22 | 2001-11-27 | Stmicroelectronics, Inc. | Timing recovery for data sampling of a detector |
| JP3567733B2 (ja) | 1998-05-08 | 2004-09-22 | 株式会社日立製作所 | 信号復号方法、信号復号回路及びこれを用いた情報伝送通信装置、情報記憶再生装置 |
| JP3687425B2 (ja) | 1999-07-21 | 2005-08-24 | 日本ビクター株式会社 | ディジタル信号再生装置 |
| JP3597433B2 (ja) * | 1999-12-20 | 2004-12-08 | 富士通株式会社 | データ再生システムにおけるクロック調整装置及び光ディスク装置 |
| US6600617B1 (en) * | 2000-03-07 | 2003-07-29 | International Business Machines Corporation | Method and apparatus for adjusting digital filter taps based upon minimization of viterbi margin counts |
| US6728894B2 (en) * | 2001-02-16 | 2004-04-27 | Maxtor Corporation | System and method for clock adjustment by subsequently detecting a target bit of data stream, re-adjusting, and correcting clock based on difference in detected bit |
-
2002
- 2002-08-07 JP JP2002229393A patent/JP4006294B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-06 US US10/359,999 patent/US7355938B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7630158B2 (en) | 2005-08-18 | 2009-12-08 | Toshiba Storage Device Corporation | Data loss prevention method of a media storage device and media storage device |
| US7643237B2 (en) | 2005-08-18 | 2010-01-05 | Toshiba Storage Device Corporation | Data loss prevention method of a media storage device and media storage device |
| JP2009176405A (ja) * | 2007-12-28 | 2009-08-06 | Panasonic Corp | 位相誤差検出装置、波形整形装置及び光ディスク装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7355938B2 (en) | 2008-04-08 |
| JP4006294B2 (ja) | 2007-11-14 |
| US20040030948A1 (en) | 2004-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9099132B1 (en) | Systems and methods for multi-head separation determination | |
| JP2000251417A (ja) | 位相誤差を予測する方法および位相検出器に関連した装置 | |
| US6980385B2 (en) | Apparatus for information recording and reproducing | |
| JPH06162691A (ja) | ディジタル信号再生回路 | |
| JP3129156B2 (ja) | 位相検出方法およびその実施装置 | |
| EP1511033A1 (en) | Signal processing device and signal processing method | |
| JPH0836706A (ja) | データ記憶装置においてアンダーシュート誘起タイミング位相ステップを排除する方法およびハードディスクドライブ | |
| JP4006294B2 (ja) | タイミングリカバリ方法及び記憶装置 | |
| US7394735B2 (en) | Apparatus and method of updating filter tap coefficients of an equalizer | |
| JP2003016734A (ja) | 情報記録再生装置、信号復号回路、情報記録媒体の記録構造及び方法 | |
| JP2011501333A (ja) | 複数の読み取りチャネルに関する共通サンプル・タイミング制御ロジック、システム、及び方法（マルチ・チャネル・データ検出） | |
| JP2853671B2 (ja) | 情報検出装置 | |
| JP3753951B2 (ja) | データ再生装置における欠陥検出装置及びそのデータ再生装置 | |
| JP4480584B2 (ja) | 適応等化回路及び適応等化方法 | |
| JP3687425B2 (ja) | ディジタル信号再生装置 | |
| JP3883090B2 (ja) | データ再生システムにおけるクロック調整装置 | |
| JP4100899B2 (ja) | 期待値生成ユニット及びデータ再生装置 | |
| US11018842B1 (en) | Dynamic timing recovery bandwidth modulation for phase offset mitigation | |
| JP2003257133A (ja) | 情報再生装置 | |
| JP3966342B2 (ja) | ディジタル信号再生装置 | |
| US6879629B2 (en) | Method and apparatus for enhanced timing loop for a PRML data channel | |
| JP3501898B2 (ja) | 磁気記録情報再生装置および信号処理回路 | |
| JP2002358736A (ja) | データ再生装置に用いられるクロック調整装置 | |
| US20110032630A1 (en) | Multi-mode loop adaptation scheme for high-density data recording channel | |
| JP3693592B2 (ja) | データ再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070827 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |