JPH06162660A - Ｃｄ−ｒｏｍデコーダ - Google Patents
Ｃｄ−ｒｏｍデコーダInfo
- Publication number
- JPH06162660A JPH06162660A JP4312009A JP31200992A JPH06162660A JP H06162660 A JPH06162660 A JP H06162660A JP 4312009 A JP4312009 A JP 4312009A JP 31200992 A JP31200992 A JP 31200992A JP H06162660 A JPH06162660 A JP H06162660A
- Authority
- JP
- Japan
- Prior art keywords
- data
- rom
- circuit
- subcode
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Abstract
(57)【要約】
【目的】 ＣＤ−ＲＯＭデコーダの動作を制御する制御
マイコンの負担を軽減する。 【構成】 ＣＤ−ＲＯＭデコーダ１２は、ＤＳＰインタ
フェース１３、エラー訂正部１４、ホストインタフェー
ス１５及びサブコード読み取り部１６からなり、制御マ
イコン１７及びバッファＲＡＭ１８が接続される。ＤＳ
Ｐインタフェース１３は、ＣＤ−ＲＯＭデータにディス
クランブル処理を施してバッファＲＡＭ１８に書き込
む。バッファＲＡＭ１８に書き込まれたＣＤ−ＲＯＭデ
ータは、エラー訂正部１４で符号誤りが訂正された後に
ホストインタフェース１５からホストコンピュータ１９
に出力される。サブコード読み取り部１６は、サブコー
ドデータを９８フレーム単位で読み取り、バッファＲＡ
Ｍ１８に書き込む。このサブコードデータは、ホストイ
ンタフェース１５からホストコンピュータ１９に出力さ
れる。
マイコンの負担を軽減する。 【構成】 ＣＤ−ＲＯＭデコーダ１２は、ＤＳＰインタ
フェース１３、エラー訂正部１４、ホストインタフェー
ス１５及びサブコード読み取り部１６からなり、制御マ
イコン１７及びバッファＲＡＭ１８が接続される。ＤＳ
Ｐインタフェース１３は、ＣＤ−ＲＯＭデータにディス
クランブル処理を施してバッファＲＡＭ１８に書き込
む。バッファＲＡＭ１８に書き込まれたＣＤ−ＲＯＭデ
ータは、エラー訂正部１４で符号誤りが訂正された後に
ホストインタフェース１５からホストコンピュータ１９
に出力される。サブコード読み取り部１６は、サブコー
ドデータを９８フレーム単位で読み取り、バッファＲＡ
Ｍ１８に書き込む。このサブコードデータは、ホストイ
ンタフェース１５からホストコンピュータ１９に出力さ
れる。
Description
【０００１】
【産業上の利用分野】本発明は、記録媒体から読み出さ
れるデジタルデータの符号誤りを訂正するＣＤ−ＲＯＭ
デコーダに関する。
れるデジタルデータの符号誤りを訂正するＣＤ−ＲＯＭ
デコーダに関する。
【０００２】
【従来の技術】従来よりデジタルオーディオに用いられ
ているコンパクトディスク（ＣＤ）をデジタルデータの
読み出し専用メモリ（ＲＯＭ）として活用するＣＤ−Ｒ
ＯＭシステムにおいては、ディスクから読み出されるデ
ータの信頼性を高めるために、読み出されたデジタルデ
ータに対して符号誤りの訂正処理が２重に施される。こ
れらの訂正処理は、ディスクからデジタルデータを読み
出す再生ユニット側で１回目を実行し、この再生ユニッ
トに接続されるＣＤ−ＲＯＭデコーダで２回目を実行す
るように構成される。
ているコンパクトディスク（ＣＤ）をデジタルデータの
読み出し専用メモリ（ＲＯＭ）として活用するＣＤ−Ｒ
ＯＭシステムにおいては、ディスクから読み出されるデ
ータの信頼性を高めるために、読み出されたデジタルデ
ータに対して符号誤りの訂正処理が２重に施される。こ
れらの訂正処理は、ディスクからデジタルデータを読み
出す再生ユニット側で１回目を実行し、この再生ユニッ
トに接続されるＣＤ−ＲＯＭデコーダで２回目を実行す
るように構成される。
【０００３】図４は、ＣＤ−ＲＯＭシステムの構成を示
すブロック図である。ディスクに照射された光の反射光
を取り込むピックアップ部１は、ディスクに書き込まれ
たデジタルデータを読み取って、所定のフォーマットに
準じたデジタルデータをシリアルに出力する。デジタル
信号処理回路２は、ピックアップ部１から入力されるデ
ジタルデータに対してＣＤフォーマットに基づいた信号
処理を施し、ＣＤ−ＲＯＭデータをＣＤ−ＲＯＭデコー
ダ３に入力する。このデジタル信号処理回路２での信号
処理においては、デジタルオーディオ用のＣＤシステム
との互換性が保たれており、１４ビットで構成されるデ
ジタルデータの８ビットへの復調や、リードソロモン符
号に基づく符号誤りの検出等が行われる。これと同時
に、デジタル信号処理回路２は、ピックアップ部１から
入力されるデジタルデータからサブコードデータを分離
し、このサブコードデータをＣＤ−ＲＯＭデコーダ３を
制御する制御マイコン４に入力する。
すブロック図である。ディスクに照射された光の反射光
を取り込むピックアップ部１は、ディスクに書き込まれ
たデジタルデータを読み取って、所定のフォーマットに
準じたデジタルデータをシリアルに出力する。デジタル
信号処理回路２は、ピックアップ部１から入力されるデ
ジタルデータに対してＣＤフォーマットに基づいた信号
処理を施し、ＣＤ−ＲＯＭデータをＣＤ−ＲＯＭデコー
ダ３に入力する。このデジタル信号処理回路２での信号
処理においては、デジタルオーディオ用のＣＤシステム
との互換性が保たれており、１４ビットで構成されるデ
ジタルデータの８ビットへの復調や、リードソロモン符
号に基づく符号誤りの検出等が行われる。これと同時
に、デジタル信号処理回路２は、ピックアップ部１から
入力されるデジタルデータからサブコードデータを分離
し、このサブコードデータをＣＤ−ＲＯＭデコーダ３を
制御する制御マイコン４に入力する。
【０００４】デジタル信号処理回路２から出力されるＣ
Ｄ−ＲＯＭデータは、図５に示すように、２４バイト×
９８フレームの合計２３５２バイトを１ブロックとして
構成され、同期信号（１２バイト）、ヘッダ（４バイ
ト）、ユーザデータ（２０４８バイト）、誤り検出符号
ＥＤＣ（４ビット）及び誤り訂正符号ＥＣＣ（２７６バ
イト）がそれぞれ割り当てられている。ＣＤ−ＲＯＭデ
ータの場合、１ブロックのデータうち、同期信号１２バ
イトを除いた２３４０バイトにはスクランブル処理が施
されており、再生時にディスクランブル処理が施されて
元のデータに戻される。
Ｄ−ＲＯＭデータは、図５に示すように、２４バイト×
９８フレームの合計２３５２バイトを１ブロックとして
構成され、同期信号（１２バイト）、ヘッダ（４バイ
ト）、ユーザデータ（２０４８バイト）、誤り検出符号
ＥＤＣ（４ビット）及び誤り訂正符号ＥＣＣ（２７６バ
イト）がそれぞれ割り当てられている。ＣＤ−ＲＯＭデ
ータの場合、１ブロックのデータうち、同期信号１２バ
イトを除いた２３４０バイトにはスクランブル処理が施
されており、再生時にディスクランブル処理が施されて
元のデータに戻される。
【０００５】ＣＤ−ＲＯＭデコーダ３は、デジタル信号
処理回路２からＣＤ−ＲＯＭデータを受けるＤＳＰイン
タフェース５、デジタル信号処理回路２において見逃さ
れたＣＤ−ＲＯＭデータの符号誤りを検出、訂正するエ
ラー訂正部６及び、所定の処理が完了したＣＤ−ＲＯＭ
データをホストコンピュータへ送り出すホストインタフ
ェース７からなり、各部の動作が制御マイコン４によっ
て制御されるように構成される。ＤＳＰインタフェース
５は、デジタル信号処理回路２とのインタフェースを成
すと共に、取り込んだＣＤ−ＲＯＭデータの同期信号を
検出して各部の動作タイミングを決定するためのシステ
ムクロックを作成し、さらにディスクランブル処理を施
してＣＤ−ＲＯＭデータを元のデータに戻した後、この
ＣＤ−ＲＯＭデータをＣＤ−ＲＯＭデコーダ３に接続さ
れたバッファＲＡＭ８に書き込む。エラー訂正部６は、
ＤＳＰインタフェース５からバッファＲＡＭ８に書き込
まれたＣＤ−ＲＯＭデータを１ブロック（９８フレー
ム）毎に取り込み、誤り検出符号ＥＤＣ及び誤り訂正符
号ＥＣＣに基づく訂正処理を行い、バッファＲＡＭ８に
記憶されたデータの内、誤りのあるデータを訂正処理さ
れた正しいデータに書き換える。そして、ホストインタ
フェース７は、エラー訂正部６からバッファＲＡＭ８に
書き込まれたＣＤ−ＲＯＭデータを読み出してホストコ
ンピュータに出力すると共に、ホストコンピュータから
の各種コマンドを取り込み、制御マイコン４に与える。
処理回路２からＣＤ−ＲＯＭデータを受けるＤＳＰイン
タフェース５、デジタル信号処理回路２において見逃さ
れたＣＤ−ＲＯＭデータの符号誤りを検出、訂正するエ
ラー訂正部６及び、所定の処理が完了したＣＤ−ＲＯＭ
データをホストコンピュータへ送り出すホストインタフ
ェース７からなり、各部の動作が制御マイコン４によっ
て制御されるように構成される。ＤＳＰインタフェース
５は、デジタル信号処理回路２とのインタフェースを成
すと共に、取り込んだＣＤ−ＲＯＭデータの同期信号を
検出して各部の動作タイミングを決定するためのシステ
ムクロックを作成し、さらにディスクランブル処理を施
してＣＤ−ＲＯＭデータを元のデータに戻した後、この
ＣＤ−ＲＯＭデータをＣＤ−ＲＯＭデコーダ３に接続さ
れたバッファＲＡＭ８に書き込む。エラー訂正部６は、
ＤＳＰインタフェース５からバッファＲＡＭ８に書き込
まれたＣＤ−ＲＯＭデータを１ブロック（９８フレー
ム）毎に取り込み、誤り検出符号ＥＤＣ及び誤り訂正符
号ＥＣＣに基づく訂正処理を行い、バッファＲＡＭ８に
記憶されたデータの内、誤りのあるデータを訂正処理さ
れた正しいデータに書き換える。そして、ホストインタ
フェース７は、エラー訂正部６からバッファＲＡＭ８に
書き込まれたＣＤ−ＲＯＭデータを読み出してホストコ
ンピュータに出力すると共に、ホストコンピュータから
の各種コマンドを取り込み、制御マイコン４に与える。
【０００６】制御マイコン４は、ＲＯＭ及びＲＡＭを内
蔵した所謂ワンチップマイコンで構成され、ＲＯＭに記
憶された制御プログラムに従ってＣＤ−ＲＯＭデコーダ
３の動作を制御すると共に、ホストコンピュータからホ
ストインタフェースを通して入力されるコマンドデータ
あるいはデジタル信号処理回路２から直接入力されるサ
ブコードデータを一旦ＲＡＭに記憶する。これにより制
御マイコン４は、ホストコンピュータからの指示に応答
してＣＤ−ＲＯＭデコーダ３を動作させると共に、サブ
コードデータを９８フレーム毎に所定のフォーマットに
整えてホストインタフェース７からホストコンピュータ
に送出する。
蔵した所謂ワンチップマイコンで構成され、ＲＯＭに記
憶された制御プログラムに従ってＣＤ−ＲＯＭデコーダ
３の動作を制御すると共に、ホストコンピュータからホ
ストインタフェースを通して入力されるコマンドデータ
あるいはデジタル信号処理回路２から直接入力されるサ
ブコードデータを一旦ＲＡＭに記憶する。これにより制
御マイコン４は、ホストコンピュータからの指示に応答
してＣＤ−ＲＯＭデコーダ３を動作させると共に、サブ
コードデータを９８フレーム毎に所定のフォーマットに
整えてホストインタフェース７からホストコンピュータ
に送出する。
【０００７】
【発明が解決しようとする課題】しかしながら、制御マ
イコン４においては、ＣＤ−ＲＯＭデコーダ３の各部の
動作制御と同時にサブコードデータの読み込みが行われ
るため、データ処理速度が限界に近い状態となってい
る。また、制御マイコン４に内蔵されるＲＡＭは、大容
量化が困難であることから、制御マイコン４内に記憶で
きるデータ量が制限され、サブコードデータやホストコ
ンピュータからのコマンドの増加に対応しきれない。こ
のため、画像データをサブコードデータとして取り扱う
ＣＤグラフィックス等の場合には、サブコードデータの
連続的な処理が要求され、制御マイコン４の負担が大き
くなるという問題を有している。
イコン４においては、ＣＤ−ＲＯＭデコーダ３の各部の
動作制御と同時にサブコードデータの読み込みが行われ
るため、データ処理速度が限界に近い状態となってい
る。また、制御マイコン４に内蔵されるＲＡＭは、大容
量化が困難であることから、制御マイコン４内に記憶で
きるデータ量が制限され、サブコードデータやホストコ
ンピュータからのコマンドの増加に対応しきれない。こ
のため、画像データをサブコードデータとして取り扱う
ＣＤグラフィックス等の場合には、サブコードデータの
連続的な処理が要求され、制御マイコン４の負担が大き
くなるという問題を有している。
【０００８】そこで本発明は、動作制御用のマイコンの
負担を低減し、高速動作に対応できるＣＤ−ＲＯＭデコ
ーダの提供を目的とする。
負担を低減し、高速動作に対応できるＣＤ−ＲＯＭデコ
ーダの提供を目的とする。
【０００９】
【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、ＲＯＭデータを取り込んでメモリ回路に書き込む入
力インタフェース回路と、サブコードデータを取り込ん
で上記メモリ回路に書き込むサブコード読み取り回路
と、上記入力インタフェース回路から書き込まれたＲＯ
Ｍデータを上記メモリ回路から読み出し、ＲＯＭデータ
に含まれる符号誤りを検出して訂正した後、上記メモリ
回路に書き込むエラー訂正回路と、上記エラー訂正回路
から書き込まれたＲＯＭデータ及び上記サブコード読み
取り回路から書き込まれたサブコードデータを上記メモ
リ回路から読み出して上記データ処理回路に与える出力
インタフェース回路と、を備えたことにある。
解決するために成されたもので、その特徴とするところ
は、ＲＯＭデータを取り込んでメモリ回路に書き込む入
力インタフェース回路と、サブコードデータを取り込ん
で上記メモリ回路に書き込むサブコード読み取り回路
と、上記入力インタフェース回路から書き込まれたＲＯ
Ｍデータを上記メモリ回路から読み出し、ＲＯＭデータ
に含まれる符号誤りを検出して訂正した後、上記メモリ
回路に書き込むエラー訂正回路と、上記エラー訂正回路
から書き込まれたＲＯＭデータ及び上記サブコード読み
取り回路から書き込まれたサブコードデータを上記メモ
リ回路から読み出して上記データ処理回路に与える出力
インタフェース回路と、を備えたことにある。
【００１０】
【作用】本発明によれば、サブコードデータの読み取り
回路をＣＤ−ＲＯＭデコーダに内蔵させたことで、読み
取ったサブコードデータをＣＤ−ＲＯＭデコーダに接続
されるメモリに直接記憶させることが可能になり、制御
マイコンでのサブコードデータの処理分の負担が軽減さ
れる。
回路をＣＤ−ＲＯＭデコーダに内蔵させたことで、読み
取ったサブコードデータをＣＤ−ＲＯＭデコーダに接続
されるメモリに直接記憶させることが可能になり、制御
マイコンでのサブコードデータの処理分の負担が軽減さ
れる。
【００１１】
【実施例】図１は、本発明のＣＤ−ＲＯＭデコーダを採
用したＣＤ−ＲＯＭシステムの構成を示すブロック図で
ある。ピックアップ部１０は、ディスクからの反射光を
取り込むことでディスクに書き込まれたデータを読み取
り、５８８ビットを１フレームとするデジタルデータを
出力する。このデジタルデータは、図２に示すように、
各フレームの始まりの２４ビットが同期信号に割り当て
られ、その後に３ビットの接続ビットを挟んで１４ビッ
トがデータビットに繰り返し割り当てられる。このデジ
タルデータは、ピックアップ部１０からデジタル信号処
理回路１１に入力され、このデジタル信号処理回路１１
においてＥＦＭ(Eight to Fourteen Modulation)復調が
施され、１４ビットから８ビットに変換される。ＥＦＭ
は、８ビットのデータを１４ビットのデータに変換して
ディスクに記録する変調方式で、データの書き込み時に
は８ビットから１４ビットへの変調が成され、データの
再生時には１４ビットから８ビットへの復調が成され
る。また、このＥＦＭ復調の際には、同期信号に続く最
初のデータビットから８ビットのサブコードデータが取
り出されると共に、残されたデータビットから３２バイ
トのＣＤ−ＲＯＭデータが得られ、それぞれが別々に取
り扱われることになる。さらに、３２バイトのＣＤ−Ｒ
ＯＭデータに対しては、ＣＩＣＲ(Cross-Interleave Re
ed-Solomon Code)復号と称される誤り訂正処理が施され
て最終的に１フレームが２４バイトのＣＤ−ＲＯＭデー
タが出力され、このＣＤ−ＲＯＭデータがサブコードデ
ータと共にＣＤ−ＲＯＭデコーダ１２に入力される。こ
のＣＤ−ＲＯＭデータについては、９８フレーム（２３
５２バイト）が１ブロックとして取り扱われ、図５に示
すように、同期信号やヘッダを表す所定のフォーマット
を成している。
用したＣＤ−ＲＯＭシステムの構成を示すブロック図で
ある。ピックアップ部１０は、ディスクからの反射光を
取り込むことでディスクに書き込まれたデータを読み取
り、５８８ビットを１フレームとするデジタルデータを
出力する。このデジタルデータは、図２に示すように、
各フレームの始まりの２４ビットが同期信号に割り当て
られ、その後に３ビットの接続ビットを挟んで１４ビッ
トがデータビットに繰り返し割り当てられる。このデジ
タルデータは、ピックアップ部１０からデジタル信号処
理回路１１に入力され、このデジタル信号処理回路１１
においてＥＦＭ(Eight to Fourteen Modulation)復調が
施され、１４ビットから８ビットに変換される。ＥＦＭ
は、８ビットのデータを１４ビットのデータに変換して
ディスクに記録する変調方式で、データの書き込み時に
は８ビットから１４ビットへの変調が成され、データの
再生時には１４ビットから８ビットへの復調が成され
る。また、このＥＦＭ復調の際には、同期信号に続く最
初のデータビットから８ビットのサブコードデータが取
り出されると共に、残されたデータビットから３２バイ
トのＣＤ−ＲＯＭデータが得られ、それぞれが別々に取
り扱われることになる。さらに、３２バイトのＣＤ−Ｒ
ＯＭデータに対しては、ＣＩＣＲ(Cross-Interleave Re
ed-Solomon Code)復号と称される誤り訂正処理が施され
て最終的に１フレームが２４バイトのＣＤ−ＲＯＭデー
タが出力され、このＣＤ−ＲＯＭデータがサブコードデ
ータと共にＣＤ−ＲＯＭデコーダ１２に入力される。こ
のＣＤ−ＲＯＭデータについては、９８フレーム（２３
５２バイト）が１ブロックとして取り扱われ、図５に示
すように、同期信号やヘッダを表す所定のフォーマット
を成している。
【００１２】ＣＤ−ＲＯＭデコーダ１２は、ＣＤ−ＲＯ
Ｍデータを受けるＤＳＰインタフェース１３、ＣＤ−Ｒ
ＯＭデータの符号誤りを検出、訂正するエラー訂正部１
４、所定の処理を完了したＣＤ−ＲＯＭデータを送り出
すホストインタフェース１５及び、サブコードデータを
読み取るサブコード読み取り部１６からなり、これら各
部が制御マイコン１７の指示によって所定のタイミング
で動作するように構成される。ここで、ＤＳＰインタフ
ェース１３、エラー訂正部１４及びホストインタフェー
ス１５は、図４のＣＤ−ＲＯＭデコーダ３のものと同一
で、ＤＳＰインタフェース１３でディスクランブル処理
されたＣＤ−ＲＯＭデータがバッファＲＡＭ１８に書き
込まれ、このＣＤ−ＲＯＭデータがエラー訂正部１４で
符号誤りを訂正された後に、ホストインタフェース１５
からホストコンピュータ１９に出力される。
Ｍデータを受けるＤＳＰインタフェース１３、ＣＤ−Ｒ
ＯＭデータの符号誤りを検出、訂正するエラー訂正部１
４、所定の処理を完了したＣＤ−ＲＯＭデータを送り出
すホストインタフェース１５及び、サブコードデータを
読み取るサブコード読み取り部１６からなり、これら各
部が制御マイコン１７の指示によって所定のタイミング
で動作するように構成される。ここで、ＤＳＰインタフ
ェース１３、エラー訂正部１４及びホストインタフェー
ス１５は、図４のＣＤ−ＲＯＭデコーダ３のものと同一
で、ＤＳＰインタフェース１３でディスクランブル処理
されたＣＤ−ＲＯＭデータがバッファＲＡＭ１８に書き
込まれ、このＣＤ−ＲＯＭデータがエラー訂正部１４で
符号誤りを訂正された後に、ホストインタフェース１５
からホストコンピュータ１９に出力される。
【００１３】本発明の特徴とするところは、サブコード
データを読み取るサブコード読み取り部１６をＣＤ−Ｒ
ＯＭデコーダ１２に内蔵させ、ＣＤ−ＲＯＭデコーダ１
２から直接バッファＲＡＭ１８に書き込むようにしたこ
とにある。デジタル信号処理回路１１から出力されるサ
ブコードデータは、各フレーム毎に８ビットのデータと
して出力され、このデータの９８フレーム分で１サブコ
ードフレームが構成されて特定の情報が表されることに
なる。即ち、各フレーム毎にデジタル信号処理回路１１
から出力されるサブコードデータを９８フレーム単位で
サブコード読み取り部１６に取り込み、図３に示すよう
に、Ｐ信号〜Ｗ信号までの８種類、９８ビット（内２ビ
ットは同期信号に割り当てられる）の信号を得ている。
そして、これらのサブコードデータは、９８ビット単位
でサブコード読み取り部１６からバッファＲＡＭ１８に
書き込まれて一旦保持され、その後、ホストコンピュー
タ１９からの指示に応答してバッファＲＡＭ１８から読
み出されてホストインタフェース１５を通してホストコ
ンピュータ１９に出力される。
データを読み取るサブコード読み取り部１６をＣＤ−Ｒ
ＯＭデコーダ１２に内蔵させ、ＣＤ−ＲＯＭデコーダ１
２から直接バッファＲＡＭ１８に書き込むようにしたこ
とにある。デジタル信号処理回路１１から出力されるサ
ブコードデータは、各フレーム毎に８ビットのデータと
して出力され、このデータの９８フレーム分で１サブコ
ードフレームが構成されて特定の情報が表されることに
なる。即ち、各フレーム毎にデジタル信号処理回路１１
から出力されるサブコードデータを９８フレーム単位で
サブコード読み取り部１６に取り込み、図３に示すよう
に、Ｐ信号〜Ｗ信号までの８種類、９８ビット（内２ビ
ットは同期信号に割り当てられる）の信号を得ている。
そして、これらのサブコードデータは、９８ビット単位
でサブコード読み取り部１６からバッファＲＡＭ１８に
書き込まれて一旦保持され、その後、ホストコンピュー
タ１９からの指示に応答してバッファＲＡＭ１８から読
み出されてホストインタフェース１５を通してホストコ
ンピュータ１９に出力される。
【００１４】ところで、ＣＤ−ＲＯＭデコーダ１２に接
続されるバッファＲＡＭ１８は、本来ＣＤ−ＲＯＭデー
タを記憶するためのものであるが、メモリ容量に余裕が
あれば、記憶領域のアドレスを分割して使用することに
よりＣＤ−ＲＯＭデータとサブコードデータとを同時に
記憶させることが可能である。また、サブコードデータ
をＣＤ−ＲＯＭデータと同時に取り扱う必要がない場合
には、ＣＤ−ＲＯＭデータを記憶するタイミングとサブ
コードデータを記憶するタイミングとでそれぞれバッフ
ァＲＡＭ１８を使用することも考えられる。この場合、
バッファＲＡＭ１８の記憶領域のアドレスを分割する必
要はなく、それぞれのタイミングで全ての記憶領域にデ
ータを記憶させることができる。
続されるバッファＲＡＭ１８は、本来ＣＤ−ＲＯＭデー
タを記憶するためのものであるが、メモリ容量に余裕が
あれば、記憶領域のアドレスを分割して使用することに
よりＣＤ−ＲＯＭデータとサブコードデータとを同時に
記憶させることが可能である。また、サブコードデータ
をＣＤ−ＲＯＭデータと同時に取り扱う必要がない場合
には、ＣＤ−ＲＯＭデータを記憶するタイミングとサブ
コードデータを記憶するタイミングとでそれぞれバッフ
ァＲＡＭ１８を使用することも考えられる。この場合、
バッファＲＡＭ１８の記憶領域のアドレスを分割する必
要はなく、それぞれのタイミングで全ての記憶領域にデ
ータを記憶させることができる。
【００１５】以上のＣＤ−ＲＯＭデコーダ１２による
と、ＣＤ−ＲＯＭデコーダ１２自体でサブコードデータ
を取り扱うことができるため、ＣＤ−ＲＯＭデコーダ１
２の動作を制御する制御マイコン１７においてサブコー
ドデータを取り扱う必要がなくなる。
と、ＣＤ−ＲＯＭデコーダ１２自体でサブコードデータ
を取り扱うことができるため、ＣＤ−ＲＯＭデコーダ１
２の動作を制御する制御マイコン１７においてサブコー
ドデータを取り扱う必要がなくなる。
【００１６】
【発明の効果】本発明によれば、ＣＤ−ＲＯＭデコーダ
の動作を制御する制御マイコンの動作に余裕が生じると
共に、制御マイコンに記憶するデータ量を少なくするこ
とができ、制御マイコンの負担を軽減することができ
る。このため、データ処理速度の向上が望め、データ量
の増加にも対応可能となる。
の動作を制御する制御マイコンの動作に余裕が生じると
共に、制御マイコンに記憶するデータ量を少なくするこ
とができ、制御マイコンの負担を軽減することができ
る。このため、データ処理速度の向上が望め、データ量
の増加にも対応可能となる。
【図１】本発明のＣＤ−ＲＯＭデコーダを用いたＣＤ−
ＲＯＭシステムの構成を示すブロック図である
ＲＯＭシステムの構成を示すブロック図である
【図２】ディスクから読み出されるデータの状態を示す
図である。
図である。
【図３】サブコードデータの状態を示す図である。
【図４】従来のＣＤ−ＲＯＭシステムの構成を示すブロ
ック図である。
ック図である。
【図５】ＣＤ−ＲＯＭデータのフォーマットを示す図で
ある。
ある。
１、１０ ピックアップ部 ２、１１ デジタル信号処理回路 ３、１２ ＣＤ−ＲＯＭデコーダ ４、１７ 制御マイコン ５、１３ ＤＳＰインタフェース ６、１４ エラー訂正部 ７、１５ ホストインタフェース ８、１８ バッファＲＡＭ １９ ホストコンピュータ
Claims (3)
- 【請求項１】 記録媒体から読み出されるデジタルデー
タに対して所定のフォーマットに従う信号処理を施すデ
ジタル信号処理回路から、そのフォーマットに準じたデ
ジタルデータを受け取り、このデジタルデータの符号の
誤りを訂正してデータ処理回路に供給するＣＤ−ＲＯＭ
デコーダにおいて、上記デジタル信号処理回路よりＲＯ
Ｍデータを取り込んでメモリ回路に書き込む入力インタ
フェース回路と、上記デジタル信号処理回路よりサブコ
ードデータを取り込んで上記メモリ回路に書き込むサブ
コード読み取り回路と、上記入力インタフェース回路か
ら書き込まれたＲＯＭデータを上記メモリ回路から読み
出し、ＲＯＭデータに含まれる符号誤りを検出して訂正
した後、再度上記メモリ回路に書き込むエラー訂正回路
と、上記エラー訂正回路から書き込まれたＲＯＭデータ
及び上記サブコード読み取り回路から書き込まれたサブ
コードデータを上記メモリ回路から読み出して上記デー
タ処理回路に与える出力インタフェース回路と、を備え
たことを特徴とするＣＤ−ＲＯＭデコーダ。 - 【請求項２】 上記メモリ回路の記憶領域をアドレス分
割し、上記ＲＯＭデータと上記サブコードデータとをそ
れぞれ同時に記憶することを特徴とする請求項１記載の
ＣＤ−ＲＯＭデコーダ。 - 【請求項３】 上記メモリ回路の記憶領域を時分割利用
し、上記ＲＯＭデータあるいは上記サブコードデータの
一方を記憶することを特徴とする請求項１記載のＣＤ−
ＲＯＭデコーダ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31200992A JP2854208B2 (ja) | 1992-11-20 | 1992-11-20 | Ｃｄ−ｒｏｍデコーダ |
| US08/149,981 US5499252A (en) | 1992-11-20 | 1993-11-10 | CD-ROM decoder having means for reading selected data from a CD into a memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31200992A JP2854208B2 (ja) | 1992-11-20 | 1992-11-20 | Ｃｄ−ｒｏｍデコーダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06162660A true JPH06162660A (ja) | 1994-06-10 |
| JP2854208B2 JP2854208B2 (ja) | 1999-02-03 |
Family
ID=18024114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31200992A Expired - Lifetime JP2854208B2 (ja) | 1992-11-20 | 1992-11-20 | Ｃｄ−ｒｏｍデコーダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2854208B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010093707A (ko) * | 2000-03-28 | 2001-10-29 | 다카노 야스아키 | Ｃｄ-ｒｏｍ 디코더 |
| KR100406455B1 (ko) * | 2000-09-21 | 2003-11-19 | 가부시끼가이샤 도시바 | 광 디스크 드라이브 장치 |
-
1992
- 1992-11-20 JP JP31200992A patent/JP2854208B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010093707A (ko) * | 2000-03-28 | 2001-10-29 | 다카노 야스아키 | Ｃｄ-ｒｏｍ 디코더 |
| KR100406455B1 (ko) * | 2000-09-21 | 2003-11-19 | 가부시끼가이샤 도시바 | 광 디스크 드라이브 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2854208B2 (ja) | 1999-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5818801A (en) | Shockproof optical reproduction device | |
| US5499252A (en) | CD-ROM decoder having means for reading selected data from a CD into a memory | |
| US6119260A (en) | Decoder for executing error correction and error detection in parallel | |
| JPH08106733A (ja) | 情報記憶媒体利用システム | |
| US6243845B1 (en) | Code error correcting and detecting apparatus | |
| JP2854208B2 (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JP3152525B2 (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JP3454669B2 (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JP4004102B2 (ja) | 符号誤り訂正検出装置 | |
| JP3759992B2 (ja) | 記録情報再生装置 | |
| JP3670758B2 (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JPH1116298A (ja) | 符号誤り訂正検出装置 | |
| JP3995693B2 (ja) | 符号誤り訂正検出装置 | |
| KR100398719B1 (ko) | 디스크 재생 장치 | |
| JP3637604B2 (ja) | 情報再生装置及び方法 | |
| JPH1186465A (ja) | 信号処理装置 | |
| KR100272541B1 (ko) | 디지탈비데오디스크-롬용데이터디코더 | |
| JPH0917124A (ja) | ディスク再生装置 | |
| JP3710232B2 (ja) | 信号処理回路 | |
| JPH11339402A (ja) | 符号誤り訂正検出装置 | |
| JPH06103318A (ja) | 情報再生装置 | |
| JP3427051B2 (ja) | 符号誤り検出回路 | |
| JPS62219022A (ja) | デ−タデコ−ダシステム | |
| JP2002251842A (ja) | 情報再生装置 | |
| JP2001307434A (ja) | ディジタル信号再生方法と装置及びそれに用いる半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |